JP2022078697A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022078697A
JP2022078697A JP2020189567A JP2020189567A JP2022078697A JP 2022078697 A JP2022078697 A JP 2022078697A JP 2020189567 A JP2020189567 A JP 2020189567A JP 2020189567 A JP2020189567 A JP 2020189567A JP 2022078697 A JP2022078697 A JP 2022078697A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrodes
conductive member
layer
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020189567A
Other languages
English (en)
Inventor
羊水 二村
Yosui FUTAMURA
瑛典 二井
Akinori Nii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020189567A priority Critical patent/JP2022078697A/ja
Priority to US17/454,299 priority patent/US20220157758A1/en
Publication of JP2022078697A publication Critical patent/JP2022078697A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16257—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H01L2224/81092—Atmospheric pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 複数の電極の短絡を防止しつつ、接合層における亀裂の発生を抑制することが可能な半導体装置およびその製造方法を提供する。【解決手段】 半導体装置Ａ１０は、厚さ方向ｚの一方側を向く主面１０１を有する導電部材１０と、主面１０１に対向する複数のパッド２２を有する半導体素子２０と、複数のパッド２２から厚さ方向ｚの他方側に突出する複数の電極３１とを備える。導電部材１０は、主面１０１から厚さ方向ｚの前記他方側に凹む複数の凹部１４を有する。半導体装置Ａ１０は、導電性を有し、かつ複数の凹部１４の内に配置された接合層３２をさらに備える。複数の電極３１は、複数の凹部１４に個別に挿入されている。導電部材１０と複数の電極３１とが接合層３２によって接合されている。【選択図】 図１３

Description

本開示は、フリップチップ実装により導電部材に接合された半導体素子に関する。
従来、半導体素子がフリップ実装により導電部材（リードフレームなど）に接合された半導体装置が広く知られている。特許文献１には、そのような半導体装置の一例が開示されている。当該半導体装置においては、導電部材（特許文献１では引き出し配線）に半導体素子（特許文献１では半導体チップ）の複数の電極が接合層（特許文献１では導体バンプ）により接合されている。半導体素子の複数の電極は、導電部材に対向している。
特許文献１に開示されている半導体装置の接合層は、ハンダからなる。このため、半導体素子に構成された回路に応じて複数の電極の数を増加させた場合、接合層を介して複数の電極を導電部材に接合させる際、溶融した接合層により複数の電極に短絡が発生するおそれがある。さらに接合層には、半導体素子から発した熱の影響により熱応力が作用する。接合層がハンダである場合、当該熱応力に起因した亀裂が発生しやすい。したがって、これらの対策を講じることが求められる。
特開２０１８－８５５２２号公報
本開示は上記事情に鑑み、複数の電極の短絡を防止しつつ、接合層における亀裂の発生を抑制することが可能な半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、厚さ方向の一方側を向く主面を有する導電部材と、前記主面に対向する複数のパッドを有する半導体素子と、前記複数のパッドから前記厚さ方向の他方側に突出する複数の電極と、を備え、前記導電部材は、前記主面から前記厚さ方向の前記他方側に凹む複数の凹部を有し、導電性を有し、かつ前記複数の凹部の内に配置された接合層をさらに備え、前記複数の電極は、前記複数の凹部に個別に挿入され、前記導電部材と前記複数の電極とが前記接合層によって接合されている。
本開示にかかる半導体装置およびその製造方法によれば、複数の電極の短絡を防止しつつ、接合層における亀裂の発生を抑制することが可能となる。
本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置の平面図である。 図１に対応する半導体装置の平面図であり、封止樹脂を透過している。 図２に対応する半導体装置の平面図であり、半導体素子、複数の電極、および接合層をさらに透過している。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の背面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の左側面図である。 図３のＩＸ－ＩＸ線に沿う断面図である。 図３のＸ－Ｘ線に沿う断面図である。 図３のＸＩ－ＸＩ線に沿う断面図である。 図３のＸＩＩ－ＸＩＩ線に沿う断面図である。 図９の部分拡大図である。 図９の部分拡大図である。 図１に示す半導体装置の第１変形例の部分拡大断面図である。 図１に示す半導体装置の第２変形例の部分拡大断面図である。 本開示の第２実施形態にかかる半導体装置の部分拡大断面図である。 図１７に示す半導体装置の変形例の部分拡大断面図である。 本開示の第３実施形態にかかる半導体装置の部分拡大断面図である。 図１９に示す半導体装置の変形例の部分拡大断面図である。
本開示を実施するための形態について、添付図面に基づいて説明する。添付図面の各々は模式的に描かれている。添付図面の各々は、省略された部分、および誇張された部分を含むことがある。
〔第１実施形態〕
図１～図１４に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、導電部材１０、半導体素子２０、複数の電極３１、接合層３２および封止樹脂４０を備える。図１に示すように、半導体装置Ａ１０のパッケージ形式は、ＱＦＮ（Quad Flat Non-Lead Package）である。半導体素子２０は、フリップチップ型のＬＳＩである。半導体素子２０には、その内部にスイッチング回路２１２Ａおよび制御回路２１２Ｂ（それぞれ詳細は後述）が構成されている。半導体装置Ａ１０においては、スイッチング回路２１２Ａにより直流電力（電圧）が交流電力（電圧）に変換される。半導体装置Ａ１０は、たとえばＤＣ／ＤＣコンバータの回路を構成する一要素に用いられる。ここで、図２は、理解の便宜上、封止樹脂４０を透過している。図３は、理解の便宜上、図２に対して半導体素子２０、複数の電極３１、および接合層３２をさらに透過している。これらの図において、透過した半導体素子２０および封止樹脂４０の各々を想像線（二点鎖線）で示している。
半導体装置Ａ１０の説明においては、導電部材１０の厚さ方向ｚを「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。また、半導体装置Ａ１０の説明においては、便宜上、第２方向ｙにおいて複数の第２リード１２（詳細は後述）が位置する側を「第２方向ｙの一方側」と呼ぶ。第２方向ｙにおいて複数の第１リード１１（詳細は後述）が位置する側を「第２方向ｙの他方側」と呼ぶ。
導電部材１０は、図２に示すように、半導体素子２０を搭載するとともに、半導体装置Ａ１０を配線基板に実装するための端子をなしている。図９～図１２に示すように、導電部材１０は、その一部が封止樹脂４０に覆われている。導電部材１０は、厚さ方向ｚにおいて互いに反対側を向く主面１０１および裏面１０２を有する。主面１０１は、厚さ方向ｚの一方側を向き、かつ半導体素子２０に対向している。半導体素子２０は、主面１０１に支持されている。主面１０１は、封止樹脂４０に覆われている。裏面１０２は、厚さ方向ｚの他方側を向く。導電部材１０は、単一のリードフレームから構成される。当該リードフレームは、たとえば、銅（Ｃｕ）または銅合金を含む材料からなる。導電部材１０は、複数の第１リード１１、複数の第２リード１２および一対の第３リード１３を含む。
複数の第１リード１１は、図３および図４に示すように、厚さ方向ｚに沿って視て第２方向ｙに延びる帯状である。複数の第１リード１１は、第２方向ｙに沿って配列されている。半導体装置Ａ１０が示す例においては、複数の第１リード１１は、第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの３つの端子により構成される。複数の第１リード１１は、第２方向ｙの一方側から他方側に第１入力端子１１Ａ、出力端子１１Ｃ、第２入力端子１１Ｂの順に配列されている。第１入力端子１１Ａおよび第２入力端子１１Ｂは、半導体装置Ａ１０において電力変換対象となる直流電力（電圧）が入力される。第１入力端子１１Ａは、正極（Ｐ端子）である。第２入力端子１１Ｂは、負極（Ｎ端子）である。出力端子１１Ｃからは、半導体素子２０に構成されたスイッチング回路２１２Ａにより電力変換された交流電力（電圧）が出力される。
図３に示すように、第１入力端子１１Ａは、第２方向ｙにおいて複数の第２リード１２と出力端子１１Ｃとの間に位置する。出力端子１１Ｃは、第２方向ｙにおいて第１入力端子１１Ａと第２入力端子１１Ｂとの間に位置する。第１入力端子１１Ａおよび出力端子１１Ｃの各々は、主部１１１および一対の側部１１２を含む。図３および図４に示すように、主部１１１は、第１方向ｘに延びている。複数の第１リード１１において、半導体素子２０は、主部１１１の主面１０１に支持されている。一対の側部１１２は、主部１１１の第１方向ｘの両端につながっている。図３、図４、図１０および図１１に示すように、一対の側部１１２の各々は、第１端面１１２Ａを有する。第１端面１１２Ａは、第１リード１１の主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第１端面１１２Ａは、封止樹脂４０から露出している。
図３および図４に示すように、第１入力端子１１Ａおよび出力端子１１Ｃの各々において、一対の側部１１２は第２方向ｙにくびれている。これにより、第１入力端子１１Ａおよび出力端子１１Ｃの各々において、一対の第１端面１１２Ａの各々の第２方向ｙの寸法は、主部１１１の第２方向ｙの寸法よりも小である。一対の側部１１２の第２方向ｙの両端は、封止樹脂４０に接している。
図３に示すように、第２入力端子１１Ｂは、出力端子１１Ｃよりも第２方向ｙの他方側に位置する。このため、第２入力端子１１Ｂは、複数の第１リード１１のうち第２方向ｙの他方側に位置する。第２入力端子１１Ｂは、主部１１１、一対の側部１１２および複数の突出部１１３を含む。複数の突出部１１３は、主部１１１の第２方向ｙの他方側から突出している。隣り合う２つの突出部１１３の間には、封止樹脂４０が充填されている。図９に示すように、複数の突出部１１３の各々は、副端面１１３Ａを有する。副端面１１３Ａは、第２入力端子１１Ｂの主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの他方側を向く。副端面１１３Ａは、封止樹脂４０から露出している。図７に示すように、複数の副端面１１３Ａは、第１方向ｘに沿って所定の間隔で配列されている。
図３および図４に示すように、複数の第１リード１１の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。半導体装置Ａ１０が示す例においては、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積は、ともに等しい。第２入力端子１１Ｂの裏面１０２の面積は、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積よりも大である。
第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、半導体素子２０が支持される主部１１１の主面１０１には、たとえば銀（Ａｇ）めっきを施してもよい。さらに、第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、封止樹脂４０から露出する裏面１０２、一対の第１端面１１２Ａおよび複数の副端面１１３Ａには、たとえば錫（Ｓｎ）めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）の順に積層された複数の金属めっきを採用してもよい。
複数の第２リード１２は、図３に示すように、複数の第１リード１１よりも第２方向ｙの一方側に位置する。複数の第２リード１２のいずれか一つは、半導体素子２０に構成された制御回路２１２Ｂの接地端子である。その他の複数の第２リード１２の各々には、制御回路２１２Ｂを駆動させるための電力（電圧）、または制御回路２１２Ｂに伝達するための電気信号が入力される。図３、図４および図９に示すように、複数の第２リード１２の各々は、第２端面１２１を有する。第２端面１２１は、第２リード１２の主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの一方側を向く。第２端面１２１は、封止樹脂４０から露出している。図８に示すように、複数の第２端面１２１は、第１方向ｘに沿って所定の間隔で配列されている。
図３および図４に示すように、複数の第２リード１２の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。なお、複数の第２リード１２の裏面１０２の面積は、いずれも等しい。半導体素子２０が支持される複数の第２リード１２の裏面１０２には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する複数の第２リード１２の裏面１０２および第２端面１２１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
一対の第３リード１３は、図３に示すように、第２方向ｙにおいて第１リード１１（第１入力端子１１Ａ）と、複数の第２リード１２との間に位置する。一対の第３リード１３は、第１方向ｘにおいて互いに離間している。一対の第３リード１３の各々には、半導体素子２０に構成された制御回路２１２Ｂに伝達するための電気信号などが入力される。図３、図４および図１２に示すように、一対の第３リード１３の各々は、第３端面１３１を有する。第３端面１３１は、主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第３端面１３１は、封止樹脂４０から露出している。第３端面１３１は、複数の第１リード１１の第１端面１１２Ａとともに、第２方向ｙに沿って配列されている。
図３および図４に示すように、一対の第３リード１３の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。半導体素子２０が支持される一対の第３リード１３の主面１０１には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する一対の第３リード１３の裏面１０２および第３端面１３１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえば、ニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
図３、および図９～図１２に示すように、導電部材１０は、複数の凹部１４を有する。複数の凹部１４は、導電部材１０の主面１０１から厚さ方向ｚに凹んでいる。図１３および図１４に示すように、複数の凹部１４の各々は、底面１４１および内側面１４２を有する。底面１４１は、厚さ方向ｚにおいて主面１０１と同じ側を向く。底面１４１は、厚さ方向ｚにおいて主面１０１と、導電部材１０の裏面１０２との間に位置する。内側面１４２は、底面１４１および主面１０１につながっている。半導体装置Ａ１０においては、内側面１４２は、底面１４１に対して直立している。
半導体素子２０は、図９～図１２に示すように、導電部材１０（複数の第１リード１１、複数の第２リード１２、および一対の第３リード１３）に、複数の電極３１、および接合層３２を介したフリップチップ実装により接合されている。複数の電極３１の各々と、接合層３２とは、接合部を構成する。半導体素子２０は、封止樹脂４０に覆われている。図１３および図１４に示すように、半導体素子２０は、素子本体２１、複数のパッド２２および表面保護膜２３を有する。
素子本体２１は、半導体素子２０の主要部をなす。図１３および図１４に示すように、素子本体２１は、基板２１１、半導体層２１２およびパッシベーション膜２１３を有する。
図１３および図１４に示すように、基板２１１は、その下方において半導体層２１２、パッシベーション膜２１３、複数の電極３１、および表面保護膜２３を支持している。基板２１１は、半導体材料からなる。当該半導体材料は、たとえばケイ素（Ｓｉ）または炭化ケイ素（ＳｉＣ）を主成分としている。基板２１１の厚さは、たとえば１００μｍ以上３００μｍ以下である。
図９～図１２に示すように、半導体層２１２は、厚さ方向ｚにおいて基板２１１に対して導電部材１０の主面１０１に対向する側に位置する。半導体層２１２は、基板２１１の上に積層されている。半導体層２１２は、ドープされる元素量の相違に基づく複数種類のｐ型半導体およびｎ型半導体を含む。半導体層２１２には、スイッチング回路２１２Ａと、スイッチング回路２１２Ａに導通する制御回路２１２Ｂとが構成されている。スイッチング回路２１２Ａは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などである。半導体装置Ａ１０が示す例においては、スイッチング回路２１２Ａは、高電圧領域（上アーム回路）と低電圧領域（下アーム回路）との２つの領域に区分されている。各々の領域は、１つのｎチャンネル型のＭＯＳＦＥＴにより構成されている。制御回路２１２Ｂは、スイッチング回路２１２Ａを駆動させるためのゲートドライバや、スイッチング回路２１２Ａの高電圧領域に対応するブートストラップ回路などが構成されるとともに、スイッチング回路２１２Ａを正常に駆動させるための制御を行う。なお、半導体層２１２には、配線層（図示略）が構成されている。当該配線層により、スイッチング回路２１２Ａと制御回路２１２Ｂとは、相互に導通している。
図１３および図１４に示すように、パッシベーション膜２１３は、半導体層２１２の下面を覆っている。パッシベーション膜２１３は、電気絶縁性を有する。パッシベーション膜２１３は、たとえば、半導体層２１２の下面に接する酸化ケイ素膜（ＳｉＯ2）と、当該酸化ケイ素膜に積層された窒化ケイ素膜（Ｓｉ3Ｎ4）とにより構成される。パッシベーション膜２１３には、厚さ方向ｚに貫通する複数の開口２１３Ａが設けられている。
図１３および図１４に示すように、複数のパッド２２は、導電部材１０の主面１０１に対向している。複数のパッド２２は、素子本体２１の半導体層２１２に接して配置されている。これにより、複数のパッド２２の各々は、半導体層２１２のスイッチング回路２１２Ａ、および半導体層２１２の制御回路２１２Ｂのいずれかに導通している。複数のパッド２２の各々は、その組成にアルミニウム（Ａｌ）または銅を含む。その他の複数のパッド２２の各々の構成として、半導体層２１２から下方に銅、ニッケル、パラジウムの順に積層された複数の金属層でもよい。複数のパッド２２の各々は、素子本体２１のパッシベーション膜２１３に接している。複数のパッド２２の各々の一部は、パッシベーション膜２１３の開口２１３Ａから露出している。
図１３および図１４に示すように、表面保護膜２３は、素子本体２１のパッシベーション膜２１３を覆っている。表面保護膜２３は、パッシベーション膜２１３、および複数のパッド２２に接している。半導体装置Ａ１０においては、複数の電極３１の各々は、表面保護膜２３から離れている。本構成と異なり、複数の電極３１の各々が、表面保護膜２３に接する構成でもよい。表面保護膜２３は、電気絶縁性を有する。表面保護膜２３は、たとえばポリイミドを含む材料からなる。
複数の電極３１は、図１３および図１４に示すように、半導体素子２０の複数のパッド２２に形成されている。複数の電極３１は、厚さ方向ｚにおいて複数のパッド２２に対して半導体素子２０の素子本体２１とは反対側に突出している。図９～図１２に示すように、複数の電極３１は、導電部材１０の複数の凹部１４に個別に挿入されている。半導体装置Ａ１０においては、複数の電極３１の各々の組成は、銅を含む。
複数の電極３１の各々は、半導体素子２０の複数のパッド２２のいずれかを介して半導体層２１２のスイッチング回路２１２Ａ、および半導体層２１２の制御回路２１２Ｂのいずれかに導通している。複数の電極３１の各々は、接合層３２を介して導電部材１０に接合されている。複数の電極３１は、複数の第１電極３１Ａ、および複数の第２電極３１Ｂを含む。複数の第１電極３１Ａの各々は、半導体層２１２のスイッチング回路２１２Ａに導通し、かつ複数の第１リード１１のいずれかに接合されている。複数の第２電極３１Ｂの各々は、半導体層２１２の制御回路２１２Ｂに導通し、かつ複数の第２リード１２、および一対の第３リード１３のいずれかに接合されている。
図１３および図１４に示すように、複数の電極３１の各々は、対向面３１１および外側面３１２を有する。対向面３１１は、複数の凹部１４のいずれかの底面１４１に対向している。外側面３１２は、対向面３１１につながり、かつ複数の凹部１４のいずれかの内側面１４２に対向している。
接合層３２は、図１３および図１４を示すように、導電部材１０の複数の凹部１４の内に配置されている。導電部材１０と複数の電極３１とが接合層３２によって接合されている。接合層３２は、導電性を有する。半導体装置Ａ１０においては、接合層３２は、金属を含む。当該金属の組成は、錫を含む。接合層３２は、たとえば鉛フリーハンダである。
図１３および図１４に示すように、接合層３２は、導電部材１０の複数の凹部１４の底面１４１と、複数の電極３１の対向面３１１とに接している。さらに接合層３２は、複数の凹部１４の内側面１４２と、複数の電極３１の外側面３１２とに接している。複数の電極３１の各々の高さｈは、複数の凹部１４の各々の深さｄよりも大である。
封止樹脂４０は、図９～図１２に示すように、導電部材１０の主面１０１に接するとともに、半導体素子２０、および複数の電極３１を覆っている。封止樹脂４０は、主面１０１と半導体素子２０との間に介在する部分を含む。図５～図８に示すように、封止樹脂４０は、頂面４１、底面４２、一対の第１側面４３１、および一対の第２側面４３２を有する。封止樹脂４０は、たとえば、黒色のエポキシ樹脂を含む材料からなる。
図９～図１２に示すように、頂面４１は、厚さ方向ｚにおいて導電部材１０の主面１０１と同じ側を向く。図５～図８に示すように、底面４２は、頂面４１とは反対側を向く。図４に示すように、底面４２から、複数の第１リード１１の裏面１０２、複数の第２リード１２の裏面１０２、および一対の第３リード１３の裏面１０２が露出している。
図７および図８に示すように、一対の第１側面４３１は、頂面４１および底面４２の双方につながり、かつ第１方向ｘを向く。一対の第１側面４３１は、第２方向ｙにおいて互いに離間している。図１０～図１２に示すように、一対の第１側面４３１の各々から、複数の第１リード１１の第１端面１１２Ａと、第３リード１３の第３端面１３１とが、第１側面４３１と面一となるように露出している。
図５および図６に示すように、一対の第２側面４３２は、頂面４１、底面４２および一対の第１側面４３１のいずれにもつながり、かつ第２方向ｙを向く。一対の第２側面４３２は、第１方向ｘにおいて互いに離間している。図９に示すように、第２方向ｙの一方側に位置する第２側面４３２から、複数の第２リード１２の第２端面１２１が、第２側面４３２と面一となるように露出している。第２方向ｙの他方側に位置する第２側面４３２から、第２入力端子１１Ｂ（第１リード１１）の複数の副端面１１３Ａが、第２側面４３２と面一となるように露出している。
＜第１変形例＞
次に、図１５に基づき、半導体装置Ａ１０の変形例である半導体装置Ａ１１について説明する。ここで、図１５の断面位置は、図１３の断面位置と同一である。
図１５に示すように、半導体装置Ａ１１は、接合層３２の構成が半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ１１においては、接合層３２は、金属部３２Ａおよび絶縁部３２Ｂを含む。金属部３２Ａは、焼結金属粒子の結合体、すなわち焼結体である。当該焼結体の組成は、銀を含む。当該焼結体は、大気圧下で金属粒子を焼成したものである。この他、金属部３２Ａは、焼成されていない金属粒子でもよい。当該金属粒子の組成は、銀を含む。絶縁部３２Ｂは、接合層３２から金属部３２Ａを除いた部分である。絶縁部３２Ｂの少なくとも一部は、樹脂を含む。当該樹脂は、バインダとして合成樹脂を含む材料からなる。当該合成樹脂は、エポキシ樹脂などの熱硬化性樹脂である。当該樹脂のヤング率は、金属部３２Ａのヤング率よりも小である。絶縁部３２Ｂは、樹脂のみからなる場合と、樹脂および空隙が混在する場合とがある。絶縁部３２Ｂの体積は、接合層３２の全体の体積の１５％以上３５％以下である。
＜第２変形例＞
次に、図１６に基づき、半導体装置Ａ１０の変形例である半導体装置Ａ１２について説明する。ここで、図１６の断面位置は、図１３の断面位置と同一である。
図１６に示すように、半導体装置Ａ１２は、接合層３２の構成が半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ１２においては、接合層３２は、はみ出し部３２１を有する。はみ出し部３２１は、導電部材１０の複数の凹部１４の外に位置する。はみ出し部３２１は、複数の電極３１の外側面３１２と、導電部材１０の主面１０１とに接している。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０は、主面１０１から厚さ方向ｚに凹む複数の凹部１４を有する導電部材１０と、半導体素子２０の複数のパッド２２から厚さ方向ｚに突出する複数の電極３１とを備える。複数の電極３１は、複数の凹部１４に個別に挿入されている。半導体装置Ａ１０は、導電性を有し、かつ複数の凹部１４の内に配置された接合層３２をさらに備える。導電部材１０と複数の電極３１とが接合層３２によって接合されている。本構成をとることにより、半導体装置Ａ１０の製造工程のうち接合層３２を介して複数の電極３１を導電部材１０に接合する工程において、接合層３２が導電部材１０の主面１０１に沿って拡がることが抑制されるため、複数の電極３１の短絡が防止される。さらに、複数の凹部１４の各々において、接合層３２は、導電部材１０と複数の電極３１とに拘束された状態となるため、半導体素子２０から発した熱に起因した接合層３２の熱ひずみが低減される。これにより、接合層３２における亀裂の発生を抑制できる。したがって、半導体装置Ａ１０によれば、複数の電極３１の短絡を防止しつつ、接合層３２における亀裂の発生を抑制することが可能となる。
接合層３２は、導電部材１０の複数の凹部１４の底面１４１と、複数の電極３１の対向面３１１とに接している。さらに接合層３２は、複数の凹部１４の内側面１４２と、複数の接合層３２の外側面３１２とに接している。これにより、導電部材１０に対する複数の電極３１の接合強度の向上を図ることができる。
半導体装置Ａ１１においては、接合層３２は、金属部３２Ａおよび絶縁部３２Ｂを有する。金属部３２Ａは、焼結体である。絶縁部３２Ｂの少なくとも一部は、樹脂を含む。この場合において、絶縁部３２Ｂのヤング率を金属部３２Ａのヤング率よりも小に設定することによって、半導体素子２０から発した熱に起因した金属部３２Ａに作用する熱応力を効果的に低減することができる。このことは、金属部３２Ａにおける亀裂の発生抑制に寄与する。
半導体装置Ａ１１において、接合層３２の絶縁部３２Ｂの体積は、接合層３２の全体の体積の１５％以上３５％以下であることが好ましい。これにより、接合層３２の金属部３２Ａに作用する熱応力の低減効果が十分に発揮される。一方、絶縁部３２Ｂの体積が接合層３２の全体の体積の１５％未満である場合においては、金属部３２Ａに作用する熱応力の低減効果が発揮され難くなる。他方、絶縁部３２Ｂの体積が接合層３２の全体の体積の３５％を超える場合においては、接合層３２の電気抵抗が増加する要因となるため好ましくない。
半導体装置Ａ１２においては、接合層３２は、はみ出し部３２１を有する。はみ出し部３２１は、導電部材１０の複数の凹部１４の外に位置する。はみ出し部３２１は、複数の電極３１の外側面３１２と、導電部材１０の主面１０１とに接している。はみ出し部３２１が存在することによって、導電部材１０の複数の凹部１４の内には接合層３２が充填されていることとなる。このことは、導電部材１０に対する複数の電極３１の接合状態が良好であることを意味する。さらにはみ出し部３２１の大きさを適宜調整することによって、複数の電極３１の短絡を確実に防止することができる。
半導体装置Ａ１０は、導電部材１０の主面１０１に接するとともに、半導体素子２０、および複数の電極３１を覆う封止樹脂４０をさらに備える。封止樹脂４０は、主面１０１と半導体素子２０との間に介在する部分を含む。これにより、半導体装置Ａ１０の絶縁耐圧の向上を図ることができる。本構成をなすためには、図１３および図１４に示すように、複数の電極３１の各々の高さｈは、導電部材１０の複数の凹部１４の各々の深さｄよりも大であることが好ましい。これにより、厚さ方向ｚにおいて主面１０１と半導体素子２０との間に隙間が確実に設けられるためである。また、複数の凹部１４は、半導体装置Ａ１０の製造の際、導電部材１０に対して複数の電極３１の位置がずれることを抑制するための手段となる。
複数の電極３１の各々は、ボンディングワイヤよりも長さが小であり、かつ横断面積が大である。このため、第１リード１１と、半導体素子２０の複数のパッド２２とをボンディングワイヤにより接続させた場合と比較して、第１リード１１とスイッチング回路２１２Ａとの間における寄生抵抗を低減させることができる。寄生抵抗が低減されると、スイッチング回路２１２Ａにおけるオン抵抗およびノイズが低減されるという効果が得られる。
半導体素子２０の素子本体２１の半導体層２１２には、スイッチング回路２１２Ａが構成されている。スイッチング回路２１２Ａには、複数の電極３１の少なくともいずれかが導通している。一方、導電部材１０に含まれ、かつ複数の電極３１の少なくともいずれかが接合される複数の第１リード１１の裏面１０２は、封止樹脂４０の底面４２から露出している。これにより、半導体装置Ａ１０の使用の際、スイッチング回路２１２Ａの駆動により半導体素子２０から発生した熱を、効率よく外部に放熱させることができる。
複数の第１リード１１の各々は、第１方向ｘに延びる主部１１１と、主部１１１の第１方向ｘの両端につながる一対の側部１１２を有する。一対の側部１１２の各々は、第１方向ｘを向き、かつ封止樹脂４０の第１側面４３１から露出する第１端面１１２Ａを有する。一対の第１端面１１２Ａの各々は、第１側面４３１と面一である。第２方向ｙにおいて、一対の第１端面１１２Ａの各々の寸法ｂは、主部１１１の裏面１０２の寸法Ｂよりも小である。これにより、一対の第１端面１１２Ａの各々の面積を、従来のＱＦＮの半導体装置におけるこれらの面積よりも小とすることができる。このため、半導体装置Ａ１０の製造において、ブレードダイシングによる個片化を行った際、一対の第１端面１１２Ａにおける金属バリの発生が抑制される。金属バリの発生が抑制されると、配線基板に対する半導体装置Ａ１０の実装性の向上を図ることができる。
図３および図４に示すように、複数の第１リード１１（第１入力端子１１Ａおよび出力端子１１Ｃ）の各々において、一対の側部１１２は第２方向ｙにくびれている。これにより、第１入力端子１１Ａおよび出力端子１１Ｃの各々において、一対の第１端面１１２Ａの各々の第２方向ｙの寸法は、主部１１１の第２方向ｙの寸法よりも小である。一対の側部１１２の第２方向ｙの両端は、封止樹脂４０に接している。本構成をとることにより、複数の第１リード１１が封止樹脂４０の一対の第１側面４３１から抜け出すことを防止できる。
第２入力端子１１Ｂは、主部１１１の第２方向ｙの他方側から突出する複数の突出部１１３を含む。複数の突出部１１３の各々は、第２方向ｙを向く副端面１１３Ａを有する。複数の副端面１１３Ａは、第２方向ｙの他方側に位置する封止樹脂４０の第２側面４３２から露出している。これにより、第２入力端子１１Ｂは、第２方向ｙの他方側において封止樹脂４０に接する構成となる。したがって、第２入力端子１１Ｂが第２方向ｙの他方側に位置する第２側面４３２から抜け出すことを防止できる。
複数の第１リード１１の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。これにより、複数の第１リード１１は、厚さ方向ｚの裏面１０２が向く側において封止樹脂４０に接する構成となる。したがって、複数の第１リード１１が封止樹脂４０の底面４２から抜け出すことを防止できる。さらに、複数の電極３１の少なくともいずれかが接合される複数の第１リード１１の各々の主面１０１の面積を、より広く確保することができる。これにより、複数の第１リード１１に接合される複数の電極３１の個数を、より増加させることが可能である。
導電部材１０は、複数の電極３１の少なくともいずれかが接合される複数の第２リード１２をさらに含む。複数の第２リード１２の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。したがって、先述した第１リード１１の主面１０１および裏面１０２の関係と同様に、複数の第２リード１２が封止樹脂４０の底面４２から抜け出すことを防止できる。さらに、複数の電極３１の少なくともいずれかが接合される複数の第２リード１２の各々の面積を、より確保することができる。これにより、複数の第２リード１２に接合される複数の電極３１の個数を、より増加させることが可能である。
〔第２実施形態〕
図１７に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１７の断面位置は、図１３の断面位置と同一である。
半導体装置Ａ２０は、複数の電極３１の構成が先述した半導体装置Ａ１０の当該構成と異なる。
図１７に示すように、複数の電極３１の各々は、主部３１３および副部３１４を有する。主部３１３は、半導体素子２０のパッド２２の上に形成されている。主部３１３の組成は、銅を含む。副部３１４は、主部３１３を覆っている。副部３１４は、第１層３１４Ａおよび第２層３１４Ｂを有する。第１層３１４Ａは、主部３１３を覆っている。第１層３１４Ａの組成は、ニッケルを含む。第２層３１４Ｂは、第１層３１４Ａを覆っている。第２層３１４Ｂの組成は、パラジウムを含む。副部３１４は、第１層３１４Ａおよび第２層３１４Ｂから構成される場合の他、単一の金属層から構成される場合でもよい。この場合において、当該金属層の組成は、パラジウムおよびニッケルのいずれかを含む。
＜変形例＞
次に、図１８に基づき、半導体装置Ａ２０の変形例である半導体装置Ａ２１について説明する。ここで、図１８の断面位置は、図１３の断面位置と同一である。
図１８に示すように、半導体装置Ａ２１は、導電部材１０の複数の凹部１４の構成が半導体装置Ａ２０の当該構成と異なる。半導体装置Ａ２１においては、複数の凹部１４の各々は、被覆層１４３を有する。被覆層１４３は、複数の凹部１４の各々の内において導電部材１０を覆う金属層である。複数の凹部１４の各々において、底面１４１および内側面１４２は、被覆層１４３の表面をなしている。被覆層１４３は、単一の金属層、または複数の金属層からなる。被覆層１４３が単一の金属層からなる場合は、当該金属層の組成は、パラジウムおよびニッケルのいずれかを含む。被覆層１４３が複数の金属層からなる場合は、被覆層１４３の構成は、導電部材１０を覆い、かつニッケルを組成に含む金属層と、当該金属層を覆い、かつパラジウムを組成に含む金属層とからなる。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、主面１０１から厚さ方向ｚに凹む複数の凹部１４を有する導電部材１０と、半導体素子２０の複数のパッド２２から厚さ方向ｚに突出する複数の電極３１とを備える。複数の電極３１は、複数の凹部１４に個別に挿入されている。半導体装置Ａ１０は、導電性を有し、かつ複数の凹部１４の内に配置された接合層３２をさらに備える。導電部材１０と複数の電極３１とが接合層３２によって接合されている。したがって、半導体装置Ａ２０によっても、複数の電極３１の短絡を防止しつつ、接合層３２における亀裂の発生を抑制することが可能となる。
半導体装置Ａ２０においては、複数の電極３１の各々は、半導体素子２０のパッド２２の上に形成された主部３１３と、主部３１３を覆う副部３１４とを有する。主部３１３の組成は、銅を含む。副部３１４の組成は、パラジウムを含む。本構成をとることにより、半導体装置Ａ２０の製造工程のうち接合層３２を介して複数の電極３１を導電部材１０に接合する工程において、主部３１３に作用する熱衝撃が副部３１４により低減される。これにより、主部３１３の保護を図ることができる。さらに、接合層３２の組成が錫を含む場合、複数の電極３１に対する接合層３２の濡れ性が良好なものとなる。これにより、接合層３２に対する複数の電極３１の接触面積が十分に確保されたものとなる。本作用をより効果的に発揮するためには、副部３１４が、主部３１３を覆い、かつ組成にニッケルを含む第１層３１４Ａと、第１層３１４Ａを覆い、かつ組成にパラジウムを含む第２層３１４Ｂを有する構成であることが好ましい。
半導体装置Ａ２１においては、導電部材１０の複数の凹部１４の各々は、被覆層１４３を有する。本構成をとることにより、半導体装置Ａ２０の製造工程のうち接合層３２を介して複数の電極３１を導電部材１０に接合する工程において、導電部材１０に作用する熱衝撃を低減することができる。これにより、導電部材１０の保護を図ることができる。さらに、接合層３２の組成が錫を含む場合、導電部材１０に対する接合層３２の濡れ性が良好なものとなる。これにより、接合層３２に対する導電部材１０の接触面積が十分に確保されたものとなる。
〔第３実施形態〕
図１９に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。本図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１９の断面位置は、図１３の断面位置と同一である。
半導体装置Ａ３０は、導電部材１０の複数の凹部１４の構成が先述した半導体装置Ａ１０の当該構成と異なる。
図１９に示すように、導電部材１０の複数の凹部１４の各々において、内側面１４２は、底面１４１、および導電部材１０の主面１０１の各々に対して傾斜している。このため、内側面１４２の面積は、半導体装置Ａ１０の複数の凹部１４の各々の面積よりも大である。複数の凹部１４の各々の厚さ方向ｚに対して直交する方向に沿った断面積は、主面１０１から底面１４１に向かうほど徐々に小である。
＜変形例＞
次に、図２０に基づき、半導体装置Ａ３０の変形例である半導体装置Ａ３１について説明する。ここで、図２０の断面位置は、図１３の断面位置と同一である。
図２０に示すように、半導体装置Ａ３１は、複数の電極３１の構成が半導体装置Ａ３０の当該構成と異なる。半導体装置Ａ３１においては、複数の電極３１の各々は、陥入部３１５を有する。陥入部３１５は、対向面３１１から厚さ方向ｚにおいて半導体素子２０が位置する側に凹んでいる。接合層３２は、陥入部３１５に接している。
次に、半導体装置Ａ３０の作用効果について説明する。
半導体装置Ａ３０は、主面１０１から厚さ方向ｚに凹む複数の凹部１４を有する導電部材１０と、半導体素子２０の複数のパッド２２から厚さ方向ｚに突出する複数の電極３１とを備える。複数の電極３１は、複数の凹部１４に個別に挿入されている。半導体装置Ａ１０は、導電性を有し、かつ複数の凹部１４の内に配置された接合層３２をさらに備える。導電部材１０と複数の電極３１とが接合層３２によって接合されている。したがって、半導体装置Ａ３０によっても、複数の電極３１の短絡を防止しつつ、接合層３２における亀裂の発生を抑制することが可能となる。
半導体装置Ａ３０においては、導電部材１０の複数の凹部１４の内側面１４２は、複数の凹部１４の底面１４１と、導電部材１０の主面１０１との各々に対して傾斜している。これにより、接合層３２に対する導電部材１０の接触面積が増加するため、導電部材１０に対する複数の電極３１の接合強度をより向上させることができる。複数の凹部１４の各々の厚さ方向ｚに対して直交する方向の断面積は、主面１０１から底面１４１に向かうほど徐々に小である。これにより、接合層３２に作用する熱応力が分散されるとともに、厚さ方向ｚに沿った当該熱応力の流れがより円滑なものとなる。このことは、より効果的な接合層３２における亀裂の発生抑制に寄与する。
半導体装置Ａ３１においては、複数の電極３１の各々は、対向面３１１から厚さ方向ｚに凹む陥入部３１５を有する。接合層３２は、陥入部３１５に接している。これにより、接合層３２に対する複数の電極３１の接触面積が増加するため、導電部材１０に対する複数の電極３１の接合強度をさらに向上させることができる。さらに、接合層３２には、複数の電極３１に対する投錨効果（アンカー効果）が発生する。このことは、導電部材１０に対する複数の電極３１の接合強度の向上に寄与する。
本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
本開示によって提供される半導体装置の技術的構成について、以下に付記する。
［付記１］
厚さ方向の一方側を向く主面を有する導電部材と、
前記主面に対向する複数のパッドを有する半導体素子と、
前記複数のパッドから前記厚さ方向の他方側に突出する複数の電極と、を備え、
前記導電部材は、前記主面から前記厚さ方向の前記他方側に凹む複数の凹部を有し、
導電性を有し、かつ前記複数の凹部の内に配置された接合層をさらに備え、
前記複数の電極は、前記複数の凹部に個別に挿入され、
前記導電部材と前記複数の電極とが前記接合層によって接合されている、半導体装置。
［付記２］
前記凹部は、前記厚さ方向において前記主面と同じ側を向く底面を有し、
前記電極は、前記底面に対向する対向面を有し、
前記接合層は、前記底面および前記対向面に接している、付記１に記載の半導体装置。
［付記３］
前記凹部は、前記底面および前記主面につながる内側面を有し、
前記電極は、前記対向面につながり、かつ前記内側面に対向する外側面を有し、
前記接合層は、前記内側面および前記外側面に接している、付記２に記載の半導体装置。
［付記４］
前記内側面は、前記底面および前記主面の各々に対して傾斜している、付記３に記載の半導体装置。
［付記５］
前記凹部の前記厚さ方向に対して直交する方向に沿った断面積は、前記主面から前記底面に向かうほど徐々に小である、付記４に記載の半導体装置。
［付記６］
前記電極は、前記対向面から前記厚さ方向の前記一方側に凹む陥入部を有し、
前記接合層は、前記陥入部に接している、付記３ないし５のいずれかに記載の半導体装置。
［付記７］
前記接合層は、金属を含み、
前記金属の組成は、錫を含む、付記１ないし６いずれかに記載の半導体装置。
［付記８］
前記接合層は、金属部および絶縁部を有し、
前記絶縁部の少なくとも一部は、樹脂を含む、付記１ないし６のいずれかに記載の半導体装置。
［付記９］
前記金属部は、焼結体である、付記８に記載の半導体装置。
［付記１０］
前記絶縁部は、空隙を含む、付記８または９に記載の半導体装置。
［付記１１］
前記金属部の組成は、銀を含む、付記８ないし１０のいずれかに記載の半導体装置。
［付記１２］
前記電極の組成は、銅を含む、付記７ないし１１のいずれかに記載の半導体装置。
［付記１３］
前記電極は、前記パッドの上に形成された主部と、前記主部を覆う副部と、を有し、
前記主部の組成は、銅を含み、
前記副部の組成は、パラジウムを含む、付記１２に記載の半導体装置。
［付記１４］
前記副部は、前記主部を覆う第１層と、前記第１層を覆う第２層と、を有し、
前記第１層の組成は、ニッケルを含み、
前記第２層の組成は、パラジウムを含む、付記１３に記載の半導体装置。
［付記１５］
前記主面に接するとともに、前記半導体素子、および前記複数の電極を覆う封止樹脂をさらに備え、
前記封止樹脂は、前記主面と前記半導体素子との間に介在する部分を含む、付記１ないし１４のいずれかに記載の半導体装置。
［付記１６］
前記導電部材は、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
前記裏面は、前記封止樹脂から露出している、付記１５に記載の半導体装置。
Ａ１０，Ａ２０，Ａ３０：半導体装置
１０：導電部材
１０１：主面
１０２：裏面
１１：第１リード
１１Ａ：第１入力端子
１１Ｂ：第２入力端子
１１Ｃ：出力端子
１１１：主部
１１２：側部
１１２Ａ：第１端面
１１３：突出部
１１３Ａ：副端面
１２：第２リード
１２１：第２端面
１３：第３リード
１３１：第３端面
１４：凹部
１４１：底面
１４２：内側面
１４３：被覆層
２０：半導体素子
２１：素子本体
２１１：基板
２１１Ａ：基面
２１２：半導体層
２１２Ａ：スイッチング回路
２１２Ｂ：制御回路
２１３：パッシベーション膜
２１３Ａ：開口
２２：パッド
２３：表面保護膜
３１：電極
３１Ａ：第１電極
３１Ｂ：第２電極
３１１：対向面
３１２：外側面
３１３：主部
３１４：副部
３１４Ａ：第１層
３１４Ｂ：第２層
３１５：陥入部
３２：接合層
３２Ａ：金属部
３２Ｂ：絶縁部
３２１：はみ出し部
４０：封止樹脂
４１：頂面
４２：底面
４３１：第１側面
４３２：第２側面
ｈ：高さ
ｄ：深さ
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向

Claims (16)

  1. 厚さ方向の一方側を向く主面を有する導電部材と、
    前記主面に対向する複数のパッドを有する半導体素子と、
    前記複数のパッドから前記厚さ方向の他方側に突出する複数の電極と、を備え、
    前記導電部材は、前記主面から前記厚さ方向の前記他方側に凹む複数の凹部を有し、
    導電性を有し、かつ前記複数の凹部の内に配置された接合層をさらに備え、
    前記複数の電極は、前記複数の凹部に個別に挿入され、
    前記導電部材と前記複数の電極とが前記接合層によって接合されている、半導体装置。
  2. 前記凹部は、前記厚さ方向において前記主面と同じ側を向く底面を有し、
    前記電極は、前記底面に対向する対向面を有し、
    前記接合層は、前記底面および前記対向面に接している、請求項１に記載の半導体装置。
  3. 前記凹部は、前記底面および前記主面につながる内側面を有し、
    前記電極は、前記対向面につながり、かつ前記内側面に対向する外側面を有し、
    前記接合層は、前記内側面および前記外側面に接している、請求項２に記載の半導体装置。
  4. 前記内側面は、前記底面および前記主面の各々に対して傾斜している、請求項３に記載の半導体装置。
  5. 前記凹部の前記厚さ方向に対して直交する方向に沿った断面積は、前記主面から前記底面に向かうほど徐々に小である、請求項４に記載の半導体装置。
  6. 前記電極は、前記対向面から前記厚さ方向の前記一方側に凹む陥入部を有し、
    前記接合層は、前記陥入部に接している、請求項３ないし５のいずれかに記載の半導体装置。
  7. 前記接合層は、金属を含み、
    前記金属の組成は、錫を含む、請求項１ないし６いずれかに記載の半導体装置。
  8. 前記接合層は、金属部および絶縁部を有し、
    前記絶縁部の少なくとも一部は、樹脂を含む、請求項１ないし６のいずれかに記載の半導体装置。
  9. 前記金属部は、焼結体である、請求項８に記載の半導体装置。
  10. 前記絶縁部は、空隙を含む、請求項８または９に記載の半導体装置。
  11. 前記金属部の組成は、銀を含む、請求項８ないし１０のいずれかに記載の半導体装置。
  12. 前記電極の組成は、銅を含む、請求項７ないし１１のいずれかに記載の半導体装置。
  13. 前記電極は、前記パッドの上に形成された主部と、前記主部を覆う副部と、を有し、
    前記主部の組成は、銅を含み、
    前記副部の組成は、パラジウムを含む、請求項１２に記載の半導体装置。
  14. 前記副部は、前記主部を覆う第１層と、前記第１層を覆う第２層と、を有し、
    前記第１層の組成は、ニッケルを含み、
    前記第２層の組成は、パラジウムを含む、請求項１３に記載の半導体装置。
  15. 前記主面に接するとともに、前記半導体素子、および前記複数の電極を覆う封止樹脂をさらに備え、
    前記封止樹脂は、前記主面と前記半導体素子との間に介在する部分を含む、請求項１ないし１４のいずれかに記載の半導体装置。
  16. 前記導電部材は、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
    前記裏面は、前記封止樹脂から露出している、請求項１５に記載の半導体装置。
JP2020189567A 2020-11-13 2020-11-13 半導体装置 Pending JP2022078697A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020189567A JP2022078697A (ja) 2020-11-13 2020-11-13 半導体装置
US17/454,299 US20220157758A1 (en) 2020-11-13 2021-11-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020189567A JP2022078697A (ja) 2020-11-13 2020-11-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2022078697A true JP2022078697A (ja) 2022-05-25

Family

ID=81587914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020189567A Pending JP2022078697A (ja) 2020-11-13 2020-11-13 半導体装置

Country Status (2)

Country Link
US (1) US20220157758A1 (ja)
JP (1) JP2022078697A (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237364B (en) * 2004-12-14 2005-08-01 Advanced Semiconductor Eng Flip chip package with anti-floating mechanism
US7443015B2 (en) * 2005-05-05 2008-10-28 Stats Chippac Ltd. Integrated circuit package system with downset lead
US8237273B2 (en) * 2010-03-04 2012-08-07 Powertech Technology Inc. Metal post chip connecting device and method free to use soldering material
US8476772B2 (en) * 2010-09-09 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US9401308B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US10032699B1 (en) * 2014-04-28 2018-07-24 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications
US9425174B1 (en) * 2014-11-18 2016-08-23 Altera Corporation Integrated circuit package with solderless interconnection structure
US9496238B2 (en) * 2015-02-13 2016-11-15 Advanced Semiconductor Engineering, Inc. Sloped bonding structure for semiconductor package
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9583451B2 (en) * 2015-06-19 2017-02-28 International Business Machines Corporation Conductive pillar shaped for solder confinement
KR20170083823A (ko) * 2016-01-11 2017-07-19 에스케이하이닉스 주식회사 측면 범프 결합 구조를 갖는 반도체 패키지
WO2018042846A1 (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 電子デバイス及び多層セラミック基板
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
IT201700071775A1 (it) * 2017-06-27 2018-12-27 St Microelectronics Srl Procedimento di fabbricazione di un package flip chip di circuito integrato e corrispondente flip chip di circuito integrato
US10573583B2 (en) * 2018-06-20 2020-02-25 Texas Instruments Incorporated Semiconductor device package with grooved substrate
JP7199921B2 (ja) * 2018-11-07 2023-01-06 ローム株式会社 半導体装置
JP7319808B2 (ja) * 2019-03-29 2023-08-02 ローム株式会社 半導体装置および半導体パッケージ

Also Published As

Publication number Publication date
US20220157758A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
JP7199921B2 (ja) 半導体装置
JP2009512999A (ja) 半導体パッケージ
JP2009231805A (ja) 半導体装置
US11961816B2 (en) Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer and a concave portion formed at one end surface of the copper pillar
US20100123243A1 (en) Flip-chip chip-scale package structure
WO2022080081A1 (ja) 半導体装置
WO2021177034A1 (ja) 半導体装置
JP7231382B2 (ja) 半導体装置
WO2021193338A1 (ja) 半導体装置
JP2007214238A (ja) 半導体装置およびその製造方法
JP2017050441A (ja) 半導体装置
JP2022078697A (ja) 半導体装置
US11967577B2 (en) Semiconductor device and method for manufacturing the same
JP7495225B2 (ja) 半導体装置
JP7419781B2 (ja) 半導体モジュール
WO2023162700A1 (ja) 半導体装置
US20220415764A1 (en) Semiconductor device
WO2023181957A1 (ja) 半導体装置
WO2022070741A1 (ja) 半導体装置
JP2021180230A (ja) 半導体装置
JP2022053801A (ja) 半導体装置
CN117855184A (zh) 半导体装置
JP2023174214A (ja) 半導体装置
JP2020167339A (ja) 半導体装置および半導体パッケージ
CN118103973A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240617