WO2021177034A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021177034A1
WO2021177034A1 PCT/JP2021/005922 JP2021005922W WO2021177034A1 WO 2021177034 A1 WO2021177034 A1 WO 2021177034A1 JP 2021005922 W JP2021005922 W JP 2021005922W WO 2021177034 A1 WO2021177034 A1 WO 2021177034A1
Authority
WO
WIPO (PCT)
Prior art keywords
leads
semiconductor device
electrodes
main
electrode
Prior art date
Application number
PCT/JP2021/005922
Other languages
English (en)
French (fr)
Inventor
賢治 藤井
瑛典 二井
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2022505107A priority Critical patent/JPWO2021177034A1/ja
Priority to CN202180018565.0A priority patent/CN115244669A/zh
Priority to US17/798,532 priority patent/US20230090494A1/en
Publication of WO2021177034A1 publication Critical patent/WO2021177034A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present disclosure relates to a semiconductor device including a semiconductor element.
  • Patent Document 1 discloses an example of such a semiconductor device.
  • a plurality of electrodes of a semiconductor element are bonded to a conductive member (lead wiring in Patent Document 1) by a bonding layer (conductor bump in Patent Document 1).
  • the plurality of electrodes of the semiconductor element face the conductive member.
  • the semiconductor element when the semiconductor element is bonded to the conductive member by flip-chip mounting, first, a plurality of electrodes of the semiconductor element are temporarily attached to the conductive member via the bonding layer. The junction layer is then melted by reflow. At this time, thermal stress of the semiconductor element is generated by the reflow. As a result, the semiconductor element may warp in the thickness direction. When this warpage becomes remarkable, the contact area of the electrode with respect to the bonding layer becomes smaller in each of the plurality of electrodes located relatively close to the peripheral edge of the semiconductor element when viewed along the thickness direction. In such a state, there is a concern that the conductive state of the electrode with respect to the conductive member to which the electrode is bonded deteriorates.
  • one of the problems of the present disclosure is to provide a semiconductor device capable of reducing warpage in the thickness direction of a semiconductor element mounted on a flip chip at the time of manufacturing the device.
  • the semiconductor device provided by the present disclosure includes a conductive member having a main surface and a back surface facing each other in the thickness direction; from a main body layer and a side of the main body layer facing the main surface in the thickness direction.
  • a semiconductor device having a plurality of electrodes projecting toward the main surface; and a bonding layer for joining the main surface and the plurality of electrodes are provided.
  • Each of the plurality of electrodes has a base portion in contact with the main body layer and a columnar portion protruding from the base portion and in contact with the bonding layer.
  • the plurality of electrodes include a first electrode and a second electrode located closer to the peripheral edge of the main body layer than the first electrode when viewed along the thickness direction. When viewed along the thickness direction, the area of the columnar portion of the second electrode is larger than the area of the columnar portion of the first electrode.
  • the height of the columnar portion of the second electrode is larger than the height of the columnar portion of the first electrode.
  • the height of the columnar portion of the second electrode is 110% or more and 120% or less of the height of the columnar portion of the first electrode.
  • the columnar portion of each of the plurality of electrodes has a tip surface facing the main surface and a side surface connected to the tip surface and oriented in a direction orthogonal to the thickness direction.
  • the bonding layer is in contact with the tip surface and the side surface.
  • the semiconductor element has a surface protective film that covers a side of the main body layer that faces the main surface in the thickness direction, and the tip surface of each of the plurality of electrodes is in the thickness direction. It is located between the main surface and the surface protective film.
  • the base portion and the columnar portion are in contact with the surface protective film.
  • the columnar portion is located away from the surface protective film.
  • the columnar portion of the second electrode is located away from the surface protective film.
  • each of the columnar portions of the plurality of electrodes is formed with a recess recessed from the tip surface toward the main body layer, and the bonding layer is in contact with the recess.
  • the tip surface of each of the plurality of electrodes has a convex shape that bulges toward the main surface.
  • the columnar portion of the second electrode has a curved surface that forms a boundary between the tip surface and the side surface and bulges outward in a convex shape toward the outside of the columnar portion.
  • the conductive member includes a plurality of first leads and a plurality of second leads, the plurality of first leads extending in a first direction orthogonal to the thickness direction, and said. Arranged along a second direction orthogonal to both the thickness direction and the first direction, the plurality of second leads are located apart from the plurality of first leads in the second direction and said.
  • the main body layer includes a semiconductor substrate and a semiconductor layer laminated on the side of the semiconductor substrate facing the main surface in the thickness direction, and the semiconductor layer includes a switching circuit and the switching circuit.
  • a conductive control circuit is configured, and any of the plurality of electrodes is conductive to the switching circuit and is joined to the main surface of any of the plurality of first leads, and any of the plurality of electrodes. Is conductive to the control circuit and is joined to the main surface of any of the plurality of second leads.
  • a sealing resin for covering each of the plurality of first leads and each portion of the plurality of second leads and the semiconductor element is further provided, and the sealing resin is said in the thickness direction. It has a bottom surface facing the same side as the back surface and a pair of first side surfaces connected to the bottom surface and located apart from each other in the first direction, and each of the plurality of first leads has the first direction.
  • Each of the pair of side portions is connected to the main surface and the back surface, and includes the pair of side portions connected to both ends of the main portion in the first direction.
  • the back surface of each of the plurality of first leads is exposed from the bottom surface, and the first surface of any of the pair of side portions is exposed from each of the pair of first side surfaces.
  • the end face is exposed so as to be flush with the first side surface, and in each of the plurality of first leads, the dimension of the first end face in the second direction is the dimension of the back surface of the main portion in the second direction. Is smaller than the size of.
  • each of the pair of side portions reaches the back surface from the main surface and faces inward of the side portions from both sides in the second direction. A dented constriction is formed.
  • each of the pair of side portions reaches from the main surface to the back surface and is recessed from the first end surface in the first direction, and the first.
  • a notch is formed that divides one end face into two regions.
  • each of the plurality of second leads has a second end surface that is connected to the main surface and the back surface and faces the second direction, and the sealing resin is the bottom surface and the pair of first surfaces. It has a pair of second side surfaces that are connected to one side surface and are located apart from each other in the second direction, and the back surfaces of each of the plurality of second leads are exposed from the bottom surface, and the pair of second side surfaces are exposed. From any of the above, the second end surface of each of the plurality of second leads is exposed so as to be flush with the second side surface.
  • the first lead located farthest from the plurality of second leads is located on the side of the second direction away from the plurality of second leads from the main portion.
  • a plurality of projecting portions are included, and each of the plurality of projecting portions has a sub-end surface connected to the main surface and the back surface and facing the second direction, and is provided from any of the pair of second side surfaces. , The sub-end surface of each of the plurality of protrusions is exposed so as to be flush with the second side surface.
  • the semiconductor device According to the semiconductor device according to the present disclosure, it is possible to reduce the warp of the semiconductor element mounted on the flip chip in the thickness direction at the time of manufacturing the device.
  • FIG. 1 It is a perspective view of the semiconductor device which concerns on 1st Embodiment of this disclosure. It is a top view of the semiconductor device shown in FIG. 1, and is transparent to a sealing resin. It is a top view of the semiconductor device corresponding to FIG. 2, and a part of the semiconductor element is further transmitted with respect to FIG. It is a bottom view of the semiconductor device shown in FIG. It is a front view of the semiconductor device shown in FIG. It is a rear view of the semiconductor device shown in FIG. It is a right side view of the semiconductor device shown in FIG. It is a left side view of the semiconductor device shown in FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. FIG.
  • FIG. 11 is a partially enlarged view showing the first electrode and its vicinity.
  • FIG. 11 is a partially enlarged view showing a second electrode and its vicinity.
  • FIG. 17 is a partially enlarged cross-sectional view of the semiconductor device shown in FIG. 17, showing a second electrode and its vicinity. It is a partially enlarged sectional view of the semiconductor device which concerns on 3rd Embodiment of this disclosure, and shows the 2nd electrode and its vicinity.
  • the semiconductor device A10 includes a conductive member 10, a semiconductor element 20, a bonding layer 30, and a sealing resin 40.
  • the package format of the semiconductor device A10 is QFN (Quad For Non-Lead Package).
  • the semiconductor element 20 is a flip-chip type LSI.
  • the semiconductor element 20 includes a switching circuit 212A and a control circuit 212B (details will be described later) therein. In the semiconductor device A10, DC power (voltage) is converted into AC power (voltage) by the switching circuit 212A.
  • the semiconductor device A10 is used, for example, as one element constituting the circuit of a DC / DC converter.
  • FIG. 2 is transparent to the sealing resin 40 for convenience of understanding.
  • FIG. 3 transmits the semiconductor element 20 (excluding the columnar portions 222 of the plurality of electrodes 22 described later) with respect to FIG. 2.
  • the transmitted semiconductor element 20 and the sealing resin 40 are shown by imaginary lines (dashed-dotted lines), respectively.
  • the thickness direction z of the conductive member 10 is referred to as "thickness direction z".
  • the direction orthogonal to the thickness direction z is called the "first direction x".
  • the direction orthogonal to both the thickness direction z and the first direction x is referred to as a "second direction y".
  • the semiconductor device A10 has a square shape when viewed along the thickness direction z.
  • the side on which the plurality of second leads 12 (details will be described later) are located in the second direction y is referred to as "one side of the second direction y”.
  • the side on which the plurality of first leads 11 (details will be described later) are located in the second direction y is referred to as "the other side of the second direction y".
  • the conductive member 10 supports the semiconductor element 20 and forms a terminal for mounting the semiconductor device A10 on the wiring board.
  • the conductive member 10 is partially covered with the sealing resin 40.
  • the conductive member 10 has a main surface 101 and a back surface 102 that face opposite to each other in the thickness direction z.
  • the main surface 101 faces one side of the thickness direction z and faces the semiconductor element 20.
  • the semiconductor element 20 is supported by the main surface 101.
  • the main surface 101 is covered with the sealing resin 40.
  • the back surface 102 faces the other side in the thickness direction z.
  • the conductive member 10 is composed of a single lead frame.
  • the lead frame is made of, for example, a material containing copper (Cu) or a copper alloy.
  • the conductive member 10 includes a plurality of first leads 11, a plurality of second leads 12, and a pair of third leads 13.
  • the plurality of first leads 11 have a band shape extending in the second direction y when viewed along the thickness direction z.
  • the plurality of first leads 11 are arranged along the second direction y.
  • the plurality of first leads 11 are composed of three terminals, a first input terminal 11A, a second input terminal 11B, and an output terminal 11C.
  • the plurality of first leads 11 are arranged in the order of the first input terminal 11A, the output terminal 11C, and the second input terminal 11B from one side to the other side in the second direction y.
  • DC power (voltage) to be converted in the semiconductor device A10 is input to the first input terminal 11A and the second input terminal 11B.
  • the first input terminal 11A is a positive electrode (P terminal).
  • the second input terminal 11B is a negative electrode (N terminal).
  • the output terminal 11C outputs AC power (voltage) converted into power by the switching circuit 212A configured in the semiconductor element 20.
  • the first input terminal 11A is located between the plurality of second leads 12 and the output terminal 11C in the second direction y.
  • the output terminal 11C is located between the first input terminal 11A and the second input terminal 11B in the second direction y.
  • Each of the first input terminal 11A and the output terminal 11C includes a main portion 111 and a pair of side portions 112.
  • the main portion 111 extends in the first direction x.
  • the semiconductor element 20 is supported by the main surface 101 of the main portion 111.
  • the pair of side portions 112 are connected to both ends of the main portion 111 in the first direction x. As shown in FIGS.
  • each of the pair of side portions 112 has a first end surface 112A.
  • the first end surface 112A is connected to both the main surface 101 and the back surface 102 of the first lead 11, and faces the first direction x.
  • the first end surface 112A is exposed from the sealing resin 40.
  • a constricted portion 112B is formed on each of the pair of side portions 112 of the first input terminal 11A and the output terminal 11C.
  • the constricted portion 112B extends from the main surface 101 of the first lead 11 to the back surface 102, and is recessed from both sides in the second direction y toward the inside of the side portion 112.
  • the constricted portion 112B is in contact with the sealing resin 40. Due to the constricted portion 112B, in the first input terminal 11A and the output terminal 11C, the dimension b in the second direction y of each of the pair of first end faces 112A is larger than the dimension B in the second direction y of the back surface 102 of the main portion 111. It becomes small.
  • the second input terminal 11B is located on the other side of the output terminal 11C in the second direction y. Therefore, the second input terminal 11B is located on the other side of the plurality of first leads 11 in the second direction y.
  • the second input terminal 11B includes a main portion 111, a pair of side portions 112, and a plurality of protruding portions 113.
  • the plurality of projecting portions 113 project from the other side of the main portion 111 in the second direction y.
  • a sealing resin 40 is filled between two adjacent protrusions 113. As shown in FIG. 12, each of the plurality of protrusions 113 has an auxiliary end face 113A.
  • the sub-end surface 113A is connected to both the main surface 101 and the back surface 102 of the second input terminal 11B, and faces the other side in the second direction y.
  • the secondary end surface 113A is exposed from the sealing resin 40.
  • the plurality of sub-end faces 113A are arranged at predetermined intervals along the first direction x.
  • a cut portion 112C is formed in each of the pair of side portions 112 of the second input terminal 11B.
  • the cut portion 112C extends from the main surface 101 of the second input terminal 11B to the back surface 102, and is recessed from the first end surface 112A in the first direction x.
  • the first end surface 112A is divided into two regions separated from each other in the second direction y.
  • the dimension b of each of the pair of first end faces 112A in the second direction y is smaller than the dimension B of the back surface 102 of the main portion 111 in the second direction y.
  • the cut portion 112C is filled with the sealing resin 40.
  • the area of the main surface 101 is larger than the area of the back surface 102 in each of the plurality of first leads 11.
  • the areas of the back surfaces 102 of the first input terminal 11A and the output terminal 11C are both equal.
  • the area of the back surface 102 of the second input terminal 11B is larger than the area of the back surface 102 of each of the first input terminal 11A and the output terminal 11C.
  • the main surface 101 of the main portion 111 on which the semiconductor element 20 is supported may be plated with silver (Ag), for example.
  • the back surface 102 exposed from the sealing resin 40, the pair of first end faces 112A, and the plurality of auxiliary end faces 113A are, for example, tin (Sn). ) May be plated.
  • tin plating for example, a plurality of metal platings in which nickel (Ni), palladium (Pd), and gold (Au) are laminated in this order may be adopted.
  • the plurality of second leads 12 are located on one side of the plurality of first leads 11 in the second direction y.
  • One of the plurality of second leads 12 is a ground terminal of the control circuit 212B configured in the semiconductor element 20.
  • a power (voltage) for driving the control circuit 212B or an electric signal for transmitting to the control circuit 212B is input to each of the other plurality of second leads 12.
  • each of the plurality of second leads 12 has a second end face 121.
  • the second end surface 121 is connected to both the main surface 101 and the back surface 102 of the second lead 12, and faces one side in the second direction y.
  • the second end surface 121 is exposed from the sealing resin 40.
  • the plurality of second end faces 121 are arranged at predetermined intervals along the first direction x.
  • the area of the main surface 101 is larger than the area of the back surface 102 in each of the plurality of second leads 12.
  • the areas of the back surfaces 102 of the plurality of second leads 12 are all the same.
  • silver plating may be applied to the back surface 102 of the plurality of second leads 12 on which the semiconductor element 20 is supported.
  • the back surface 102 and the second end surface 121 of the plurality of second leads 12 exposed from the sealing resin 40 may be plated with tin, for example.
  • tin plating for example, a plurality of metal platings in which nickel, palladium, and gold are laminated in this order may be adopted.
  • each of the pair of third leads 13 has a third end face 131.
  • the third end surface 131 is connected to both the main surface 101 and the back surface 102, and faces the first direction x.
  • the third end surface 131 is exposed from the sealing resin 40.
  • the third end surface 131 is arranged along the second direction y together with the first end surface 112A of the plurality of first leads 11.
  • the area of the main surface 101 is larger than the area of the back surface 102.
  • silver plating may be applied to the main surface 101 of the pair of third leads 13 on which the semiconductor element 20 is supported.
  • the back surface 102 and the third end surface 131 of the pair of third leads 13 exposed from the sealing resin 40 may be plated with tin, for example.
  • tin plating for example, a plurality of metal platings in which nickel, palladium, and gold are laminated in this order may be adopted.
  • the semiconductor element 20 is bonded to the conductive member 10 (a plurality of first leads 11, a plurality of second leads 12, and a pair of third leads 13) by flip-chip bonding, and these are bonded to each other. Is supported by.
  • the semiconductor element 20 is covered with a sealing resin 40.
  • the semiconductor element 20 has a main body layer 21, a plurality of electrodes 22, and a surface protective film 23.
  • the main body layer 21 forms the main part of the semiconductor element 20. As shown in FIGS. 15 and 16, the main body layer 21 has a semiconductor substrate 211, a semiconductor layer 212, and a passivation film 213.
  • the thickness of the main body layer 21 (dimension in the thickness direction z) is 100 ⁇ m or more and 300 ⁇ m or less.
  • the semiconductor substrate 211 supports the semiconductor layer 212, the passivation film 213, the plurality of electrodes 22, and the surface protective film 23 below the semiconductor substrate 211.
  • the semiconductor substrate 211 is made of, for example, a material mainly composed of silicon (Si) or silicon carbide (SiC).
  • the semiconductor layer 212 is laminated on the side of the semiconductor substrate 211 facing the main surface 101 of the conductive member 10.
  • the semiconductor layer 212 includes a plurality of types of p-type semiconductors and n-type semiconductors based on the difference in the amount of elements doped.
  • the semiconductor layer 212 includes a switching circuit 212A and a control circuit 212B conducting the switching circuit 212A.
  • the switching circuit 212A is a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), an IGBT (Insulated Gate Bipolar Transistor), or the like.
  • the switching circuit 212A is divided into two regions, a high voltage region (upper arm circuit) and a low voltage region (lower arm circuit). Each region is composed of one n-channel MOSFET.
  • the control circuit 212B includes a gate driver for driving the switching circuit 212A, a bootstrap circuit corresponding to a high voltage region of the switching circuit 212A, and controls for driving the switching circuit 212A normally. ..
  • the semiconductor layer 212 is configured with a wiring layer (not shown). The switching circuit 212A and the control circuit 212B are mutually conductive by the wiring layer.
  • the passivation film 213 covers the lower surface of the semiconductor layer 212.
  • the passivation film 213 has electrical insulation.
  • the passivation film 213 is composed of, for example, a silicon oxide film (SiO 2 ) in contact with the lower surface of the semiconductor layer 212 and a silicon nitride film (Si 3 N 4 ) laminated on the silicon oxide film.
  • the passivation film 213 is provided with a plurality of openings 213A penetrating in the thickness direction z.
  • the plurality of electrodes 22 project from the side facing the main surface 101 of the conductive member 10 in the thickness direction z of the main body layer 21 toward the main surface 101 of the conductive member 10. There is. The upper ends of the plurality of electrodes 22 are in contact with the semiconductor layer 212 of the main body layer 21. The plurality of electrodes 22 are joined to the main surface 101 of the conductive member 10.
  • the plurality of electrodes 22 include a plurality of first electrodes 22A and a plurality of second electrodes 22B. As shown in FIGS. 2 and 3, each of the plurality of second electrodes 22B is located closer to the peripheral edge of the semiconductor element 20 than any of the plurality of first electrodes 22A when viewed along the thickness direction z. ..
  • One of the plurality of electrodes 22 is conductive to the switching circuit 212A of the semiconductor layer 212 and is joined to the main surface 101 of any one of the plurality of first leads 11.
  • One of the plurality of electrodes 22 is conductive to the control circuit 212B of the semiconductor layer 212 and is joined to the main surface 101 of any one of the plurality of second leads 12.
  • the pair of the second electrodes 22B of the plurality of second electrodes 22B are electrically connected to the control circuit 212B and are individually bonded to the main surfaces 101 of the pair of third leads 13.
  • each of the plurality of electrodes 22 has a base portion 221 and a columnar portion 222.
  • the base portion 221 is in contact with the semiconductor layer 212 of the main body layer 21.
  • the base 221 is electrically connected to either the switching circuit 212A of the semiconductor layer 212 or the control circuit 212B of the semiconductor layer 212.
  • the base 221 contains aluminum (Al) or copper in its composition.
  • Another configuration of the base portion 221 may be a plurality of metal layers in which copper, nickel, and palladium are laminated in this order downward from the semiconductor layer 212.
  • the base portion 221 is in contact with the passivation film 213 of the main body layer 21.
  • the columnar portion 222 projects from the portion of the base portion 221 exposed from the opening 213A toward the main surface 101 of the conductive member 10.
  • the columnar portion 222 is, for example, a columnar portion.
  • the columnar portion 222 contains copper in its composition.
  • the columnar portion 222 has a tip surface 222A and a side surface 222B.
  • the tip surface 222A faces the main surface 101 of the conductive member 10.
  • the side surface 222B is connected to the tip surface 222A and faces a direction orthogonal to the thickness direction z.
  • the columnar portion 222 is formed with a recess 222C that is recessed from the tip surface 222A toward the main body layer 21.
  • the plurality of electrodes 22 are formed by electrolytic plating.
  • each columnar portion 222 of the plurality of second electrodes 22B is larger than the area of each columnar portion 222 of the plurality of first electrodes 22A when viewed along the thickness direction z. Is.
  • the height h2 of each columnar portion 222 of the plurality of second electrodes 22B is larger than the height h1 of each columnar portion 222 of the plurality of first electrodes 22A.
  • the heights h1 and h2 are the distances in the thickness direction z from the tip surface 222A to the boundary between the columnar portion 222 and the base portion 221.
  • the height h2 of each columnar portion 222 of the plurality of second electrodes 22B is 110% or more and 120% of the height h1 of each columnar portion 222 of the plurality of first electrodes 22A.
  • each columnar portion 222 of the plurality of second electrodes 22B has a curved surface 222D forming a boundary between the front end surface 222A and the side surface 222B.
  • the curved surface 222D bulges outward in the columnar portion 222.
  • the surface protective film 23 covers the side of the main body layer 21 facing the main surface 101 of the conductive member 10, that is, the passivation film 213 of the main body layer 21.
  • the tip surface 222A of the columnar portion 222 is located between the main surface 101 of the conductive member 10 and the surface protective film 23 in the thickness direction z.
  • the surface protective film 23 is in contact with both the base portion 221 and the columnar portion 222 of the plurality of electrodes 22.
  • the surface protective film 23 has an electrical insulating property.
  • the surface protective film 23 is made of, for example, a material containing polyimide.
  • the bonding layer 30 is in contact with both the main surface 101 of the conductive member 10 and the plurality of electrodes 22.
  • the bonding layer 30 has conductivity.
  • each of the plurality of electrodes 22 is joined to the main surface 101 of the conductive member 10 in a state of being electrically connected to the conductive member 10.
  • the bonding layer 30 is, for example, a lead-free solder containing tin and silver in its composition.
  • the bonding layer 30 is in contact with both the front end surface 222A and the side surface 222B of the columnar portion 222.
  • the bonding layer 30 is also in contact with the recess 222C of the columnar portion 222.
  • the sealing resin 40 has a top surface 41, a bottom surface 42, a pair of first side surfaces 431, and a pair of second side surfaces 432.
  • the sealing resin 40 is made of, for example, a material containing a black epoxy resin.
  • the top surface 41 faces the same side as the main surface 101 of the conductive member 10 in the thickness direction z.
  • the bottom surface 42 faces the side opposite to the top surface 41.
  • the back surface 102 of the plurality of first leads 11, the back surface 102 of the plurality of second leads 12, and the back surface 102 of the pair of third leads 13 are exposed from the bottom surface 42.
  • the pair of first side surfaces 431 are connected to both the top surface 41 and the bottom surface 42 and face the first direction x.
  • the pair of first side surfaces 431 are separated from each other in the second direction y.
  • the first end surface 112A of the plurality of first leads 11 and the third end surface 131 of the third lead 13 are the first side surface 431. It is exposed so that it is flush with each other.
  • the pair of second side surfaces 432 is connected to any of the top surface 41, the bottom surface 42, and the pair of first side surfaces 431, and faces the second direction y.
  • the pair of second side surfaces 432 are separated from each other in the first direction x.
  • the second end surface 121 of the plurality of second leads 12 is exposed so as to be flush with the second side surface 432.
  • a plurality of sub-end surfaces 113A of the second input terminal 11B (first lead 11) are exposed from the second side surface 432 located on the other side of the second direction y so as to be flush with the second side surface 432. ..
  • the semiconductor device A10 includes a conductive member 10 having a main surface 101, a semiconductor element 20 having a plurality of electrodes 22, and a bonding layer 30 for joining the main surface 101 and the plurality of electrodes 22.
  • Each of the plurality of electrodes 22 has a base portion 221 that is in contact with the main surface 101 of the main body layer 21 and a columnar portion 222 that protrudes from the base portion 221 toward the main surface 101 and is in contact with the bonding layer 30.
  • the semiconductor element 20 is joined to the conductive member 10 by flip-chip bonding.
  • the plurality of electrodes 22 include a first electrode 22A and a second electrode 22B located closer to the peripheral edge of the main body layer 21 of the semiconductor element 20 than the first electrode 22A when viewed along the thickness direction z. ..
  • the area of the columnar portion 222 of the second electrode 22B is larger than the area of the columnar portion 222 of the first electrode 22A.
  • the contact area of the columnar portion 222 of the second electrode 22B with respect to the bonding layer 30 increases, so that the bonding strength of the columnar portion 222 with respect to the bonding layer 30 increases.
  • the semiconductor element 20 is flip-chip mounted on the conductive member 10
  • the main body layer 21 tries to warp in the thickness direction z due to the thermal stress acting on the main body layer 21 due to the reflow, the second As well as acting on the electrode 22B, the drag force against the warp rise becomes larger. Therefore, according to the semiconductor device A10, it is possible to reduce the warp of the semiconductor element 20 mounted on the flip chip in the thickness direction z at the time of manufacturing the device.
  • the height h2 of the columnar portion 222 of the second electrode 22B is larger than the height h1 of the columnar portion 222 of the first electrode 22A.
  • the height h2 of the columnar portion 222 of the second electrode 22B is preferably 110% or more and 120% or less of the height h1 of the columnar portion 222 of the first electrode 22A in order to exert this effect. .. Therefore, even when the semiconductor element 20 is warped in the thickness direction z during the manufacturing of the semiconductor device A10, it is possible to prevent the second electrode 22B from deteriorating in the conductive state with respect to the conductive member 10.
  • the columnar portion 222 of the second electrode 22B has a curved surface 222D forming a boundary between the front end surface 222A and the side surface 222B.
  • the curved surface 222D bulges outward in the columnar portion 222.
  • each columnar portion 222 of the plurality of electrodes 22 is formed with a recess 222C that is recessed from the tip surface 222A toward the main body layer 21.
  • the recess 222C is in contact with the bonding layer 30.
  • an anchor effect is generated on the columnar portion 222 in the joint layer 30. Therefore, it is possible to improve the bonding strength between the columnar portion 222 and the bonding layer 30.
  • a switching circuit 212A is configured in the semiconductor layer 212 of the main body layer 21 of the semiconductor element 20. At least one of the plurality of electrodes 22 is conducting to the switching circuit 212A. On the other hand, the back surface 102 of the plurality of first leads 11 included in the conductive member 10 and to which at least one of the plurality of electrodes 22 is bonded is exposed from the bottom surface 42 of the sealing resin 40. As a result, when the semiconductor device A10 is used, the heat generated from the semiconductor element 20 by driving the switching circuit 212A can be efficiently dissipated to the outside.
  • Each of the plurality of electrodes 22 has a base portion 221 and a columnar portion 222 as described above.
  • the constituent material of the columnar portion 222 includes copper.
  • the columnar portion 222 has a shorter length and a larger cross-sectional area than the bonding wire. Therefore, the parasitic resistance between the first lead 11 and the switching circuit 212A can be reduced as compared with the case where the first lead 11 and the base portion 221 are connected by the bonding wire. When the parasitic resistance is reduced, the effect of reducing the on-resistance and noise in the switching circuit 212A can be obtained.
  • Each of the plurality of first leads 11 has a main portion 111 extending in the first direction x and a pair of side portions 112 connected to both ends of the main portion 111 in the first direction x.
  • Each of the pair of side portions 112 has a first end surface 112A that faces the first direction x and is exposed from the first side surface 431 of the sealing resin 40.
  • Each of the pair of first end faces 112A is flush with the first side surface 431.
  • each dimension b of the pair of first end faces 112A is smaller than the dimension B of the back surface 102 of the main portion 111. Thereby, the area of each of the pair of first end faces 112A can be made smaller than these areas in the conventional QFN semiconductor device.
  • the generation of metal burrs on the pair of first end faces 112A is suppressed.
  • the mountability of the semiconductor device A10 on the wiring board can be improved.
  • a constricted portion 112B is formed in each of the pair of side portions 112 of the plurality of first leads 11 (first input terminal 11A and output terminal 11C).
  • each dimension b of the pair of first end faces 112A can be made smaller than the dimension B of the back surface 102 of the main portion 111 of the first lead 11.
  • the constricted portion 112B is in contact with the sealing resin 40 in the first direction x. As a result, it is possible to prevent the plurality of first leads 11 from coming out of the pair of first side surfaces 431 of the sealing resin 40.
  • a cut portion 112C is formed in each of the pair of side portions 112 of the first lead 11 (second input terminal 11B). Also by this, in the second direction y, each dimension b of the pair of first end faces 112A can be made smaller than the dimension B of the back surface 102 of the main portion 111 of the first lead 11.
  • the cut portion 112C is filled with the sealing resin 40. As a result, the first lead 11 is in contact with the sealing resin 40 in the first direction x. Therefore, it is possible to prevent the first lead 11 from coming out of the pair of first side surfaces 431 of the sealing resin 40.
  • the second input terminal 11B includes a plurality of protruding portions 113 protruding from the other side of the second direction y of the main portion 111.
  • Each of the plurality of protrusions 113 has an auxiliary end face 113A facing the second direction y.
  • the plurality of secondary end faces 113A are exposed from the second side surface 432 of the sealing resin 40 located on the other side of the second direction y.
  • the second input terminal 11B is in contact with the sealing resin 40 on the other side of the second direction y. Therefore, it is possible to prevent the second input terminal 11B from coming out of the second side surface 432 located on the other side of the second direction y.
  • each of the plurality of first leads 11 the area of the main surface 101 is larger than the area of the back surface 102.
  • the plurality of first leads 11 are configured to be in contact with the sealing resin 40 on the side facing the back surface 102 in the thickness direction z. Therefore, it is possible to prevent the plurality of first leads 11 from coming out from the bottom surface 42 of the sealing resin 40. Further, it is possible to secure a wider area of each main surface 101 of the plurality of first leads 11 to which at least one of the plurality of electrodes 22 is joined. Thereby, the number of the plurality of electrodes 22 bonded to the plurality of first leads 11 can be further increased.
  • the conductive member 10 further includes a plurality of second leads 12 to which at least one of the plurality of electrodes 22 is bonded.
  • the area of the main surface 101 is larger than the area of the back surface 102. Therefore, similarly to the relationship between the main surface 101 and the back surface 102 of the first lead 11 described above, it is possible to prevent the plurality of second leads 12 from coming out from the bottom surface 42 of the sealing resin 40. Further, the area of each of the plurality of second leads 12 to which at least one of the plurality of electrodes 22 is bonded can be further secured. Thereby, the number of the plurality of electrodes 22 bonded to the plurality of second leads 12 can be further increased.
  • FIGS. 17 and 18 The semiconductor device A20 according to the second embodiment of the present disclosure will be described with reference to FIGS. 17 and 18.
  • the same or similar elements of the semiconductor device A10 described above are designated by the same reference numerals, and redundant description will be omitted.
  • the cross-sectional position of FIG. 17 is the same as the cross-sectional position of FIG.
  • the cross-sectional position of FIG. 18 is the same as the cross-sectional position of FIG.
  • the configuration of the plurality of electrodes 22 of the semiconductor element 20 is different from the configuration in the semiconductor device A10 described above.
  • the tip surface 222A of the columnar portion 222 is formed on the main surface 101 of the conductive member 10. It is a convex shape that bulges toward it.
  • the semiconductor device A20 includes a conductive member 10 having a main surface 101, a semiconductor element 20 having a plurality of electrodes 22, and a bonding layer 30 for joining the main surface 101 and the plurality of electrodes 22.
  • Each of the plurality of electrodes 22 has a base portion 221 that is in contact with the main surface 101 of the main body layer 21 and a columnar portion 222 that protrudes from the base portion 221 toward the main surface 101 and is in contact with the bonding layer 30.
  • the plurality of electrodes 22 include a first electrode 22A and a second electrode 22B located closer to the peripheral edge of the main body layer 21 of the semiconductor element 20 than the first electrode 22A when viewed along the thickness direction z. ..
  • the semiconductor device A20 can also reduce the warp of the semiconductor element 20 mounted on the flip chip in the thickness direction z at the time of manufacturing the device.
  • the tip surface 222A of the columnar portion 222 has a convex shape that bulges toward the main surface 101 of the conductive member 10.
  • the bonding layer 30 interposed between the main surface 101 and the columnar portion 222 is expanded in a direction orthogonal to the thickness direction z. ..
  • the expanded joint layer 30 comes into contact with the side surface 222B of the columnar portion 222. Therefore, since the contact area of the bonding layer 30 with respect to the side surface 222B is further increased, the bonding strength of the columnar portion 222 with respect to the bonding layer 30 can be further increased.
  • FIG. 19 the cross-sectional position of FIG. 19 is the same as the cross-sectional position of FIG.
  • the configurations of the plurality of electrodes 22 and the surface protective film 23 of the semiconductor element 20 are different from the configurations in the semiconductor device A10 described above.
  • the tip surface 222A of the columnar portion 222 is parallel to the main surface 101 of the conductive member 10.
  • the surface protective film 23 is located apart from each columnar portion 222 of the plurality of second electrodes 22B.
  • the surface protective film 23 is provided with a plurality of openings 231 penetrating in the thickness direction z.
  • the columnar portion 222 of any of the plurality of second electrodes 22B is exposed from each of the plurality of openings 231.
  • the volume of each columnar portion 222 of the plurality of second electrodes 22B is adjusted to each of the plurality of second electrodes 22B in each of the semiconductor device A10 and the semiconductor device A20 described above. It can be made larger than the volume of the columnar portion 222 of.
  • the semiconductor device A30 includes a conductive member 10 having a main surface 101, a semiconductor element 20 having a plurality of electrodes 22, and a bonding layer 30 for joining the main surface 101 and the plurality of electrodes 22.
  • Each of the plurality of electrodes 22 has a base portion 221 that is in contact with the main surface 101 of the main body layer 21 and a columnar portion 222 that protrudes from the base portion 221 toward the main surface 101 and is in contact with the bonding layer 30.
  • the plurality of electrodes 22 include a first electrode 22A and a second electrode 22B located closer to the peripheral edge of the main body layer 21 of the semiconductor element 20 than the first electrode 22A when viewed along the thickness direction z. ..
  • the semiconductor device A30 can also reduce the warp of the semiconductor element 20 mounted on the flip chip in the thickness direction z at the time of manufacturing the device.
  • the surface protective film 23 of the semiconductor element 20 is located away from the columnar portion 222 of the second electrode 22B.
  • the volume of the columnar portion 222 of the second electrode 22B is made larger than the volume of the columnar portion 222 of the second electrode 22B in each of the semiconductor device A10 and the semiconductor device A20 described above. can do.
  • the conductive member 10 has a plurality of leads (a plurality of first leads 11, a plurality of second leads 12, and a pair of third leads 13) composed of the same lead frame. It is targeted.
  • the other conductive member 10 may include an insulating substrate and a conductive layer arranged on the insulating substrate and having a plurality of regions separated from each other.
  • the present disclosure is not limited to the above-described embodiment.
  • the specific configuration of each part of the present disclosure can be freely redesigned.
  • A10, A20, A30: Semiconductor device 10 Conductive member 101: Main surface 102: Back surface 11: First lead 11A: First input terminal 11B: Second input terminal 11C: Output terminal 111: Main part 112: Side part 112A: 1st end face 112B: Constriction part 112C: Notch part 113: Protruding part 113A: Sub-end face 12: 2nd lead 121: 2nd end face 13: 3rd lead 131: 3rd end face 20: Semiconductor element 21: Main body layer 211: Semiconductor substrate 212: Semiconductor layer 212A: Switching circuit 212B: Control circuit 213: Passion film 213A: Opening 22: Electrode 22A: First electrode 22B: Second electrode 221: Base 222: Columnar portion 222A: Tip surface 222B: Side surface 222C: Concave part 222D: Curved surface 23: Surface protective film 231: Opening 30: Bonding layer 40: Encapsulating resin 41: Top surface 42

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、導電部材と、半導体素子と、接合層とを備える。前記導電部材は、厚さ方向において互いに反対側を向く主面および裏面を有する。前記半導体素子は、本体層と、前記本体層の前記厚さ方向において前記主面に対向する側から前記主面に向けて突出する複数の電極とを有する。前記接合層は、前記主面と、前記複数の電極とを接合する。前記複数の電極の各々は、前記本体層に接する基部と、前記基部から突出し、かつ前記接合層に接する柱状部とを有する。前記複数の電極は、第１電極と、前記厚さ方向に沿って視て前記第１電極よりも前記本体層の周縁の近くに位置する第２電極とを含む。前記厚さ方向に沿って視て、前記第２電極の前記柱状部の面積は、前記第１電極の前記柱状部の面積よりも大である。

Description

半導体装置
　本開示は、半導体素子を備える半導体装置に関する。
　従来、半導体素子がフリップ実装により導電部材（リードなど）に接合された半導体装置が広く知られている。特許文献１には、そのような半導体装置の一例が開示されている。
　当該半導体装置においては、導電部材（特許文献１では引き出し配線）に半導体素子（特許文献１では半導体チップ）の複数の電極が接合層（特許文献１では導体バンプ）により接合されている。半導体素子の複数の電極は、導電部材に対向している。
　当該半導体装置の製造時において、半導体素子をフリップチップ実装により導電部材に接合させる際は、まず、半導体素子の複数の電極を、接合層を介して導電部材に仮付けさせる。次いで、接合層をリフローにより溶融させる。この際、リフローにより半導体素子熱応力が発生する。これにより、半導体素子がその厚さ方向に反り上がることがある。この反り上がりが顕著となると、当該厚さ方向に沿って視て半導体素子の周縁から比較的近くに位置する複数の電極の各々において、接合層に対する当該電極の接触面積がより小さくなる。このような状態となると、当該電極が接合される導電部材に対する当該電極の導通状態が悪化することが懸念される。
特開２０１８－８５５２２号公報
　本開示は上記事情に鑑み、装置の製造時において、フリップチップ実装される半導体素子の厚さ方向の反りを低減することが可能な半導体装置を提供することをその一の課題とする。
　本開示によって提供される半導体装置は、厚さ方向において互いに反対側を向く主面および裏面を有する導電部材と；本体層と、前記本体層の前記厚さ方向において前記主面に対向する側から前記主面に向けて突出する複数の電極とを有する半導体素子と；前記主面と、前記複数の電極とを接合する接合層と、を備える。前記複数の電極の各々は、前記本体層に接する基部と、前記基部から突出し、かつ前記接合層に接する柱状部とを有しする。前記複数の電極は、第１電極と、前記厚さ方向に沿って視て前記第１電極よりも前記本体層の周縁の近くに位置する第２電極とを含む。前記厚さ方向に沿って視て、前記第２電極の前記柱状部の面積は、前記第１電極の前記柱状部の面積よりも大である。
　好ましくは、前記第２電極の前記柱状部の高さは、前記第１電極の前記柱状部の高さよりも大である。
　好ましくは、前記第２電極の前記柱状部の高さは、前記第１電極の前記柱状部の高さの１１０％以上１２０％以下である。
　好ましくは、前記複数の電極の各々の前記柱状部は、前記主面に対向する先端面と、前記先端面につながり、かつ前記厚さ方向に対して直交する方向を向く側面と、を有し、前記接合層は、前記先端面および前記側面に接している。
　好ましくは、前記半導体素子は、前記本体層において前記厚さ方向の前記主面に対向する側を覆う表面保護膜を有し、前記複数の電極の各々の前記先端面は、前記厚さ方向において前記主面と前記表面保護膜との間に位置する。
　好ましくは、前記複数の電極の各々において、前記基部および前記柱状部は、前記表面保護膜に接している。
　好ましくは、前記複数の電極の少なくともいずれかにおいて、前記柱状部は、前記表面保護膜から離れて位置する。
　好ましくは、前記第２電極の前記柱状部は、前記表面保護膜から離れて位置する。
　好ましくは、前記複数の電極の各々の前記柱状部には、前記先端面から前記本体層に向けて凹む凹部が形成され、前記接合層は、前記凹部に接している。
　好ましくは、前記複数の電極の各々の前記先端面は、前記主面に向けて膨出する凸状である。
　好ましくは、前記第２電極の前記柱状部は、前記先端面と前記側面との境界をなし、かつ前記柱状部の外方に向けて凸状に膨出する湾曲面を有する。
　好ましくは、前記導電部材は、複数の第１リードと、複数の第２リードと、を含み、前記複数の第１リードは、前記厚さ方向に対して直交する第１方向に延び、かつ前記厚さ方向および前記第１方向の双方に対して直交する第２方向に沿って配列され、前記複数の第２リードは、前記複数の第１リードから前記第２方向に離れて位置し、前記本体層は、半導体基板と、前記半導体基板において前記厚さ方向の前記主面に対向する側に積層された半導体層と、を有し、前記半導体層には、スイッチング回路と、前記スイッチング回路に導通する制御回路と、が構成され、前記複数の電極のいずれかは、前記スイッチング回路に導通し、かつ前記複数の第１リードのいずれかの前記主面に接合され、前記複数の電極のいずれかは、前記制御回路に導通し、かつ前記複数の第２リードのいずれかの前記主面に接合されている。
　好ましくは、前記複数の第１リード、および前記複数の第２リードのそれぞれ一部ずつと、前記半導体素子と、を覆う封止樹脂をさらに備え、前記封止樹脂は、前記厚さ方向において前記裏面と同じ側を向く底面と、前記底面につながり、かつ前記第１方向において互いに離れて位置する一対の第１側面と、を有し、前記複数の第１リードの各々は、前記第１方向に延びる主部と、前記主部の前記第１方向の両端につながる一対の側部と、を含み、前記一対の側部の各々は、前記主面および前記裏面につながり、かつ前記第１方向を向く第１端面を有し、前記底面から、前記複数の第１リードの各々の前記裏面が露出し、前記一対の第１側面の各々から、前記一対の側部のいずれかの前記第１端面が当該第１側面と面一となるように露出し、前記複数の第１リードの各々において、前記第１端面の前記第２方向の寸法は、前記主部の前記裏面の前記第２方向の寸法よりも小である。
　好ましくは、前記複数の第１リードの少なくともいずれかにおいて、前記一対の側部の各々には、前記主面から前記裏面に至り、かつ前記第２方向の両側から当該側部の内方に向けて凹むくびれ部が形成されている。
　好ましくは、前記複数の第１リードの少なくともいずれかにおいて、前記一対の側部の各々には、前記主面から前記裏面に至り、かつ前記第１端面から前記第１方向に凹むとともに、前記第１端面を２つの領域に分断する切込部が形成されている。
　好ましくは、前記複数の第２リードの各々は、前記主面および前記裏面につながり、かつ前記第２方向を向く第２端面を有し、前記封止樹脂は、前記底面、および前記一対の第１側面につながり、かつ前記第２方向において互いに離れて位置する一対の第２側面を有し、前記底面から、前記複数の第２リードの各々の前記裏面が露出し、前記一対の第２側面のいずれかから、前記複数の第２リードの各々の前記第２端面が当該第２側面と面一となるように露出している。
　好ましくは、前記複数の第１リードのうち、前記複数の第２リードから最も離れて位置する当該第１リードは、前記第２方向のうち前記複数の第２リードから離れる側に前記主部から突出する複数の突出部を含み、前記複数の突出部の各々は、前記主面および前記裏面につながり、かつ前記第２方向を向く副端面を有し、前記一対の第２側面のいずれかから、前記複数の突出部の各々の前記副端面が当該第２側面と面一となるように露出している。
　本開示にかかる半導体装置によれば、当該装置の製造時において、フリップチップ実装される半導体素子の厚さ方向の反りを低減することが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図であり、封止樹脂を透過している。 図２に対応する半導体装置の平面図であり、図２に対して半導体素子の一部をさらに透過している。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の背面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の左側面図である。 図３の部分拡大図である。 図３の部分拡大図である。 図３のＸＩ－ＸＩ線に沿う断面図である。 図３のＸＩＩ－ＸＩＩ線に沿う断面図である。 図３のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図３のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１１の部分拡大図であり、第１電極と、その近傍とを示している。 図１１の部分拡大図であり、第２電極と、その近傍とを示している。 本開示の第２実施形態にかかる半導体装置の部分拡大断面図であり、第１電極と、その近傍とを示している。 図１７に示す半導体装置の部分拡大断面図であり、第２電極と、その近傍とを示している。 本開示の第３実施形態にかかる半導体装置の部分拡大断面図であり、第２電極と、その近傍とを示している。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　〔第１実施形態〕
　図１～図１６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、導電部材１０、半導体素子２０、接合層３０および封止樹脂４０を備える。図１に示すように、半導体装置Ａ１０のパッケージ形式は、ＱＦＮ（Quad For Non-Lead Package）である。半導体素子２０は、フリップチップ型のＬＳＩである。半導体素子２０には、その内部にスイッチング回路２１２Ａおよび制御回路２１２Ｂ（それぞれ詳細は後述）が構成されている。半導体装置Ａ１０においては、スイッチング回路２１２Ａにより直流電力（電圧）が交流電力（電圧）に変換される。半導体装置Ａ１０は、たとえばＤＣ／ＤＣコンバータの回路を構成する一要素に用いられる。ここで、図２は、理解の便宜上、封止樹脂４０を透過している。図３は、理解の便宜上、図２に対して半導体素子２０（後述する複数の電極２２の柱状部２２２を除く。）を透過している。これらの図において、透過した半導体素子２０および封止樹脂４０を、それぞれ想像線（二点鎖線）で示している。
　半導体装置Ａ１０の説明においては、導電部材１０の厚さ方向ｚを「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て正方形状である。また、半導体装置Ａ１０の説明においては、便宜上、第２方向ｙにおいて複数の第２リード１２（詳細は後述）が位置する側を「第２方向ｙの一方側」と呼ぶ。第２方向ｙにおいて複数の第１リード１１（詳細は後述）が位置する側を「第２方向ｙの他方側」と呼ぶ。
　導電部材１０は、図２に示すように、半導体素子２０を支持するとともに、半導体装置Ａ１０を配線基板に実装するための端子をなしている。図１１～図１４に示すように、導電部材１０は、その一部が封止樹脂４０に覆われている。導電部材１０は、厚さ方向ｚにおいて互いに反対側を向く主面１０１および裏面１０２を有する。主面１０１は、厚さ方向ｚの一方側を向き、かつ半導体素子２０に対向している。半導体素子２０は、主面１０１に支持されている。主面１０１は、封止樹脂４０に覆われている。裏面１０２は、厚さ方向ｚの他方側を向く。導電部材１０は、単一のリードフレームから構成される。当該リードフレームは、たとえば、銅（Ｃｕ）または銅合金を含む材料からなる。導電部材１０は、複数の第１リード１１、複数の第２リード１２および一対の第３リード１３を含む。
　複数の第１リード１１は、図３および図４に示すように、厚さ方向ｚに沿って視て第２方向ｙに延びる帯状である。複数の第１リード１１は、第２方向ｙに沿って配列されている。半導体装置Ａ１０が示す例においては、複数の第１リード１１は、第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの３つの端子により構成される。複数の第１リード１１は、第２方向ｙの一方側から他方側に向けて第１入力端子１１Ａ、出力端子１１Ｃ、第２入力端子１１Ｂの順に配列されている。第１入力端子１１Ａおよび第２入力端子１１Ｂは、半導体装置Ａ１０において電力変換対象となる直流電力（電圧）が入力される。第１入力端子１１Ａは、正極（Ｐ端子）である。第２入力端子１１Ｂは、負極（Ｎ端子）である。出力端子１１Ｃは、半導体素子２０に構成されたスイッチング回路２１２Ａにより電力変換された交流電力（電圧）が出力される。
　図３に示すように、第１入力端子１１Ａは、第２方向ｙにおいて複数の第２リード１２と出力端子１１Ｃとの間に位置する。出力端子１１Ｃは、第２方向ｙにおいて第１入力端子１１Ａと第２入力端子１１Ｂとの間に位置する。第１入力端子１１Ａおよび出力端子１１Ｃの各々は、主部１１１および一対の側部１１２を含む。図３および図４に示すように、主部１１１は、第１方向ｘに延びている。複数の第１リード１１において、半導体素子２０は、主部１１１の主面１０１に支持されている。一対の側部１１２は、主部１１１の第１方向ｘの両端につながっている。図３、図４、図１２および図１３に示すように、一対の側部１１２の各々は、第１端面１１２Ａを有する。第１端面１１２Ａは、第１リード１１の主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第１端面１１２Ａは、封止樹脂４０から露出している。
　図９に示すように、第１入力端子１１Ａおよび出力端子１１Ｃの一対の側部１１２の各々には、くびれ部１１２Ｂが形成されている。くびれ部１１２Ｂは、第１リード１１の主面１０１から裏面１０２に至り、かつ第２方向ｙの両側から側部１１２の内方に向けて凹んでいる。くびれ部１１２Ｂは、封止樹脂４０に接している。くびれ部１１２Ｂにより、第１入力端子１１Ａおよび出力端子１１Ｃにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。
　図３に示すように、第２入力端子１１Ｂは、出力端子１１Ｃよりも第２方向ｙの他方側に位置する。このため、第２入力端子１１Ｂは、複数の第１リード１１のうち第２方向ｙの他方側に位置する。第２入力端子１１Ｂは、主部１１１、一対の側部１１２および複数の突出部１１３を含む。複数の突出部１１３は、主部１１１の第２方向ｙの他方側から突出している。隣り合う２つの突出部１１３の間には、封止樹脂４０が充填されている。図１２に示すように、複数の突出部１１３の各々は、副端面１１３Ａを有する。副端面１１３Ａは、第２入力端子１１Ｂの主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの他方側を向く。副端面１１３Ａは、封止樹脂４０から露出している。図７に示すように、複数の副端面１１３Ａは、第１方向ｘに沿って所定の間隔で配列されている。
　図１０に示すように、第２入力端子１１Ｂの一対の側部１１２の各々には、切込部１１２Ｃが形成されている。切込部１１２Ｃは、第２入力端子１１Ｂの主面１０１から裏面１０２に至り、かつ第１端面１１２Ａから第１方向ｘに凹んでいる。これにより、第１端面１１２Ａは、第２方向ｙにおいて互いに離間した２つの領域に分断されている。切込部１１２Ｃによっても、第２入力端子１１Ｂにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。なお、ここでの寸法ｂは、第１端面１１２Ａの一方の領域の第２方向ｙの寸法ｂ１と、第１端面１１２Ａの他方の領域の第２方向ｙの寸法ｂ２とを足し合わせたもの（ｂ＝ｂ１＋ｂ２）である。切込部１１２Ｃには、封止樹脂４０が充填されている。
　図３および図４に示すように、複数の第１リード１１の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。半導体装置Ａ１０が示す例においては、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積は、ともに等しい。第２入力端子１１Ｂの裏面１０２の面積は、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積よりも大である。
　第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、半導体素子２０が支持される主部１１１の主面１０１には、たとえば銀（Ａｇ）めっきを施してもよい。さらに、第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、封止樹脂４０から露出する裏面１０２、一対の第１端面１１２Ａおよび複数の副端面１１３Ａには、たとえば錫（Ｓｎ）めっきを施してもよい。なお、錫めっきに替 えて、たとえばニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）の順に積層された複数の金属めっきを採用してもよい。
　複数の第２リード１２は、図３に示すように、複数の第１リード１１よりも第２方向ｙの一方側に位置する。複数の第２リード１２のいずれか一つは、半導体素子２０に構成された制御回路２１２Ｂの接地端子である。その他の複数の第２リード１２の各々には、制御回路２１２Ｂを駆動させるための電力（電圧）、または制御回路２１２Ｂに伝達するための電気信号が入力される。図３、図４および図１１に示すように、複数の第２リード１２の各々は、第２端面１２１を有する。第２端面１２１は、第２リード１２の主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの一方側を向く。第２端面１２１は、封止樹脂４０から露出している。図８に示すように、複数の第２端面１２１は、第１方向ｘに沿って所定の間隔で配列されている。
　図３および図４に示すように、複数の第２リード１２の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。なお、複数の第２リード１２の裏面１０２の面積は、いずれも等しい。半導体素子２０が支持される複数の第２リード１２の裏面１０２には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する複数の第２リード１２の裏面１０２および第２端面１２１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
　一対の第３リード１３は、図３に示すように、第２方向ｙにおいて第１リード１１（第１入力端子１１Ａ）と、複数の第２リード１２との間に位置する。一対の第３リード１３は、第１方向ｘにおいて互いに離間している。一対の第３リード１３の各々には、半導体素子２０に構成された制御回路２１２Ｂに伝達するための電気信号などが入力される。図３、図４および図１４に示すように、一対の第３リード１３の各々は、第３端面１３１を有する。第３端面１３１は、主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第３端面１３１は、封止樹脂４０から露出している。第３端面１３１は、複数の第１リード１１の第１端面１１２Ａとともに、第２方向ｙに沿って配列されている。
　図３および図４に示すように、一対の第３リード１３の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。半導体素子２０が支持される一対の第３リード１３の主面１０１には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する一対の第３リード１３の裏面１０２および第３端面１３１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえば、ニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
　半導体素子２０は、図１１～図１４に示すように、フリップチップ接合により導電部材１０（複数の第１リード１１、複数の第２リード１２および一対の第３リード１３）に接合され、かつこれらに支持されている。半導体素子２０は、封止樹脂４０に覆われている。図１２～図１８に示すように、半導体素子２０は、本体層２１、複数の電極２２、および表面保護膜２３を有する。
　本体層２１は、半導体素子２０の主要部をなす。図１５および図１６に示すように、本体層２１は、半導体基板２１１、半導体層２１２およびパッシベーション膜２１３を有する。本体層２１の厚さ（厚さ方向ｚの寸法）は、１００μｍ以上３００μｍ以下である。
　図１５および図１６に示すように、半導体基板２１１は、その下方において半導体層２１２、パッシベーション膜２１３、複数の電極２２、および表面保護膜２３を支持している。半導体基板２１１は、たとえば、ケイ素（Ｓｉ）または炭化ケイ素（ＳｉＣ）を主成 分とする材料からなる。
　図１１～図１４に示すように、半導体層２１２は、半導体基板２１１の導電部材１０の主面１０１に対向する側に積層されている。半導体層２１２は、ドープされる元素量の相違に基づく複数種類のｐ型半導体およびｎ型半導体を含む。半導体層２１２には、スイッチング回路２１２Ａと、スイッチング回路２１２Ａに導通する制御回路２１２Ｂとが構成されている。スイッチング回路２１２Ａは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などである。半導体装置Ａ１０が示す例においては、スイッチング回路２１２Ａは、高電圧領域（上アーム回路）と低電圧領域（下アーム回路）との２つの領域に区分されている。各々の領域は、１つのｎチャンネル型のＭＯＳＦＥＴにより構成されている。制御回路２１２Ｂは、スイッチング回路２１２Ａを駆動させるためのゲートドライバや、スイッチング回路２１２Ａの高電圧領域に対応するブートストラップ回路などが構成されるとともに、スイッチング回路２１２Ａを正常に駆動させるための制御を行う。なお、半導体層２１２には、配線層（図示略）が構成されている。当該配線層により、スイッチング回路２１２Ａと制御回路２１２Ｂとは、相互に導通している。
　図１５および図１６に示すように、パッシベーション膜２１３は、半導体層２１２の下面を覆っている。パッシベーション膜２１３は、電気絶縁性を有する。パッシベーション膜２１３は、たとえば、半導体層２１２の下面に接する酸化ケイ素膜（ＳｉＯ2）と、当該酸化ケイ素膜に積層された窒化ケイ素膜（Ｓｉ3Ｎ4）とにより構成される。パッシベーション膜２１３には、厚さ方向ｚに貫通する複数の開口２１３Ａが設けられている。
　図１１～図１４に示すように、複数の電極２２は、本体層２１の厚さ方向ｚにおいて導電部材１０の主面１０１に対向する側から、導電部材１０の主面１０１に向けて突出している。なお、複数の電極２２の上端は、本体層２１の半導体層２１２に接している。複数の電極２２は、導電部材１０の主面１０１に接合されている。複数の電極２２は、複数の第１電極２２Ａ、および複数の第２電極２２Ｂを含む。図２および図３に示すように、厚さ方向ｚに沿って視て、複数の第２電極２２Ｂの各々は、複数の第１電極２２Ａのいずれよりも半導体素子２０の周縁の近くに位置する。複数の電極２２のいずれかは、半導体層２１２のスイッチング回路２１２Ａに導通し、かつ複数の第１リード１１のいずれかの主面１０１に接合されている。複数の電極２２のいずれかは、半導体層２１２の制御回路２１２Ｂに導通し、かつ複数の第２リード１２のいずれかの主面１０１に接合されている。さらに、複数の第２電極２２Ｂのうち一対の当該第２電極２２Ｂは、制御回路２１２Ｂに導通し、かつ一対の第３リード１３の主面１０１に対して個別に接合されている。
　図１５および図１６に示すように、複数の電極２２の各々は、基部２２１および柱状部２２２を有する。基部２２１は、本体層２１の半導体層２１２に接している。これにより、基部２２１は、半導体層２１２のスイッチング回路２１２Ａ、および半導体層２１２の制御回路２１２Ｂのいずれかに導通している。基部２２１は、その組成にアルミニウム（Ａｌ）または銅を含む。その他の基部２２１の構成として、半導体層２１２から下方に向けて銅、ニッケル、パラジウムの順に積層された複数の金属層でもよい。基部２２１は、本体層２１のパッシベーション膜２１３に接している。基部２２１の一部は、パッシベーション膜２１３の開口２１３Ａから露出している。柱状部２２２は、開口２１３Ａから露出する基部２２１の部分から導電部材１０の主面１０１に向けて突出している。柱状部２２２は、たとえば円柱状である。柱状部２２２は、その組成に銅を含む。柱状部２２２は、先端面２２２Ａおよび側面２２２Ｂを有する。先端面２２２Ａは、導電部材１０の主面１０１に対向している。側面２２２Ｂは、先端面２２２Ａにつながり、かつ厚さ方向ｚに対して直交する方向を向く。半導体装置Ａ１０においては、柱状部２２２には、先端面２２２Ａから本体層２１に向けて凹む凹部２２２Ｃが形成されている。複数の電極２２は、 電解めっきにより形成される。
　図３に示すように、厚さ方向ｚに沿って視て、複数の第２電極２２Ｂの各々の柱状部２２２の面積は、複数の第１電極２２Ａの各々の柱状部２２２の面積よりも大である。図１５および図１６に示すように、複数の第２電極２２Ｂの各々の柱状部２２２の高さｈ２は、複数の第１電極２２Ａの各々の柱状部２２２の高さｈ１よりも大である。ここで、複数の電極２２の各々において、高さｈ１，ｈ２は、先端面２２２Ａから、柱状部２２２と基部２２１との境界までに至る厚さ方向ｚの距離である。複数の第２電極２２Ｂの各々の柱状部２２２の高さｈ２は、複数の第１電極２２Ａの各々の柱状部２２２の高さｈ１の１１０％以上１２０％である。
　図１６に示すように、複数の第２電極２２Ｂの各々の柱状部２２２は、先端面２２２Ａと側面２２２Ｂとの境界をなす湾曲面２２２Ｄを有する。湾曲面２２２Ｄは、柱状部２２２の外方に向けて凸状に膨出している。
　図１５および図１６に示すように、表面保護膜２３は、本体層２１の導電部材１０の主面１０１に対向する側、すなわち本体層２１のパッシベーション膜２１３を覆っている。複数の電極２２の各々において、柱状部２２２の先端面２２２Ａは、厚さ方向ｚにおいて導電部材１０の主面１０１と表面保護膜２３との間に位置する。半導体装置Ａ１０においては、表面保護膜２３は、複数の電極２２の基部２２１および柱状部２２２の双方に接している。表面保護膜２３は、電気絶縁性を有する。表面保護膜２３は、たとえばポリイミドを含む材料からなる。
　接合層３０は、図１５および図１６に示すように、導電部材１０の主面１０１と、複数の電極２２との双方に接している。接合層３０は、導電性を有する。これにより、複数の電極２２の各々は、導電部材１０との導通がなされた状態で導電部材１０の主面１０１に接合されている。接合層３０は、たとえば、その組成に錫および銀を含む鉛フリーハンダである。複数の電極２２の各々において、接合層３０は、柱状部２２２の先端面２２２Ａおよび側面２２２Ｂの双方に接している。半導体装置Ａ１０においては、接合層３０は、さらに柱状部２２２の凹部２２２Ｃにも接している。
　封止樹脂４０は、図５～図８に示すように、頂面４１、底面４２、一対の第１側面４３１および一対の第２側面４３２を有する。封止樹脂４０は、たとえば、黒色のエポキシ樹脂を含む材料からなる。
　図１１～図１４に示すように、頂面４１は、厚さ方向ｚにおいて導電部材１０の主面１０１と同じ側を向く。図５～図８に示すように、底面４２は、頂面４１とは反対側を向く。図４に示すように、底面４２から、複数の第１リード１１の裏面１０２、複数の第２リード１２の裏面１０２、および一対の第３リード１３の裏面１０２が露出している。
　図７および図８に示すように、一対の第１側面４３１は、頂面４１および底面４２の双方につながり、かつ第１方向ｘを向く。一対の第１側面４３１は、第２方向ｙにおいて互いに離間している。図１２～図１４に示すように、一対の第１側面４３１の各々から、複数の第１リード１１の第１端面１１２Ａと、第３リード１３の第３端面１３１とが、第１側面４３１と面一となるように露出している。
　図５および図６に示すように、一対の第２側面４３２は、頂面４１、底面４２および一対の第１側面４３１のいずれにもつながり、かつ第２方向ｙを向く。一対の第２側面４３２は、第１方向ｘにおいて互いに離間している。図１１に示すように、第２方向ｙの一方側に位置する第２側面４３２から、複数の第２リード１２の第２端面１２１が、第２側面 ４３２と面一となるように露出している。第２方向ｙの他方側に位置する第２側面４３２から、第２入力端子１１Ｂ（第１リード１１）の複数の副端面１１３Ａが、第２側面４３２と面一となるように露出している。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、主面１０１を有する導電部材１０と、複数の電極２２を有する半導体素子２０と、主面１０１と複数の電極２２とを接合する接合層３０とを備える。複数の電極２２の各々は、本体層２１の主面１０１に対向する側に接する基部２２１と、基部２２１から主面１０１に向けて突出し、かつ接合層３０に接する柱状部２２２とを有する。これにより、半導体素子２０はフリップチップ接合により導電部材１０に接合されている。
　さらに、複数の電極２２は、第１電極２２Ａと、厚さ方向ｚに沿って視て第１電極２２Ａよりも半導体素子２０の本体層２１の周縁の近くに位置する第２電極２２Ｂとを含む。厚さ方向ｚに沿って視て、第２電極２２Ｂの柱状部２２２の面積は、第１電極２２Ａの柱状部２２２の面積よりも大である。これにより、接合層３０に対する第２電極２２Ｂの柱状部２２２の接触面積が増加するため、接合層３０に対する当該柱状部２２２の接合強度が増加する。このため、導電部材１０に対して半導体素子２０をフリップチップ実装する際、リフローにより本体層２１に作用する熱応力に起因して本体層２１が厚さ方向ｚに反り上がろうとすると、第２電極２２Ｂに作用するとともに、当該反り上がりに抵抗する抗力が、より大となる。したがって、半導体装置Ａ１０によれば、当該装置の製造時において、フリップチップ実装される半導体素子２０の厚さ方向ｚの反りを低減することが可能となる。
　第２電極２２Ｂの柱状部２２２の高さｈ２は、第１電極２２Ａの柱状部２２２の高さｈ１よりも大である。これにより、導電部材１０に対して半導体素子２０をフリップチップ実装する際、本体層２１に厚さ方向ｚの反りが生じた場合であっても、接合層３０に対する第２電極２２Ｂの柱状部２２２の貫入量が一定量以上確保されたものとなる。これは、リフローにより接合層３０が溶融するため、半導体素子２０が自重により導電部材１０に向けて接合層３０に沈み込むことに起因して発生する。この場合において、第２電極２２Ｂの柱状部２２２の高さｈ２は、第１電極２２Ａの柱状部２２２の高さｈ１の１１０％以上１２０％以下であることが、本作用を発揮する上で好ましい。したがって、半導体装置Ａ１０の製造時において、半導体素子２０の厚さ方向ｚの反りが生じた場合であっても、導電部材１０に対する第２電極２２Ｂの導通状態の悪化を防止することができる。
　第２電極２２Ｂの柱状部２２２は、先端面２２２Ａと側面２２２Ｂとの境界をなす湾曲面２２２Ｄを有する。湾曲面２２２Ｄは、柱状部２２２の外方に向けて凸状に膨出している。導電部材１０に対して半導体素子２０をフリップチップ実装する際、本体層２１に厚さ方向ｚの反りが生じようとすると、接合層３０と第２電極２２Ｂとの界面に応力が伝達される。そこで、本構成をとることにより、第２電極２２Ｂの柱状部２２２における当該応力の集中を低減することができる。
　半導体装置Ａ１０においては、複数の電極２２の各々の柱状部２２２には、先端面２２２Ａから本体層２１に向けて凹む凹部２２２Ｃが形成されている。凹部２２２Ｃは、接合層３０に接している。これにより、接合層３０には、柱状部２２２に対する投錨効果（アンカー効果）が発生する。このため、柱状部２２２と接合層３０との接合強度の向上を図ることができる。
　半導体素子２０の本体層２１の半導体層２１２には、スイッチング回路２１２Ａが構成 されている。スイッチング回路２１２Ａには、複数の電極２２の少なくともいずれかが導通している。一方、導電部材１０に含まれ、かつ複数の電極２２の少なくともいずれかが接合される複数の第１リード１１の裏面１０２は、封止樹脂４０の底面４２から露出している。これにより、半導体装置Ａ１０の使用の際、スイッチング回路２１２Ａの駆動により半導体素子２０から発生した熱を、効率よく外部に放熱させることができる。
　複数の電極２２の各々は、先述のとおり基部２２１および柱状部２２２を有する。柱状部２２２の構成材料は、銅を含む。柱状部２２２は、ボンディングワイヤよりも長さが小であり、かつ横断面積が大である。このため、第１リード１１と基部２２１とをボンディングワイヤにより接続させた場合と比較して、第１リード１１とスイッチング回路２１２Ａとの間における寄生抵抗を低減させることができる。寄生抵抗が低減されると、スイッチング回路２１２Ａにおけるオン抵抗およびノイズが低減されるという効果が得られる。
　複数の第１リード１１の各々は、第１方向ｘに延びる主部１１１と、主部１１１の第１方向ｘの両端につながる一対の側部１１２を有する。一対の側部１１２の各々は、第１方向ｘを向き、かつ封止樹脂４０の第１側面４３１から露出する第１端面１１２Ａを有する。一対の第１端面１１２Ａの各々は、第１側面４３１と面一である。第２方向ｙにおいて、一対の第１端面１１２Ａの各々の寸法ｂは、主部１１１の裏面１０２の寸法Ｂよりも小である。これにより、一対の第１端面１１２Ａの各々の面積を、従来のＱＦＮの半導体装置におけるこれらの面積よりも小とすることができる。このため、半導体装置Ａ１０の製造において、ブレードダイシングによる個片化を行った際、一対の第１端面１１２Ａにおける金属バリの発生が抑制される。金属バリの発生が抑制されると、配線基板に対する半導体装置Ａ１０の実装性の向上を図ることができる。
　図９に示すように、複数の第１リード１１（第１入力端子１１Ａおよび出力端子１１Ｃ）の一対の側部１１２の各々には、くびれ部１１２Ｂが形成されている。これにより、第２方向ｙにおいて、一対の第１端面１１２Ａの各々の寸法ｂを、第１リード１１の主部１１１の裏面１０２の寸法Ｂよりも小とすることができる。また、くびれ部１１２Ｂは、第１方向ｘにおいて封止樹脂４０に接している。これにより、複数の第１リード１１が封止樹脂４０の一対の第１側面４３１から抜け出すことを防止できる。
　図１０に示すように、第１リード１１（第２入力端子１１Ｂ）の一対の側部１１２の各々には、切込部１１２Ｃが形成されている。これによっても、第２方向ｙにおいて、一対の第１端面１１２Ａの各々の寸法ｂを、第１リード１１の主部１１１の裏面１０２の寸法Ｂよりも小とすることができる。切込部１１２Ｃには、封止樹脂４０が充填されている。これにより、第１リード１１は、第１方向ｘにおいて封止樹脂４０に接する構成となる。したがって、第１リード１１が封止樹脂４０の一対の第１側面４３１から抜け出すことを防止できる。
　第２入力端子１１Ｂは、主部１１１の第２方向ｙの他方側から突出する複数の突出部１１３を含む。複数の突出部１１３の各々は、第２方向ｙを向く副端面１１３Ａを有する。複数の副端面１１３Ａは、第２方向ｙの他方側に位置する封止樹脂４０の第２側面４３２から露出している。これにより、第２入力端子１１Ｂは、第２方向ｙの他方側において封止樹脂４０に接する構成となる。したがって、第２入力端子１１Ｂが第２方向ｙの他方側に位置する第２側面４３２から抜け出すことを防止できる。
　複数の第１リード１１の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。これにより、複数の第１リード１１は、厚さ方向ｚの裏面１０２が向く側において封止樹脂４０に接する構成となる。したがって、複数の第１リード１１が封止樹脂４０の底面４２から抜け出すことを防止できる。さらに、複数の電極２２の少なくともいず れかが接合される複数の第１リード１１の各々の主面１０１の面積を、より広く確保することができる。これにより、複数の第１リード１１に接合される複数の電極２２の個数を、より増加させることが可能である。
　導電部材１０は、複数の電極２２の少なくともいずれかが接合される複数の第２リード１２をさらに含む。複数の第２リード１２の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。したがって、先述した第１リード１１の主面１０１および裏面１０２の関係と同様に、複数の第２リード１２が封止樹脂４０の底面４２から抜け出すことを防止できる。さらに、複数の電極２２の少なくともいずれかが接合される複数の第２リード１２の各々の面積を、より確保することができる。これにより、複数の第２リード１２に接合される複数の電極２２の個数を、より増加させることが可能である。
　〔第２実施形態〕
　図１７および図１８に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１７の断面位置は、図１５の断面位置と同一である。図１８の断面位置は、図１６の断面位置と同一である。
　半導体装置Ａ２０は、半導体素子２０の複数の電極２２の構成が、先述した半導体装置Ａ１０における構成と異なる。
　図１７および図１８に示すように、複数の電極２２（複数の第１電極２２Ａおよび複数の第２電極２２Ｂ）の各々において、柱状部２２２の先端面２２２Ａは、導電部材１０の主面１０１に向けて膨出する凸状である。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、半導体装置Ａ１０は、主面１０１を有する導電部材１０と、複数の電極２２を有する半導体素子２０と、主面１０１と複数の電極２２とを接合する接合層３０とを備える。複数の電極２２の各々は、本体層２１の主面１０１に対向する側に接する基部２２１と、基部２２１から主面１０１に向けて突出し、かつ接合層３０に接する柱状部２２２とを有する。さらに、複数の電極２２は、第１電極２２Ａと、厚さ方向ｚに沿って視て第１電極２２Ａよりも半導体素子２０の本体層２１の周縁の近くに位置する第２電極２２Ｂとを含む。厚さ方向ｚに沿って視て、第２電極２２Ｂの柱状部２２２の面積は、第１電極２２Ａの柱状部２２２の面積よりも大である。したがって、半導体装置Ａ２０によっても、当該装置の製造時において、フリップチップ実装される半導体素子２０の厚さ方向ｚの反りを低減することが可能となる。
　半導体装置Ａ２０では、複数の電極２２の各々において、柱状部２２２の先端面２２２Ａは、導電部材１０の主面１０１に向けて膨出する凸状である。これにより、半導体素子２０をフリップチップ接合により導電部材１０に接合させる際、主面１０１と柱状部２２２との間に介在する接合層３０が厚さ方向ｚに対して直交する方向に押し広げられる。押し広げられた接合層３０は、柱状部２２２の側面２２２Ｂに接触する。このため、側面２２２Ｂに対する接合層３０の接触面積がより増加するため、接合層３０に対する当該柱状部２２２の接合強度を、より増加させることができる。
　〔第３実施形態〕
　図１９に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１９の断面位置は、図１６の断面位置と同一である。
　半導体装置Ａ３０は、半導体素子２０の複数の電極２２および表面保護膜２３の構成が、先述した半導体装置Ａ１０における構成と異なる。
　図１９に示すように、複数の電極２２のうち複数の第２電極２２Ｂの各々において、柱状部２２２の先端面２２２Ａは、導電部材１０の主面１０１に対して平行である。
　図１９に示すように、表面保護膜２３は、複数の第２電極２２Ｂの各々の柱状部２２２から離れて位置する。表面保護膜２３には、厚さ方向ｚに貫通する複数の開口２３１が設けられている。複数の開口２３１の各々から、複数の第２電極２２Ｂのいずれかの柱状部２２２が露出している。これにより、複数の第２電極２２Ｂの形成の際、複数の第２電極２２Ｂの各々の柱状部２２２の体積を、先述した半導体装置Ａ１０および半導体装置Ａ２０の各々における複数の第２電極２２Ｂの各々の柱状部２２２の体積よりも大にすることができる。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０は、主面１０１を有する導電部材１０と、複数の電極２２を有する半導体素子２０と、主面１０１と複数の電極２２とを接合する接合層３０とを備える。複数の電極２２の各々は、本体層２１の主面１０１に対向する側に接する基部２２１と、基部２２１から主面１０１に向けて突出し、かつ接合層３０に接する柱状部２２２とを有する。さらに、複数の電極２２は、第１電極２２Ａと、厚さ方向ｚに沿って視て第１電極２２Ａよりも半導体素子２０の本体層２１の周縁の近くに位置する第２電極２２Ｂとを含む。厚さ方向ｚに沿って視て、第２電極２２Ｂの柱状部２２２の面積は、第１電極２２Ａの柱状部２２２の面積よりも大である。したがって、半導体装置Ａ３０によっても、当該装置の製造時において、フリップチップ実装される半導体素子２０の厚さ方向ｚの反りを低減することが可能となる。
　半導体装置Ａ３０においては、半導体素子２０の表面保護膜２３は、第２電極２２Ｂの柱状部２２２から離れて位置する。これにより、第２電極２２Ｂの形成の際、第２電極２２Ｂの柱状部２２２の体積を、先述した半導体装置Ａ１０および半導体装置Ａ２０の各々における第２電極２２Ｂの柱状部２２２の体積よりも大にすることができる。このことは、厚さ方向ｚに沿って視て、第２電極２２Ｂの柱状部２２２の面積を、第１電極２２Ａの柱状部２２２の面積よりも大とすることを、より確実に行うことができる。
　半導体装置Ａ１０～半導体装置Ａ３０においては、導電部材１０は、同一のリードフレームから構成された複数のリード（複数の第１リード１１、複数の第２リード１２、および一対の第３リード１３）を対象としている。その他の導電部材１０の構成として、絶縁基板と、当該絶縁基板の上に配置され、かつ互いに離間した複数の領域を有する導電層とを備えるものでもよい。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　　Ａ１０，Ａ２０，Ａ３０：半導体装置
　　１０：導電部材
　　１０１：主面
　　１０２：裏面
　　１１：第１リード
　　１１Ａ：第１入力端子
　　１１Ｂ：第２入力端子
　　１１Ｃ：出力端子
　　１１１：主部
　　１１２：側部
　　１１２Ａ：第１端面
　　１１２Ｂ：くびれ部
　　１１２Ｃ：切込部
　　１１３：突出部
　　１１３Ａ：副端面
　　１２：第２リード
　　１２１：第２端面
　　１３：第３リード
　　１３１：第３端面
　　２０：半導体素子
　　２１：本体層
　　２１１：半導体基板
　　２１２：半導体層
　　２１２Ａ：スイッチング回路
　　２１２Ｂ：制御回路
　　２１３：パッシベーション膜
　　２１３Ａ：開口
　　２２：電極
　　２２Ａ：第１電極
　　２２Ｂ：第２電極
　　２２１：基部
　　２２２：柱状部
　　２２２Ａ：先端面
　　２２２Ｂ：側面
　　２２２Ｃ：凹部
　　２２２Ｄ：湾曲面
　　２３：表面保護膜
　　２３１：開口
　　３０：接合層
　　４０：封止樹脂
　　４１：頂面
　　４２：底面
　　４３１：第１側面
　　４３２：第２側面
　　Ｂ：寸法
　　ｂ，ｂ１，ｂ２：寸法
　　ｈ１，ｈ２：高さ
　　ｚ：厚さ方向
　　ｘ：第１方向
　　ｙ：第２方向

Claims (17)

  1. 　厚さ方向において互いに反対側を向く主面および裏面を有する導電部材と、
    　本体層と、前記本体層の前記厚さ方向において前記主面に対向する側から前記主面に向けて突出する複数の電極と、を有する半導体素子と、
    　前記主面と、前記複数の電極と、を接合する接合層と、備え、
    　前記複数の電極の各々は、前記本体層に接する基部と、前記基部から突出し、かつ前記接合層に接する柱状部と、を有し、
    　前記複数の電極は、第１電極と、前記厚さ方向に沿って視て前記第１電極よりも前記本体層の周縁の近くに位置する第２電極と、を含み、
    　前記厚さ方向に沿って視て、前記第２電極の前記柱状部の面積は、前記第１電極の前記柱状部の面積よりも大である、半導体装置。
  2. 　前記第２電極の前記柱状部の高さは、前記第１電極の前記柱状部の高さよりも大である、請求項１に記載の半導体装置。
  3. 　前記第２電極の前記柱状部の高さは、前記第１電極の前記柱状部の高さの１１０％以上１２０％以下である、請求項２に記載の半導体装置。
  4. 　前記複数の電極の各々の前記柱状部は、前記主面に対向する先端面と、前記先端面につながり、かつ前記厚さ方向に対して直交する方向を向く側面と、を有し、
    　前記接合層は、前記先端面および前記側面に接している、請求項１ないし３のいずれかに記載の半導体装置。
  5. 　前記半導体素子は、前記本体層において前記厚さ方向の前記主面に対向する側を覆う表面保護膜を有し、
    　前記複数の電極の各々の前記先端面は、前記厚さ方向において前記主面と前記表面保護膜との間に位置する、請求項４に記載の半導体装置。
  6. 　前記複数の電極の各々において、前記基部および前記柱状部は、前記表面保護膜に接している、請求項５に記載の半導体装置。
  7. 　前記複数の電極の少なくともいずれかにおいて、前記柱状部は、前記表面保護膜から離れて位置する、請求項５に記載の半導体装置。
  8. 　前記第２電極の前記柱状部は、前記表面保護膜から離れて位置する、請求項７に記載の半導体装置。
  9. 　前記複数の電極の各々の前記柱状部には、前記先端面から前記本体層に向けて凹む凹部が形成され、
    　前記接合層は、前記凹部に接している、請求項４ないし８のいずれかに記載の半導体装置。
  10. 　前記複数の電極の各々の前記先端面は、前記主面に向けて膨出する凸状である、請求項４ないし８のいずれかに記載の半導体装置。
  11. 　前記第２電極の前記柱状部は、前記先端面と前記側面との境界をなし、かつ前記柱状部の外方に向けて凸状に膨出する湾曲面を有する、請求項４ないし１０のいずれかに記載の半導体装置。
  12. 　前記導電部材は、複数の第１リードと、複数の第２リードと、を含み、
    　前記複数の第１リードは、前記厚さ方向に対して直交する第１方向に延び、かつ前記厚さ方向および前記第１方向の双方に対して直交する第２方向に沿って配列され、
    　前記複数の第２リードは、前記複数の第１リードから前記第２方向に離れて位置し、
    　前記本体層は、半導体基板と、前記半導体基板において前記厚さ方向の前記主面に対向する側に積層された半導体層と、を有し、
    　前記半導体層には、スイッチング回路と、前記スイッチング回路に導通する制御回路と、が構成され、
    　前記複数の電極のいずれかは、前記スイッチング回路に導通し、かつ前記複数の第１リードのいずれかの前記主面に接合され、
    　前記複数の電極のいずれかは、前記制御回路に導通し、かつ前記複数の第２リードのいずれかの前記主面に接合されている、請求項１ないし１１のいずれかに記載の半導体装置。
  13. 　前記複数の第１リード、および前記複数の第２リードのそれぞれ一部ずつと、前記半導体素子と、を覆う封止樹脂をさらに備え、
    　前記封止樹脂は、前記厚さ方向において前記裏面と同じ側を向く底面と、前記底面につながり、かつ前記第１方向において互いに離れて位置する一対の第１側面と、を有し、
    　前記複数の第１リードの各々は、前記第１方向に延びる主部と、前記主部の前記第１方向の両端につながる一対の側部と、を含み、
    　前記一対の側部の各々は、前記主面および前記裏面につながり、かつ前記第１方向を向く第１端面を有し、
    　前記底面から、前記複数の第１リードの各々の前記裏面が露出し、
    　前記一対の第１側面の各々から、前記一対の側部のいずれかの前記第１端面が当該第１側面と面一となるように露出し、
    　前記複数の第１リードの各々において、前記第１端面の前記第２方向の寸法は、前記主部の前記裏面の前記第２方向の寸法よりも小である、請求項１２に記載の半導体装置。
  14. 　前記複数の第１リードの少なくともいずれかにおいて、前記一対の側部の各々には、前記主面から前記裏面に至り、かつ前記第２方向の両側から当該側部の内方に向けて凹むくびれ部が形成されている、請求項１３に記載の半導体装置。
  15. 　前記複数の第１リードの少なくともいずれかにおいて、前記一対の側部の各々には、前記主面から前記裏面に至り、かつ前記第１端面から前記第１方向に凹むとともに、前記第１端面を２つの領域に分断する切込部が形成されている、請求項１４に記載の半導体装置。
  16. 　前記複数の第２リードの各々は、前記主面および前記裏面につながり、かつ前記第２方向を向く第２端面を有し、
    　前記封止樹脂は、前記底面、および前記一対の第１側面につながり、かつ前記第２方向において互いに離れて位置する一対の第２側面を有し、
    　前記底面から、前記複数の第２リードの各々の前記裏面が露出し、
    　前記一対の第２側面のいずれかから、前記複数の第２リードの各々の前記第２端面が当該第２側面と面一となるように露出している、請求項１３ないし１５のいずれかに記載の半導体装置。
  17. 　前記複数の第１リードのうち、前記複数の第２リードから最も離れて位置する当該第１リードは、前記第２方向のうち前記複数の第２リードから離れる側に前記主部から突出する複数の突出部を含み、
    　前記複数の突出部の各々は、前記主面および前記裏面につながり、かつ前記第２方向を 向く副端面を有し、
    　前記一対の第２側面のいずれかから、前記複数の突出部の各々の前記副端面が当該第２側面と面一となるように露出している、請求項１６に記載の半導体装置。
PCT/JP2021/005922 2020-03-03 2021-02-17 半導体装置 WO2021177034A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022505107A JPWO2021177034A1 (ja) 2020-03-03 2021-02-17
CN202180018565.0A CN115244669A (zh) 2020-03-03 2021-02-17 半导体器件
US17/798,532 US20230090494A1 (en) 2020-03-03 2021-02-17 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020035735 2020-03-03
JP2020-035735 2020-03-03

Publications (1)

Publication Number Publication Date
WO2021177034A1 true WO2021177034A1 (ja) 2021-09-10

Family

ID=77613323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/005922 WO2021177034A1 (ja) 2020-03-03 2021-02-17 半導体装置

Country Status (4)

Country Link
US (1) US20230090494A1 (ja)
JP (1) JPWO2021177034A1 (ja)
CN (1) CN115244669A (ja)
WO (1) WO2021177034A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023136078A1 (ja) * 2022-01-14 2023-07-20 ローム株式会社 半導体装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562977A (ja) * 1991-09-02 1993-03-12 Fuji Electric Co Ltd 集積回路装置用バンプ電極
JPH0637093A (ja) * 1992-07-14 1994-02-10 Sanken Electric Co Ltd バンプ電極の形成方法
JPH1012620A (ja) * 1996-06-26 1998-01-16 Denso Corp フリップチップ用バンプ電極
JPH11340352A (ja) * 1998-05-22 1999-12-10 Matsushita Electric Ind Co Ltd 実装構造体
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
JP2003297868A (ja) * 2002-04-05 2003-10-17 Hitachi Ltd 半導体装置およびその製造方法
JP2005123247A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法
US20150097286A1 (en) * 2013-04-12 2015-04-09 Xintec Inc. Chip package and method for fabricating the same
US20150262954A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Solder stud structure and method of fabricating the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562977A (ja) * 1991-09-02 1993-03-12 Fuji Electric Co Ltd 集積回路装置用バンプ電極
JPH0637093A (ja) * 1992-07-14 1994-02-10 Sanken Electric Co Ltd バンプ電極の形成方法
JPH1012620A (ja) * 1996-06-26 1998-01-16 Denso Corp フリップチップ用バンプ電極
JPH11340352A (ja) * 1998-05-22 1999-12-10 Matsushita Electric Ind Co Ltd 実装構造体
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
JP2003297868A (ja) * 2002-04-05 2003-10-17 Hitachi Ltd 半導体装置およびその製造方法
JP2005123247A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法
US20150097286A1 (en) * 2013-04-12 2015-04-09 Xintec Inc. Chip package and method for fabricating the same
US20150262954A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Solder stud structure and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023136078A1 (ja) * 2022-01-14 2023-07-20 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20230090494A1 (en) 2023-03-23
JPWO2021177034A1 (ja) 2021-09-10
CN115244669A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
JP7199921B2 (ja) 半導体装置
US11961816B2 (en) Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer and a concave portion formed at one end surface of the copper pillar
WO2021177034A1 (ja) 半導体装置
WO2022080081A1 (ja) 半導体装置
JP7231382B2 (ja) 半導体装置
JP2023153348A (ja) 半導体装置および半導体パッケージ
WO2021193338A1 (ja) 半導体装置
JP7365368B2 (ja) 半導体装置
US11967577B2 (en) Semiconductor device and method for manufacturing the same
US20220157758A1 (en) Semiconductor device
JP7319075B2 (ja) 半導体装置および半導体パッケージ
US20220415764A1 (en) Semiconductor device
WO2023140046A1 (ja) 半導体装置
US20230005845A1 (en) Semiconductor device
WO2021251128A1 (ja) 半導体素子、および、半導体装置
WO2023181957A1 (ja) 半導体装置
WO2022259809A1 (ja) 半導体装置
JP2021180230A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21764255

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022505107

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21764255

Country of ref document: EP

Kind code of ref document: A1