JP2003037129A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003037129A
JP2003037129A JP2001224726A JP2001224726A JP2003037129A JP 2003037129 A JP2003037129 A JP 2003037129A JP 2001224726 A JP2001224726 A JP 2001224726A JP 2001224726 A JP2001224726 A JP 2001224726A JP 2003037129 A JP2003037129 A JP 2003037129A
Authority
JP
Japan
Prior art keywords
bump
layer
forming
semiconductor device
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001224726A
Other languages
English (en)
Inventor
Goro Nakaya
吾郎 仲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001224726A priority Critical patent/JP2003037129A/ja
Priority to US10/206,593 priority patent/US6847117B2/en
Publication of JP2003037129A publication Critical patent/JP2003037129A/ja
Priority to US11/013,505 priority patent/US7151312B2/en
Priority to US11/013,506 priority patent/US7795128B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 水分に対する耐性が高く信頼性の高いパッシ
ベーション構造をもつパッドを有する半導体装置を提供
する。 【解決手段】 所望の素子領域の形成された半導体基板
と、前記半導体基板表面、あるいは前記半導体基板表面
に形成された配線層にコンタクトするように形成された
電極パッドと、前記電極パッド表面に中間層を介して形
成されたバンプとを含み、前記バンプの側面に露呈す
る、前記バンプと前記中間層との界面を覆うように、少
なくとも前記バンプの周辺部に形成された樹脂絶縁膜と
を含むことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、電極パッド上に形成される
バンプ周辺のパッシベーションに関する。
【０００２】
【従来の技術】ＶＬＳＩ（超大規模集積回路）等の半導
体装置を製造する際に、電極パッド上に形成されるバン
プ周辺のパッシベーション構造は極めて重要であり、信
頼性を維持しつつ生産性の向上を図るために種々の努力
がなされている。
【０００３】近年、ポリイミド樹脂をパッシベーション
膜に用いた構造が、種々提案されている。その一例とし
て、図１５に示すように、半導体基板１表面、あるいは
前記半導体基板表面に形成された配線層にコンタクトす
るように形成されたアルミニウム層からなる電極パッド
２と、この上層を覆う窒化シリコン膜３に形成されたコ
ンタクトホールＨ内に中間層４としてのＴｉＷ層を介し
て金のバンプ６を形成したものがある。この金のバンプ
はめっきの際のシード層５となるようにスパッタリング
で形成された薄い金層上に形成されており、この金のバ
ンプ６の周りには、パッシベーション膜としてのポリイ
ミド樹脂膜７が形成されている。
【０００４】ところで、この構造は以下に示すような製
造工程を経て形成される。
【０００５】まず、素子領域の形成されたシリコン基板
１表面に配線層（図示せず）および層間絶縁膜（図示せ
ず）を形成し、フォトリソグラフィにより、スルーホー
ル（図示せず）を形成する。この後、アルミニウム層を
蒸着し、フォトリソグラフィにより、配線（図示せず）
および電極パッド２をパターニングする。そしてこの上
層に窒化シリコン膜３を形成し、フォトリソグラフィに
より、パターニングし、電極パッド２の周縁は窒化シリ
コン膜で覆われるように電極パッド２の中央部にコンタ
クトホールＨを形成する。（図１６）
【０００６】この後、図１７に示すように、パッシベー
ション膜としてのポリイミド樹脂膜７を形成し、これを
パターニングすることにより、図１８に示すように、電
極パッド２を露呈せしめる。
【０００７】そしてアルミニウム層が表面に露呈してい
ると腐蝕しやすいため、図１９に示すように、この上層
にスパッタリング法によりバリア層となるチタンタング
ステンＴｉＷ膜を中間層４として形成した後、ボンディ
ングパッドとなる金層５を形成する。
【０００８】この後、図２０に示すように、フォトリソ
グラフィにより、この金層５および中間層４をパターニ
ングする。従って、パッド層５の端縁とポリイミド樹脂
膜７の端縁とが一致するのが望ましいが、マスク精度を
考慮すると、一致させるのは難しいという問題がある。
一方、パッシベーション膜７上に金層５および中間層４
がのりあげるとショートなどの問題が生じ易いという問
題がある。このため、フォトリソグラフィの精度を考慮
して、パターニングがなされる。
【０００９】更に図２１に示すように、この金層５上に
電気めっきによりめっき層６を形成しバンプを形成す
る。
【００１０】この方法では上述したように、パッシベー
ション膜を構成するポリイミド樹脂膜とバンプを構成す
る金層６との間に隙間が生じることになり、酸化され易
いＴｉＷ表面が露呈することになり、腐蝕が生じ易く、
パッシベーション効果を良好に発揮し得ず、信頼性が低
下するという問題がある。
【００１１】
【発明が解決しようとする課題】このように、従来のパ
ッド構造では、パッシベーション膜とバンプとの間の隙
間から、水分などが侵入し、アルミニウムなどの電極パ
ッドに腐蝕が生じ易く、信頼性を維持するのが困難であ
るという問題があった。
【００１２】この発明は、前記実情に鑑みてなされたも
ので、水分に対する耐性が高く信頼性の高いパッシベー
ション構造をもつパッドを有する半導体装置を提供する
ことを目的とする。
【００１３】
【課題を解決するための手段】本発明の第１では、所望
の素子領域の形成された半導体基板と、前記半導体基板
表面、あるいは前記半導体基板表面に形成された配線層
にコンタクトするように形成された電極パッドと、前記
電極パッド表面に中間層を介して形成されたバンプとを
含み、前記バンプの側面に露呈する、前記バンプと前記
中間層との界面を覆うように、少なくとも前記バンプの
周辺部に形成された樹脂絶縁膜とを含むことを特徴とす
る。
【００１４】かかる構成によれば、樹脂絶縁膜がバンプ
の側面に露呈する、前記バンプと前記中間層との界面を
覆うように、形成されているため、下地の電極パッドや
中間層が露呈することなく、樹脂絶縁膜で被覆されてお
り信頼性の向上を図ることが可能となる。なおここで中
間層とはＴｉＷのようなバリアメタル層あるいは密着性
層あるいは、めっきの下地を構成する下地層等を含むも
のとする。そしてこれらが腐食性あるいは酸化され易い
材料である場合に本発明は特に有効である。
【００１５】望ましくは、前記樹脂絶縁膜はポリイミド
樹脂膜であることを特徴とする。
【００１６】かかる構成によれば、ポリイミド樹脂膜を
用いることにより、バンプ周縁の表面の絶縁とパッシベ
ーション効果を備えた信頼性の高いパッド構造を得るこ
とが可能となる。また形成が容易である。
【００１７】望ましくは、前記樹脂絶縁膜は、前記界面
よりも高いレベルまで形成されていることを特徴とす
る。
【００１８】かかる構成によれば、より確実にパッシベ
ーション効果を発揮させることが可能となる。
【００１９】望ましくは、前記中間層はチタンタングス
テン（ＴｉＷ）層を含むことを特徴とする。
【００２０】かかる構成によれば、チタンタングステン
（ＴｉＷ）層は特に酸化され易く界面が露呈していると
劣化を招き易いという欠点があるが、本発明によれば、
容易に信頼性の高いバンプ構造を得ることが可能とな
る。
【００２１】望ましくは、前記バンプは金からなること
を特徴とする。
【００２２】かかる構成によれば、ボンディング性が良
好で信頼性の高い半導体装置を得ることが可能となる。
【００２３】望ましくは、前記電極パッドは、アルミニ
ウムを含む金属膜からなることを特徴とする。
【００２４】アルミニウム層は特に酸化され易く界面が
露呈していると劣化を招き易いという欠点があるが、か
かる構成によれば、容易に信頼性の高いバンプ構造を得
ることが可能となる。
【００２５】望ましくは、前記電極パッドは、銅薄膜で
あることを特徴とする。
【００２６】銅層は特に酸化され易く界面が露呈してい
ると劣化を招き易いという欠点があるが、かかる構成に
よれば、容易に信頼性の高いバンプ構造を得ることが可
能となる。
【００２７】望ましくは、前記バンプは半田ボールから
なることを特徴とする。
【００２８】かかる構成によれば、バンプが通常の柱状
突起である場合のみならず、半田ボールで構成されてい
る場合にも有効な信頼性を得ることが可能となる。
【００２９】本発明の方法は、所望の素子領域の形成さ
れた半導体基板表面、あるいは前記半導体基板表面に形
成された配線層にコンタクトするように電極パッドを形
成する工程と、前記電極パッド表面に中間層を形成する
工程と、前記中間層表面にシード層を形成する工程と、
フォトリソグラフィにより、バンプ形成領域に窓を有す
るレジストパターンを形成する工程と、前記レジストパ
ターンの窓から露呈するシード層表面にめっき法により
バンプを形成する工程と、前記バンプをマスクとして、
前記中間層およびシード層をパターニングする工程と、
前記バンプの側面で、前記バンプと前記中間層との界面
を覆うように、少なくとも前記バンプの周辺部に樹脂絶
縁膜を形成する工程とを含むことを特徴とする。
【００３０】かかる構成によれば、バンプを形成したの
ち、ポリイミド樹脂膜を形成しているため、バンプ周縁
を良好に覆うことが可能となる。
【００３１】望ましくは、前記樹脂絶縁膜を形成する工
程は、ポリイミド樹脂膜を塗布する工程を含むことを特
徴とする。
【００３２】かかる構成によれば、樹脂絶縁膜がポリイ
ミド樹脂膜であるため、形成が容易でかつパッシベーシ
ョン効果も高い表面構造を得ることが可能となる。
【００３３】望ましくは、前記樹脂絶縁膜を塗布する工
程は、前記界面よりも高いレベルまで塗布する工程であ
ることを特徴とする。
【００３４】かかる構成によれば、樹脂絶縁膜を良好に
形成することが可能となる。
【００３５】望ましくは、前記中間層の形成工程は、ス
パッタリング法によりチタンタングステン（ＴｉＷ）層
を形成する工程を含むことを特徴とする。
【００３６】チタンタングステン（ＴｉＷ）層は特に酸
化され易く界面が露呈していると劣化を招き易いという
欠点があるが、かかる構成によれば、容易に信頼性の高
いバンプ構造を得ることが可能となる。
【００３７】望ましくは、前記シード層を形成する工程
は金層をスパッタリングにより形成する工程を含み、前
記バンプの形成工程は、前記シード層上に電気めっきに
より金層からなるバンプを形成する工程を含むことを特
徴とする。
【００３８】かかる構成によれば、より効率よく金バン
プを形成することが可能となる。
【００３９】望ましくは、前記中間層の形成工程はクロ
ム薄膜の形成工程を含み、前記シード層の形成工程はニ
ッケル層をスパッタリングする工程を含み、前記バンプ
の形成工程は、前記ニッケル層上に半田ボールを載置
し、前記ニッケル層と前記半田ボールとの界面を融着す
る工程と、前記レジストパターンを除去し、前記半田ボ
ールをマスクとして前記中間層およびシード層をパター
ニングする工程と、前記半田ボールと前記中間層との界
面を覆うようにポリイミド樹脂膜を形成する工程とを含
むことを特徴とする。
【００４０】かかる構成によれば、半田ボールの形成に
際し、中間層との界面を露呈することなく、良好に覆う
ようにポリイミド樹脂膜を形成することができるため、
信頼性の高い半田ボールの形成が可能となる。なおここ
でバンプとは、柱状突起、半田ボールなどの突起をさす
ものとする。
【００４１】
【発明の実施の形態】図１は、本発明の第１の実施形態
のパッド構造をもつ半導体装置を示す説明図であり、図
２乃至図１１は、本発明の第１の実施形態による半導体
装置の製造工程を示す説明図である。この構造では、所
望の素子領域の形成されたシリコン基板１表面の電極パ
ッド２と、前記電極パッド表面に中間層４としてのチタ
ンタングステン層を介して形成されたバンプ６とを含
み、前記バンプ６の側面に露呈する、前記バンプ６と前
記中間層４との界面を覆うように、バンプ６の周辺部に
ポリイミド樹脂膜７からなる樹脂絶縁膜を形成してなる
ことを特徴とする。
【００４２】ここで金層５はめっきの下地となる膜であ
り、ポリイミド樹脂膜７は中間層４と金層５との界面よ
りも高いレベルまで形成されている。
【００４３】次に本発明の第１の実施形態の半導体装置
の製造工程について説明する。まず、図１に示すよう
に、半導体基板１上にフィールド酸化膜（図示せず）を
形成したものを用意し、フィールド酸化膜や半導体基板
の上に、ポリシリコンゲートを備えたＭＯＳＦＥＴなど
の素子領域を形成する。
【００４４】つぎに、この表面を覆うように、層間絶縁
膜（図示せず）を形成する。層間絶縁膜は、たとえばＰ
ＳＧ（リンをドーピングしたシリコン酸化膜）やＢＰＳ
Ｇ（ボロンおよびリンをドーピングしたシリコン酸化
膜）により構成される。つぎに、層間絶縁膜の上に膜厚
５００〜１０００ｎｍのアルミ配線を形成する。このよ
うにして半導体基板１上にアルミ配線まで形成した後、
これをパターニングし電極パッド２を形成する。そして
スパッタリング法により窒化シリコン膜３を形成し、前
記電極パッド２に開口するように窓を形成する。
【００４５】つぎに、図２に示すように、この上にスパ
ッタリング法により膜厚２００ｎｍのＴｉＷ層４を形成
した後、膜厚２００ｎｍの金層を形成する。
【００４６】そして、図３に示すように、レジストを塗
布しフォトリソグラフィによりレジストパターンＲ１を
形成する。
【００４７】そして、図４に示すように、レジストパタ
ーンＲ１をマスクとして電気めっき法によりレジストパ
ターンＲ１から露呈する金層５上に、バンプを形成す
る。
【００４８】そして、図５に示すように、レジストパタ
ーンＲ１を剥離し、バンプ６を露呈せしめる。
【００４９】そしてさらに、図６に示すように、窒化シ
リコン層３上の金層５を除去し得る程度に薄く金のエッ
チングを行い、さらにこの金製のバンプ６をマスクとし
て、ＴｉＷ層４をエッチングする。
【００５０】この後、図７に示すように、感光性のポリ
イミド樹脂７を塗布する。このとき、バンプ６上にも薄
くポリイミド樹脂７が形成される。
【００５１】この後、図８に示すように、スクライブラ
イン（図示せず）形成と同時にバンプ上のポリイミド樹
脂７も除去するように形成したパターンを用いて露光を
行う。ここではポリイミド樹脂７はバンプ上では膜厚が
小さいため、必ずしも除去しなくてもよい。
【００５２】この後、図９に示すように、アッシングを
行い、バンプ６上の感光性のポリイミド樹脂７を完全に
除去する。
【００５３】さらに、図１０に示すように、３００℃３
０分の熱処理によりポリイミド樹脂をポストベークし、
膜質の向上をはかる。
【００５４】そして最後に、図１１に示すように、エッ
チバック工程後に、エッチバック工程において生じたポ
リマーやパーティクル（ごみ）を除去するために、Ｏ2
プラズマ処理工程が実施される。
【００５５】このようにして、図１に示したようなパッ
ド構造を持つ半導体装置が形成される。
【００５６】かかる構成によれば、ポリイミド樹脂膜７
がバンプの側面に露呈する、前記バンプ６と前記中間層
４であるＴｉＷ層との界面を覆うように、形成されてい
るため、下地の電極パッド２や中間層４が露呈すること
なく、良好にポリイミド樹脂膜で被覆保護されており長
寿命で信頼性の高いパッド構造を得ることが可能とな
る。また、バンプを形成した後、ポリイミド樹脂膜７を
形成しているため、効率よく良好に界面を被覆すること
が可能である。
【００５７】なお、前記第１の実施形態においては、金
のバンプを形成する場合について説明したが、中間層と
してはＴｉ／ＴｉＮなど他の層を用いてもよく、またさ
らにチタン層やパラジウム層などの密着層を介在させた
りすることも可能である。
【００５８】さらにまたパッド電極についてもアルミニ
ウムに限定されることなく、アルミニウム−シリコン
（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅（Ａｌ−
Ｓｉ−Ｃｕ）、銅（Ｃｕ）等の場合にも適用可能であ
る。
【００５９】次に本発明の第２の実施形態について説明
する。図１２は本発明の第２の実施形態の半導体装置を
示す図である。前記実施形態では、金バンプについて説
明したが、この例では半田バンプについて説明する。
【００６０】この例では電極パッド２は前記第１の実施
形態と同様にアルミニウムで構成したが、この上層に形
成される中間層はチタン層からなるバリア層８ａと密着
層としてのニッケル層８ｂであり、さらにこの上層にシ
ード層としてのクロム層９を介して半田めっき層からな
る半田バンプ１０が形成されるようになっている。
【００６１】製造工程としては半田の融点が低いため、
処理温度を低く設定する必要がある他は前記第１の実施
形態と同様である。この場合にもクロム層は酸化され易
く界面で腐蝕が進むという問題があったが、本実施形態
によれば、容易に信頼性の高いパッド構造を得ることが
可能となる。
【００６２】次に本発明の第３の実施形態について説明
する。図１３は本発明の第３の実施形態の半導体装置を
示す図である。前記第１および第２の実施形態では、バ
ンプについて説明したが、この例では半田ボールを用い
た例について説明する。
【００６３】この例では柱状突起をなすバンプをボール
状の半田（以下半田ボール１３）としたことを特徴とす
るもので、Ｔｉ層１１、ニッケル層１２を形成した後、
半田ボール１３を載置し、前記ニッケル層と前記半田ボ
ールとの界面を融着した後、ポリイミド樹脂膜７を形成
したことを特徴とする。他については前記第１および第
２の実施形態と同様である。
【００６４】次にこのパッド構造を持つ半導体装置の製
造工程について説明する。電極パッド２およびこの上層
に窒化シリコン膜３を形成したのち、図２に示したのと
同様に、この上にスパッタリング法により膜厚３００ｎ
ｍのＴｉ層１１を形成した後、膜厚２００ｎｍのニッケ
ル層１２を形成する。
【００６５】そして、図３に示したのと同様に、レジス
トを塗布しフォトリソグラフィによりレジストパターン
Ｒ１を形成する。
【００６６】そして、レジストパターンＲ１から露呈す
るニッケル層１２上に、半田ボール１３を載置し、１５
０℃の熱処理を行い、ニッケル層１２と半田ボール１３
との界面を融着する。
【００６７】そして、図５に示したのと同様に、レジス
トパターンＲ１を剥離し、半田ボール６を露呈せしめ
る。
【００６８】そしてさらに、図６に示したのと同様に、
窒化シリコン層３上のＴｉ層およびニッケル層を除去し
得る程度に薄くエッチングを行う。
【００６９】この後、図７に示したのと同様に、感光性
のポリイミド樹脂７を塗布する。あとは前記第１の実施
形態と同様にして、半田ボール１３上のポリイミド樹脂
７を除去し、図１３に示したパッド構造が形成される。
【００７０】このようにして、長寿命で信頼性の高いパ
ッド構造を得ることが可能となる。
【００７１】次に本発明の第４の実施形態について説明
する。図１４は本発明の第４の実施形態の半導体装置を
示す図である。この例では半導体チップ１上に半導体チ
ップ２０を直接接続する一方で、前記半導体チップ１表
面に形成したバンプ５にボンディングワイヤＷを接続
し、このボンディングワイヤＷの他端をリードフレーム
などの実装基板（図示せず）に接続するようにしてい
る。他部については前記第１乃至第３の実施形態と同様
である。
【００７２】かかる構成によれば、ボンディングパッド
もバンプも同一のバンプ形成工程でポリイミド樹脂７で
側面を覆われるように形成されているため、水分に対す
る耐性が高く信頼性の高い膜の形成が可能となる。
【００７３】なお、上述の実施形態においては、下地層
として、フィールド酸化膜およびこの上に形成されたア
ルミ配線とにより構成される下地配線層を例に説明した
が、下地層はこれに限定されるものではない。この発明
における下地層とは、凹凸状表面を有する層全般を意味
するものである。
【００７４】
【発明の効果】以上説明してきたように、本発明によれ
ば、樹脂絶縁膜がバンプの側面に露呈する、前記バンプ
と前記中間層との界面を覆うように、形成されているた
め、下地の電極パッドや中間層が露呈することなく、樹
脂絶縁膜で被覆されており、半導体装置の長寿命化およ
び信頼性の向上を図ることが可能となる。
【００７５】また、本発明の方法によれば、バンプを形
成した後、樹脂絶縁膜を形成するようにしているため、
バンプと前記中間層との界面を良好に被覆するように、
樹脂絶縁膜を形成することができ、下地の電極パッドや
中間層が露呈することなく、樹脂絶縁膜で被覆されてお
り、長寿命化および信頼性の向上を図ることが可能とな
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体装置を示
す図である。
【図２】本発明の第１の実施形態による半導体装置の製
造工程を示す図である。
【図３】本発明の第１の実施形態による半導体装置の製
造工程を示す図である。
【図４】本発明の第１の実施形態による半導体装置の製
造工程を示す図である。
【図５】本発明の第１の実施形態による半導体装置の製
造工程を示す図である。
【図６】本発明の第１の実施形態による半導体装置の製
造工程を示す図である。
【図７】本発明の第１の実施形態による半導体装置の製
造工程を示す図である。
【図８】本発明の第１の実施形態による半導体装置の製
造工程を示す図である。
【図９】本発明の第１の実施形態による半導体装置の製
造工程を示す図である。
【図１０】本発明の第１の実施形態による半導体装置の
製造工程を示す図である。
【図１１】本発明の第１の実施形態による半導体装置の
製造工程を示す図である。
【図１２】本発明の第２の実施形態による半導体装置を
示す図である。
【図１３】本発明の第３の実施形態による半導体装置を
示す図である。
【図１４】本発明の第４の実施形態による半導体装置を
示す図である。
【図１５】従来例の半導体装置を示す図である。
【図１６】従来例の半導体装置の製造工程を示す図であ
る。
【図１７】従来例の半導体装置の製造工程を示す図であ
る。
【図１８】従来例の半導体装置の製造工程を示す図であ
る。
【図１９】従来例の半導体装置の製造工程を示す図であ
る。
【図２０】従来例の半導体装置の製造工程を示す図であ
る。
【図２１】従来例の半導体装置の製造工程を示す図であ
る。
【符号の説明】
１ シリコン基板 ２ 電極パッド ３ 窒化シリコン膜 ４ 中間層 ５ シード層 ６ バンプ ７ ポリイミド樹脂膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０３Ａ ６０４Ｍ ６０４Ｒ 21/88 Ｔ Ｆターム(参考） 5F033 HH07 HH13 HH17 HH18 HH23 HH33 JJ07 JJ13 JJ17 JJ18 JJ23 JJ33 KK08 KK09 KK11 MM08 PP27 QQ12 QQ27 QQ30 QQ73 QQ91 RR06 RR22 RR27 SS22 VV07 XX18 XX20 5F058 AA04 AA05 AC02 AD11 AF04 AG04 AH03 AH10

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 所望の素子領域の形成された半導体基板
    と、 前記半導体基板表面、あるいは前記半導体基板表面に形
    成された配線層にコンタクトするように形成された電極
    パッドと、 前記電極パッド表面に中間層を介して形成されたバンプ
    とを含み、 前記バンプの側面に露呈する、前記バンプと前記中間層
    との界面を覆うように、少なくとも前記バンプの周辺部
    に形成された樹脂絶縁膜とを含むことを特徴とする半導
    体装置。
  2. 【請求項２】 前記樹脂絶縁膜はポリイミド樹脂膜であ
    ることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記樹脂絶縁膜は、前記界面よりも高い
    レベルまで形成されていることを特徴とする請求項１又
    は２に記載の半導体装置。
  4. 【請求項４】 前記中間層はチタンタングステン（Ｔｉ
    Ｗ）層を含むことを特徴とする請求項１乃至３のいずれ
    かに記載の半導体装置。
  5. 【請求項５】 前記バンプは金からなることを特徴とす
    る請求項１乃至４のいずれかに記載の半導体装置。
  6. 【請求項６】 前記電極パッドは、アルミニウムを含む
    金属膜からなることを特徴とする請求項１乃至５のいず
    れかに記載の半導体装置。
  7. 【請求項７】 前記電極パッドは、銅薄膜であることを
    特徴とする請求項１乃至５のいずれかに記載の半導体装
    置。
  8. 【請求項８】 前記バンプは半田ボールからなることを
    特徴とする請求項１乃至４および６乃至７いずれかに記
    載の半導体装置。
  9. 【請求項９】 所望の素子領域の形成された半導体基板
    表面、あるいは前記半導体基板表面に形成された配線層
    にコンタクトするように電極パッドを形成する工程と、 前記電極パッド表面に中間層を形成する工程と、 前記中間層表面にシード層を形成する工程と、 フォトリソグラフィにより、バンプ形成領域に窓を有す
    るレジストパターンを形成する工程と、 前記レジストパターンの窓から露呈するシード層表面に
    めっき法によりバンプを形成する工程と、 前記バンプをマスクとして、前記中間層およびシード層
    をパターニングする工程と、 前記バンプの側面で、前記バンプと前記中間層との界面
    を覆うように、少なくとも前記バンプの周辺部に樹脂絶
    縁膜を形成する工程とを含むことを特徴とする半導体装
    置の製造方法。
  10. 【請求項１０】 前記樹脂絶縁膜を形成する工程は、ポ
    リイミド樹脂膜を塗布する工程を含むことを特徴とする
    請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記樹脂絶縁膜を塗布する工程は、前
    記界面よりも高いレベルまで塗布する工程であることを
    特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記中間層の形成工程は、スパッタリ
    ング法によりチタンタングステン（ＴｉＷ）層を形成す
    る工程を含むことを特徴とする請求項９乃至１１のいず
    れかに記載の半導体装置の製造方法。
  13. 【請求項１３】 前記シード層を形成する工程は金層を
    スパッタリングにより形成する工程を含み、 前記バンプの形成工程は、前記シード層上に電気めっき
    により金層からなるバンプを形成する工程を含むことを
    特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記中間層の形成工程はクロム薄膜の
    形成工程を含み、 前記シード層の形成工程はニッケル層をスパッタリング
    する工程を含み、 前記バンプの形成工程は、前記ニッケル層上に半田ボー
    ルを載置し、前記ニッケル層と前記半田ボールとの界面
    を融着する工程と、 前記レジストパターンを除去し、前記半田ボールをマス
    クとして前記中間層およびシード層をパターニングする
    工程と、 前記半田ボールと前記中間層との界面を覆うようにポリ
    イミド樹脂膜を形成する工程とを含むことを特徴とする
    請求項９に記載の半導体装置の製造方法。
JP2001224726A 2001-07-25 2001-07-25 半導体装置およびその製造方法 Pending JP2003037129A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001224726A JP2003037129A (ja) 2001-07-25 2001-07-25 半導体装置およびその製造方法
US10/206,593 US6847117B2 (en) 2001-07-25 2002-07-24 Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer
US11/013,505 US7151312B2 (en) 2001-07-25 2004-12-15 Semiconductor device and method of manufacturing the same
US11/013,506 US7795128B2 (en) 2001-07-25 2004-12-15 Method of manufacturing a semiconductor device having an enhanced electrode pad structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001224726A JP2003037129A (ja) 2001-07-25 2001-07-25 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004372562A Division JP4702827B2 (ja) 2004-12-24 2004-12-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003037129A true JP2003037129A (ja) 2003-02-07

Family

ID=19057840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001224726A Pending JP2003037129A (ja) 2001-07-25 2001-07-25 半導体装置およびその製造方法

Country Status (2)

Country Link
US (3) US6847117B2 (ja)
JP (1) JP2003037129A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277409A (ja) * 2004-03-22 2005-10-06 Magnachip Semiconductor Ltd イメージセンサ及びその製造方法
WO2007097507A1 (en) * 2006-02-20 2007-08-30 Nepes Corporation Semiconductor chip with solder bump and method of frabricating the same
WO2007097508A1 (en) * 2006-02-20 2007-08-30 Nepes Corporation Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
WO2011074158A1 (ja) * 2009-12-17 2011-06-23 パナソニック株式会社 半導体チップ及び該半導体チップを備えた半導体装置
JP2014110280A (ja) * 2012-11-30 2014-06-12 Mitsubishi Electric Corp 電子デバイス及びその製造方法
KR101483273B1 (ko) * 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
CN108242437A (zh) * 2016-12-26 2018-07-03 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法
WO2021177034A1 (ja) * 2020-03-03 2021-09-10 ローム株式会社 半導体装置
WO2023132231A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
JP4381191B2 (ja) * 2004-03-19 2009-12-09 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及び半導体装置の製造方法
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US7297158B2 (en) * 2004-06-14 2007-11-20 Thoratec Corporation Multilayer composite vascular access graft
TWI278946B (en) * 2004-07-23 2007-04-11 Advanced Semiconductor Eng Structure and formation method for conductive bump
US7451436B2 (en) * 2004-11-23 2008-11-11 National Instruments Corporation Aggregate handling of operator overloading
US7404513B2 (en) * 2004-12-30 2008-07-29 Texas Instruments Incorporated Wire bonds having pressure-absorbing balls
JP2006351766A (ja) * 2005-06-15 2006-12-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR20070030047A (ko) * 2005-09-12 2007-03-15 삼성전자주식회사 프리즘 시트 제조용 금형 및 그 제조방법
KR100719172B1 (ko) * 2006-06-29 2007-05-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4995551B2 (ja) * 2006-12-01 2012-08-08 ローム株式会社 半導体装置及び半導体装置の製造方法
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
JP2009064812A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 半導体装置の電極構造およびその関連技術
KR101019161B1 (ko) * 2008-12-11 2011-03-04 삼성전기주식회사 패키지 기판
JP5581005B2 (ja) 2008-12-26 2014-08-27 株式会社東芝 半導体装置の製造方法
JP2011165938A (ja) * 2010-02-10 2011-08-25 Denso Corp 半導体装置
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US9082832B2 (en) 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US9484259B2 (en) * 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
JP6100480B2 (ja) 2012-07-17 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI488244B (zh) * 2014-07-25 2015-06-11 Chipbond Technology Corp 具有凸塊結構的基板及其製造方法
KR102540961B1 (ko) 2018-07-05 2023-06-07 삼성전자주식회사 반도체 칩, 및 이를 가지는 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218039A (ja) 1992-02-05 1993-08-27 Fujitsu Ltd 半導体装置
JP3383329B2 (ja) 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
US5874199A (en) * 1995-11-30 1999-02-23 International Business Machines Corporation Method of forming oversized solder bumps
US5807787A (en) * 1996-12-02 1998-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation
JP3610779B2 (ja) 1998-06-30 2005-01-19 セイコーエプソン株式会社 半導体装置
JP2002110799A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
US6737353B2 (en) * 2001-06-19 2004-05-18 Advanced Semiconductor Engineering, Inc. Semiconductor device having bump electrodes

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277409A (ja) * 2004-03-22 2005-10-06 Magnachip Semiconductor Ltd イメージセンサ及びその製造方法
WO2007097507A1 (en) * 2006-02-20 2007-08-30 Nepes Corporation Semiconductor chip with solder bump and method of frabricating the same
WO2007097508A1 (en) * 2006-02-20 2007-08-30 Nepes Corporation Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
KR101483273B1 (ko) * 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
WO2011074158A1 (ja) * 2009-12-17 2011-06-23 パナソニック株式会社 半導体チップ及び該半導体チップを備えた半導体装置
JP2014110280A (ja) * 2012-11-30 2014-06-12 Mitsubishi Electric Corp 電子デバイス及びその製造方法
CN108242437A (zh) * 2016-12-26 2018-07-03 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法
JP2018107262A (ja) * 2016-12-26 2018-07-05 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
CN108242437B (zh) * 2016-12-26 2023-12-05 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法
WO2021177034A1 (ja) * 2020-03-03 2021-09-10 ローム株式会社 半導体装置
WO2023132231A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US7795128B2 (en) 2010-09-14
US7151312B2 (en) 2006-12-19
US20050093150A1 (en) 2005-05-05
US6847117B2 (en) 2005-01-25
US20030030142A1 (en) 2003-02-13
US20050093149A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
JP2003037129A (ja) 半導体装置およびその製造方法
US6818545B2 (en) Low fabrication cost, fine pitch and high reliability solder bump
JP3514314B2 (ja) 半導体装置およびその製造方法
US8049343B2 (en) Semiconductor device and method of manufacturing the same
US6989326B2 (en) Bump manufacturing method
US20080050905A1 (en) Method of manufacturing semiconductor device
US20060214296A1 (en) Semiconductor device and semiconductor-device manufacturing method
US6378759B1 (en) Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
JP2010508673A (ja) 終端アルミニウム金属層のないメタライゼーション層積層体
US7508082B2 (en) Semiconductor device and method of manufacturing the same
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US6639314B2 (en) Solder bump structure and a method of forming the same
JP3538029B2 (ja) 半導体装置の製造方法
US6716739B2 (en) Bump manufacturing method
JP2000150518A (ja) 半導体装置の製造方法
JP4702827B2 (ja) 半導体装置およびその製造方法
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
JP4740536B2 (ja) 半導体装置およびその製造方法
JP2003092353A (ja) 半導体装置及びその製造方法
JP2004179635A (ja) 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JP2003318211A (ja) 半導体装置
JP2000228486A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置
JP2007035875A (ja) 半導体装置およびその製造方法
JP2000114328A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041027