CN108242437A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN108242437A
CN108242437A CN201711404290.6A CN201711404290A CN108242437A CN 108242437 A CN108242437 A CN 108242437A CN 201711404290 A CN201711404290 A CN 201711404290A CN 108242437 A CN108242437 A CN 108242437A
Authority
CN
China
Prior art keywords
opening portion
insulating film
semiconductor device
external connection
connection terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711404290.6A
Other languages
English (en)
Other versions
CN108242437B (zh
Inventor
进藤正典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to CN202311527560.8A priority Critical patent/CN117577613A/zh
Publication of CN108242437A publication Critical patent/CN108242437A/zh
Application granted granted Critical
Publication of CN108242437B publication Critical patent/CN108242437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体装置以及半导体装置的制造方法。在具备外部连接端子的半导体装置中，确保离子迁移耐性并谋求长期可靠性的提高。半导体装置包含：半导体基板；导电体，被设置于半导体基板的主面上；绝缘体层，覆盖导电体的表面并且具有使导电体部分地露出的开口部；以及外部连接端子，连接于导电体的在所述开口部露出的部分。绝缘体层在表面具有朝向导电体侧凹下的凹部，开口部被设置于凹部的底部，外部连接端子的与半导体基板的主面平行的平面方向上的端部被配置在凹部的壁面上。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
背景技术
已知在半导体基板的表面形成有焊锡凸块等外部连接端子的半导体装置。在这种半导体装置中，使用聚酰亚胺等有机类的绝缘构件包覆构成在半导体基板的表面形成的布线等的导体，在绝缘构件形成使导体露出的开口部，将外部连接端子与导体的露出部分连接。
例如，在专利文献1中记载了具备最上层金属、焊锡凸块、将最上层金属和焊锡凸块连接的金属、以及由形成有配置上述金属的开口部的第一聚酰亚胺层和第二聚酰亚胺层构成的聚酰亚胺层叠的半导体装置。
现有技术文献
专利文献
专利文献1：日本特开2009-212332号公报。
发明内容
发明要解决的课题
近年来，半导体装置的小型化被促进，作为外部连接端子而具备直径为8~15μm左右的微凸块的半导体装置的开发被发展。在作为外部连接端子而具备微凸块的半导体装置中，为了确保离子迁移耐性，以与具备比微凸块大的通常尺寸的凸块的半导体装置中的绝缘体层相同的厚度形成设置于外部连接端子的周围的、由聚酰亚胺或PBO（聚苯并恶唑）等感光性有机类绝缘构件构成的绝缘体层。离子迁移为导电体分量扩散到绝缘体层与导电体的界面的现象，覆盖导电体的绝缘体层的厚度越薄，越容易产生。因此，当伴随着焊锡凸块的尺寸缩小而使覆盖导电体的绝缘体层的厚度薄时，容易发生离子迁移。由此，存在产生电极间短路等问题的可能性。
在作为外部连接端子而具备微凸块的半导体装置中以与具备通常尺寸的凸块的半导体装置中的绝缘体层的厚度同等的厚度形成设置于外部连接端子的周围的绝缘体层的厚度的情况下，存在产生以下的问题的可能性。
第一个问题是，在用于形成外部连接端子的电镀处理中气泡侵入到形成有外部连接端子的绝缘体层的开口部的情况下难以进行该气泡的除去。在开口部内气泡残留的状态下进行电镀处理的情况下，存在由于气泡而阻碍电镀处理的可能性。
图1A~图1C是用于说明该问题的细节的图，为示出形成外部连接端子的工艺的一个例子的剖面图。
如图1A所示，在半导体基板（未图示）的表面形成再布线200，再布线200的表面被由聚酰亚胺或PBO等感光性有机类绝缘构件构成的绝缘体层300覆盖。在绝缘体层300形成用于使再布线200的表面露出的开口部310。绝缘体层300的表面、开口部310的侧面和再布线20的露出部分被电镀籽晶层510覆盖。在绝缘体层300上，在开口部310的形成位置设置有具有开口部的抗蚀剂掩模600。
在电镀处理中，从制作成本的减少的观点出发，使用能够同时处理许多晶片的杯型的电镀装置。在杯型的电镀装置中，在使半导体基板的被电镀面为下的状态下将被电镀面浸渍到电镀液中。当气泡100侵入到开口部310中时，由于该气泡而阻碍电镀处理。因此，在杯型的电镀装置中，实施将利用电镀液的射流侵入到在被电镀面形成的凹部内的气泡除去的气泡除去顺序。
可是，在作为外部连接端子而具备微凸块的半导体装置中，绝缘体层300的开口部310的开口宽度窄，开口部310为高纵横比，因此，存在即使利用气泡除去顺序也不能除去侵入到开口部310内的气泡100的情况。
当在开口部310内残留气泡100的状态下进行电镀处理时，阻碍由电镀处理进行的金属的析出。即，如图1B所示那样，为如下结果：不正常地进行作为UBM（Under BumpMetallurgy，凸块下金属层）发挥作用的基础层520的形成，在基础层520内形成空隙（void）521。之后，在下一个电镀工序中，在基础层520的表面形成微凸块530。接着，通过实施回流处理，从而如图1C所示那样微凸块530熔化而变为球状。
像这样，在作为外部连接端子而具备微凸块的半导体装置中，起因于在绝缘体层300形成的开口部310为高纵横比，侵入到开口部310内的气泡100的除去性劣化，存在在基础层520的形成中引起异常的可能性。在未正常形成基础层520的情况下，微凸块530与再布线200的电的和机械的接合性降低，半导体装置的长期可靠性降低。
第二个问题是：在作为外部连接端子而具备微凸块的半导体装置中，与具备通常尺寸的凸块的情况相比较，绝缘体层300的开口部310的尺寸小，用于形成开口部310的光刻工序中的曝光界限少。由此，在开口部310的做出结果中容易产生偏差，存在开口不良发生的可能性。当开口不良发生时，在开口部310中再布线200的露出变得不充分，外部连接端子与再布线之间的接触电阻上升。
第三个问题是：在外部连接端子的形成后实施的、用于除去绝缘体层300上的不需要的电镀籽晶层的蚀刻工序中，连覆盖绝缘体层300的开口部310的侧面和底面的电镀籽晶层510都被蚀刻除去，存在电镀籽晶层消失的可能性。图2A和图2B为用于说明该问题的细节的图，为示出外部连接端子500的周边的构造的剖面图。
在作为外部连接端子500而具备微凸块530的半导体装置中，绝缘体层300的开口部310的、与半导体基板的主面平行的平面方向上的端部E0和外部连接端子500的平面方向上的端部EB接近，因此，容易露出电镀籽晶层510的覆盖开口部310的侧面的部分。特别地，在作为外部连接端子500而具备微凸块530的半导体装置中，由于在用于形成外部连接端子500的电镀处理中使用的掩模的对准偏离，电镀籽晶层510的覆盖开口部310的侧面的部分容易露出。此外，覆盖开口部310的侧面的电镀籽晶层510由通常溅射形成，因此，膜质差，蚀刻率相对于蚀刻液高。因此，在电镀籽晶层510的覆盖开口部310的侧面的部分露出并被暴露在蚀刻液中的情况下，如在图2A中由虚线包围的部分示出那样，存在除去电镀籽晶层510的覆盖开口部310的侧面的部分的可能性。
当除去电镀籽晶层510的覆盖开口部310的侧面的部分时，在绝缘体层300与基础层520之间形成宽度极其窄的缝隙101，存在在缝隙101内残留蚀刻液的情况。除去在缝隙101内残留的蚀刻液是极其困难的。在缝隙101内残留的蚀刻液逐渐侵蚀电镀籽晶层510，存在连电镀籽晶层510的介于再布线200与基础层520之间的部分都被除去的可能性。当电镀籽晶层510的侵蚀进行时，基础层520与绝缘体层300的紧贴性以及基础层520与再布线200的紧贴性降低，如图2B所示那样，存在外部连接端子500脱离的可能性。
第四个问题是：由于伴随着外部的温度变化的绝缘体层300的收缩和膨胀，存在外部连接端子500剥落的可能性。图3A和图3B为用于说明该问题的细节的图，为示出外部连接端子500的周边的构造的剖面图。
绝缘体层300根据周围温度的变化重复膨胀和收缩。由于该膨胀和收缩的重复，电镀籽晶层510和基础层520的层叠体重复变形，绝缘体层300与电镀籽晶层510的紧贴性以及再布线200与电镀籽晶层510的紧贴性降低。特别地，在绝缘体层300的厚度厚的情况下，开口部310的侧面的面积变大，因此，由绝缘体层300的膨胀和收缩造成的向电镀籽晶层510的影响变大，存在电镀籽晶层510从绝缘体层300和再布线200剥落的可能性。由此，存在如图3B所示那样外部连接端子500剥离的可能性。
如以上那样，在作为外部连接端子而具备微凸块的半导体装置中，为了确保离子迁移耐性，在使设置于外部连接端子的周围的绝缘体层的厚度与具备通常尺寸的凸块的半导体装置中的绝缘体层的厚度同等的情况下，为招致半导体装置的长期可靠性的降低的结果。
本发明是鉴于上述的方面而完成的，其目的在于在具备外部连接端子的半导体装置中确保离子迁移耐性并谋求长期可靠性的提高。
用于解决课题的方案
本发明的半导体装置包含：半导体基板；导电体，被设置于所述半导体基板的主面上；绝缘体层，覆盖所述导电体的表面并且具有使所述导电体部分地露出的开口部；以及外部连接端子，连接于所述导电体的在所述开口部露出的部分，所述绝缘体层在表面具有朝向所述导电体侧凹下的凹部，所述开口部被设置于所述凹部的底部，所述外部连接端子的与所述半导体基板的主面平行的平面方向上的端部被配置在所述凹部的壁面上。
本发明的半导体装置的制造方法是，一种半导体装置的制造方法，所述方法包含：形成将在半导体基板的主面上设置的导电体的表面覆盖的绝缘体层的工序；在所述绝缘体层形成使所述导电体部分地露出的开口部的工序；以及形成与所述导电体的在所述开口部露出的部分连接的外部连接端子的工序，包含：在所述绝缘体层的表面形成朝向所述导电体侧凹下的凹部，将所述开口部配置于所述凹部的底部，将所述外部连接端子的与所述半导体基板的主面平行的平面方向上的端部配置在所述凹部的壁面上。
发明效果
根据本发明，能够在具备外部连接端子的半导体装置中确保离子迁移耐性并谋求长期可靠性的提高。
附图说明
图1A是示出形成外部连接端子的工艺的一个例子的剖面图。
图1B是示出形成外部连接端子的工艺的一个例子的剖面图。
图1C是示出形成外部连接端子的工艺的一个例子的剖面图。
图2A是示出外部连接端子的周边的构造的剖面图。
图2B是示出外部连接端子的周边的构造的剖面图。
图3A是示出外部连接端子的周边的构造的剖面图。
图3B是示出外部连接端子的周边的构造的剖面图。
图4是示出本发明的实施方式的半导体装置的结构的剖面图。
图5是示出本发明的实施方式的半导体装置中的外部连接端子的周边区域的结构的剖面图。
图6A是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6B是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6C是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6D是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6E是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6F是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6G是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6H是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6I是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6J是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6K是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6L是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图6M是示出本发明的实施方式的半导体装置的制造方法的剖面图。
图7是示出本发明的另一实施方式的半导体装置中的外部连接端子的周边区域的结构的剖面图。
图8是示出本发明的另一实施方式的半导体装置的结构的剖面图。
图9是示出本发明的另一实施方式的半导体装置中的外部连接端子的周边区域的结构的剖面图。
图10A是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图10B是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图10C是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图10D是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图10E是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图10F是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图10G是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图10H是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图10I是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图10J是示出本发明的另一实施方式的半导体装置的制造方法的剖面图。
图11是示出本发明的另一实施方式的半导体装置中的外部连接端子的周边区域的结构的剖面图。
具体实施方式
以下，参照附图并说明本发明的实施方式的一个例子。再有，在各附图中对相同或等效的结构要素和部分标注相同的参照附图标记，并省略重复的说明。
[第一实施方式]
图4是示出本发明的第一实施方式的半导体装置1的结构的剖面图。图5是示出半导体装置1的外部连接端子的周边区域的结构的剖面图。
半导体装置1被构成为包含：半导体基板10、设置在半导体基板10上的再布线20、覆盖再布线20的表面且具有使再布线20部分地露出的开口部41的绝缘体层30、以及在开口部41与再布线20连接的外部连接端子50。
在半导体基板10的表面形成有晶体管、电阻元件和电容器等电路元件（未图示）。半导体基板10的表面被由SiO2等绝缘体构成的绝缘膜11覆盖。在绝缘膜11的表面设置有与在半导体基板10形成的电路元件连接的电极焊盘12以及具有使电极焊盘12的表面部分地露出的开口部的钝化膜13。
钝化膜13的表面被由聚酰亚胺（polyimide）或PBO（聚苯并恶唑）等感光性有机类绝缘构件构成的表面保护层14覆盖。在表面保护层14设置有使电极焊盘12的表面部分地露出的开口部。
在表面保护层14的表面经由电镀籽晶层（plating seed layer）15设置有再布线20。电镀籽晶层15例如由包含Ti膜和Cu膜的层叠膜构成，再布线20由例如Cu等导电体构成。再布线20在表面保护层14的开口部连接于电极焊盘12。再布线20的厚度T1例如为5μm左右。
在本实施方式中，覆盖再布线20的表面的绝缘体层30被构成为包含第一绝缘膜31和第二绝缘膜32。第一绝缘膜31和第二绝缘膜32分别由聚酰亚胺或PBO等感光性有机类材料绝缘构件构成。
第一绝缘膜31覆盖再布线20的表面。此外，第一绝缘膜31具有使再布线20部分地露出的第一开口部41。第一绝缘膜31的覆盖再布线20的表面的部分的厚度T2例如为2μm左右，第一开口部41的开口宽度W例如为7μm左右。第一开口部41的侧面形成倾斜面，第一开口部41的剖面形状为正锥形形状。即，第一开口部41的开口直径从第一绝缘膜31的表面侧朝向再布线20侧逐渐变小。
第二绝缘膜32覆盖第一绝缘膜31的表面。此外，第二绝缘膜32具有使第一绝缘膜31的包含第一开口部41的区域露出的第二开口部42。即，第一开口部41被设置在第二开口部42的内侧。第二绝缘膜32的覆盖第一绝缘膜31的表面的部分的厚度T3例如为3μm左右。第二开口部42的侧面形成倾斜面，第二开口部42的剖面形状为正锥形形状。即，第二开口部42的开口直径从第二绝缘膜32的表面侧朝向再布线20侧逐渐变小。
外部连接端子50被构成为包含电镀籽晶层51、基础层52、以及凸块（bump）53。外部连接端子50与再布线20的在第一开口部41露出的部分连接，被配置在第二开口部42的内侧。
电镀籽晶层51为用于利用电解电镀法形成基础层52的导电体层，例如由包含Ti膜和Cu膜的层叠膜构成。基础层52为作为UBM（Under Bump Metallurgy，凸块下金属层）发挥作用的金属层，例如，由Ni等金属构成，被形成在电镀籽晶层51的表面。由电镀籽晶层51和基础层52构成的层叠体的厚度T4例如为2μm左右。凸块53为直径10μm左右的微凸块，具有球状的形状。凸块53由例如Sn-Ag等焊锡材料构成，被形成在基础层52的表面。
外部连接端子50的与半导体基板10的主面平行的平面方向上的端部EB为在第一绝缘膜31形成的第一开口部41的平面方向上的端部E1的外侧并且被配置于在第二绝缘膜32形成的第二开口部42的平面方向上的端部E2的内侧。此外，第一绝缘膜31与外部连接端子50的平面方向上的重叠长度L为1.5μm左右。
在半导体装置1中，被构成为包含第一绝缘膜31和第二绝缘膜32的绝缘体层30具有在第一绝缘膜31形成的第一开口部41来作为使再布线20部分地露出的开口部。此外，在绝缘体层30中，从绝缘体层30的表面侧朝向再布线20侧凹下的凹部由在第二绝缘膜32形成的第二开口部42形成。在绝缘体层30中，使再布线20部分地露出的开口部（第一开口部41）被配置于凹部（第二开口部42）的底部。此外，在半导体装置1中，外部连接端子50的平面方向上的端部EB被配置在由第二开口部42形成的凹部的壁面S上。在本实施方式中，在第二开口部42露出的第一绝缘膜31的表面作为凹部的壁面S发挥作用。
此外，在半导体装置1中，被构成为包含第一绝缘膜31和第二绝缘膜32的绝缘体层30的覆盖再布线20的表面的厚度从第一开口部41的端部E1朝向第一开口部41的外侧阶段性地变厚。即，绝缘体层30具有仅由第一绝缘膜31覆盖再布线20的厚度薄的部分、以及由第一绝缘膜31和第二绝缘膜32双方覆盖再布线20的厚度厚的部分，在绝缘体层30的厚度薄的部分配置有外部连接端子50。
在以下，对半导体装置1的制造方法进行说明。图6A~图6M是示出半导体装置1的制造方法的一个例子的剖面图。
首先，使用公知的工艺来在半导体基板10上形成晶体管、电阻元件和电容器等电路元件。接着，在半导体基板10的表面交替地层叠绝缘膜11和金属膜来形成多层布线构造。通过例如使用公知的CVD（Chemical Vapor Deposition，化学气相沉积）法而使SiO2等绝缘体堆积于半导体基板10的表面来形成绝缘膜11。在绝缘膜11的表面形成有与在半导体基板10形成的电路元件连接的电极焊盘12。之后，形成使电极焊盘12的表面部分地露出的钝化膜13（图6A）。
接着，使用旋涂法来在通过经过上述的各处理形成的构造体的表面涂敷聚酰亚胺或PBO等感光性有机类绝缘构件，由此，形成覆盖钝化膜13和电极焊盘12的表面的表面保护层14。接着，使用公知的光刻技术，在表面保护层14形成使电极焊盘12的表面部分地露出的开口部14A。之后，利用热处理使表面保护层14固化（图6B）。
接着，形成覆盖表面保护层14的表面、开口部14A的侧面和底面的电镀籽晶层15。通过例如使用溅射法依次对Ti膜和Cu膜进行形成来形成电镀籽晶层15。之后，使用公知的光刻技术在电镀籽晶层15的表面形成与再布线的图案对应的抗蚀剂掩模60（图6C）。
接着，使用电解电镀法来在电镀籽晶层15的表面形成再布线20。具体地，将半导体基板10的表面浸渍于电镀液，对电镀籽晶层15施加电压。由此，在电镀籽晶层15的露出部分析出金属，形成再布线20。作为再布线20的材料，能够使用例如Cu。之后，除去抗蚀剂掩模60，将再布线20作为掩模来除去不需要的电镀籽晶层15（图6D）。
接着，使用旋涂法来在通过经过上述的各处理而形成的构造体的表面涂敷聚酰亚胺或PBO等感光性有机类绝缘构件，由此，形成覆盖再布线20和表面保护层14的表面的第一绝缘膜31。之后，使用公知的光刻技术在第一绝缘膜31形成使再布线20部分地露出的第一开口部41。再有，使用旋涂法形成第一绝缘膜31，因此，在再布线20上形成平坦的面（图6E）。
接着，通过对第一绝缘膜31实施热处理，从而使第一绝缘膜31固化。由于热处理，第一绝缘膜31产生热收缩，在固化前为大致垂直的第一开口部41的侧面成为向倾斜方向倾斜的倾斜面。即，第一开口部41的剖面形状在固化后为正锥形形状（图6F）。
接着，使用旋涂法来在通过经过上述的各处理而形成的构造体的表面涂敷聚酰亚胺或PBO等感光性有机类绝缘构件，由此，形成覆盖第一绝缘膜31和再布线20的露出部分的第二绝缘膜32。之后，使用公知的光刻技术在第二绝缘膜32形成使第一绝缘膜的包含前述第一开口部的区域露出的第二开口部42。在第二开口部42中，第一绝缘膜31的表面、第一开口部41的侧面、以及再布线20的在第一开口部41露出的部分露出（图6G）。
接着，通过对第二绝缘膜32实施热处理，从而使第二绝缘膜32固化。由于热处理，第二绝缘膜32产生热收缩，在固化前为大致垂直的第二开口部42的侧面成为向倾斜方向倾斜的倾斜面。即，第二开口部42的剖面形状在固化后为正锥形形状（图6H）。
接着，使用溅射法在通过经过上述的各处理而形成的构造体的表面依次形成Ti膜和Cu膜，由此，形成电镀籽晶层51，所述电镀籽晶层51覆盖第二绝缘膜32的表面、第二开口部42的侧面、在第二开口部42露出的第一绝缘膜31的表面、第一开口部41的侧面和再布线20的露出部分。之后，使用公知的光刻技术形成具有使再布线20的露出部分露出的开口部61A的抗蚀剂掩模61。抗蚀剂掩模61的开口部61A的端部61E被配置于在第二开口部42露出的第一绝缘膜的表面（图6I）。
接着，使用电解电镀法在电镀籽晶层51的露出部分形成基础层52。在该电镀处理中，使用能够同时处理许多晶片的杯（cup）型的电镀装置。在杯型的电镀装置中，在使半导体基板10的被电镀面为下的状态下将被电镀面浸渍到电镀液中。在被电镀面存在凹部的情况下，气泡侵入到凹部内，阻碍电镀处理。因此，杯型的电镀装置实施将利用电镀液的射流侵入到凹部内的气泡除去的气泡除去顺序（sequence）。根据本实施方式的半导体装置1和其制造方法，使再布线20露出的第一开口部41被形成于仅通过第一绝缘膜31覆盖再布线20的部分。由此，能够使第一开口部41的纵横比（aspect ratio）比以往小。因此，容易通过气泡除去顺序除去侵入到第一开口部41内的气泡。由此，减少在侵入到第一开口部41内的气泡残留的状态下进行电镀处理的风险。在气泡除去顺序完成之后，向电镀籽晶层51施加电压。由此，在电镀籽晶层51的露出部分析出金属，形成基础层52。作为基础层52的构件，能够优选使用例如Ni（图6J）。
接着，使用电解电镀法在基础层52上形成凸块53。具体地，在将用于基础层52的形成的抗蚀剂掩模61残留的状态下，将半导体基板10的表面浸渍到电镀液中，对电镀籽晶层51施加电压。由此，在基础层52的表面析出金属，形成凸块53。作为凸块53的构件，能够优选使用例如Sn-Ag（图6K）。
接着，除去在用于形成基础层52和凸块53的电镀处理中使用的抗蚀剂掩模61（图6L）。
接着，将基础层52作为掩模并利用蚀刻除去在第一绝缘膜31的表面和第二绝缘膜的表面残存的不需要的电镀籽晶层。之后，进行回流处理，使凸块53暂时熔化。由此，凸块53的形状为球状。
根据本发明的实施方式的半导体装置1和其制造方法，绝缘体层30覆盖再布线20的表面的厚度在形成有外部连接端子50的部分变薄，在其以外的部分变厚。由此，与使绝缘体层30的整体薄的情况比较，能够提高离子迁移（ionic migration）耐性。
根据本实施方式的半导体装置1和其制造方法，使再布线20露出的第一开口部41被形成于仅通过第一绝缘膜31覆盖再布线20的部分。换言之，第一开口部41被形成于通过第二开口部42在绝缘体层30的表面形成的凹部的底部。由此，能够使第一开口部41的纵横比与以往相比小。因此，容易通过气泡除去顺序除去侵入到第一开口部41内的气泡，减少在侵入到第一开口部41内的气泡残留的状态下进行电镀处理的风险。通过可靠地除去气泡，从而能够利用电镀处理正常地形成基础层52。
此外，根据本实施方式的半导体装置1和其制造方法，能够使将再布线20露出的第一开口部41的形成部位处的绝缘体层30的膜厚比以往薄。由此，在第一开口部41的形成时的曝光界限（exposure margin）增加，能够抑制开口不良的发生。因此，能够使外部连接端子50与再布线20之间的接触电阻稳定。
此外，根据本实施方式的半导体装置1和其制造方法，绝缘体层30在由第二开口部42形成的凹部的底部具有使再布线20露出的第一开口部41。像这样，通过将从绝缘体层30的表面到达再布线20的开口做成根据由第二开口部42形成的凹部和第一开口部41的二段构造，从而能够将外部连接端子50的平面方向上的端部EB配置在由第二开口部42形成的凹部的壁面S上。由此，能够使将再布线20露出的第一开口部41的平面方向上的端部E1与外部连接端子50的平面方向上的端部EB的距离比以往长。由此，电镀籽晶层51的覆盖第一开口部41的侧面的部分不会被暴露到用于除去电镀籽晶层51的蚀刻液中，因此，能够抑制电镀籽晶层51的消失。
此外，根据本实施方式的半导体装置1和其制造方法，绝缘体层30与外部连接端子50的接触面积比以往小，因此，由伴随着周围温度变化的绝缘体层30的膨胀和收缩造成的向外部连接端子50的影响被缓和。由此，能够抑制外部连接端子50的剥离。由此，能够谋求半导体装置1的长期可靠性的提高。
图7是示出变形例的半导体装置1A的外部连接端子的周边区域的结构的剖面图。变形例的半导体装置1A的外部连接端子50连接于电极焊盘12的方面与半导体装置1（参照图5）不同。像这样，即使在具有外部连接端子50连接于电极焊盘12的结构的半导体装置1A中也能够得到与上述的半导体装置1同样的效果。
[第二实施方式]
图8是示出本发明的第二实施方式的半导体装置2的结构的剖面图。图9是示出半导体装置2的外部连接端子的周边区域的结构的剖面图。第二实施方式的半导体装置2的覆盖再布线20的表面的绝缘体层30的结构与上述的第一实施方式不同。
覆盖再布线20的表面的绝缘体层30与第一实施方式的半导体装置1同样被构成为包含第一绝缘膜31和第二绝缘膜32。第一绝缘膜31和第二绝缘膜32分别由聚酰亚胺或PBO等感光性有机类材料绝缘构件构成。
第一绝缘膜31覆盖再布线20的表面。此外，第一绝缘膜31具有使再布线20部分地露出的第一开口部41。第一绝缘膜31的覆盖再布线20的表面的部分的厚度T2例如为3μm左右。第一开口部41的侧面形成倾斜面，第一开口部41的剖面形状为正锥形形状。即，第一开口部41的开口直径从第一绝缘膜31的表面侧朝向再布线20侧逐渐变小。
第二绝缘膜32覆盖第一绝缘膜31的表面。第二绝缘膜32的覆盖第一绝缘膜31的表面的部分的厚度T3例如为2μm左右。第二绝缘膜32在与在第一绝缘膜31形成的第一开口部41对应的部分具有朝向再布线20侧凹下的凹部43。凹部43的壁面为弯曲的缓和的倾斜面，具有第一倾斜面S1以及具有比第一倾斜面S1缓和的倾斜角的第二倾斜面S2。此外，第二绝缘膜32在凹部43的底部具有使再布线20的表面部分地露出的第二开口部42。即，第二开口部42被第一开口部41内包。第二开口部42的开口宽度W例如为7μm左右。第二开口部42的侧面形成具有比第一倾斜面S1陡峭的倾斜角的倾斜面S3，第二开口部42的剖面形状为正锥形形状。即，第二开口部42的开口直径从第二绝缘膜32的表面侧朝向再布线20侧逐渐变小。
外部连接端子50被构成为包含电镀籽晶层51、基础层52、以及凸块53。外部连接端子50与再布线20的在第二开口部42露出的部分连接，被配置在凹部43的内侧。由电镀籽晶层51和基础层52构成的层叠体的厚度T4例如为2μm左右。凸块53为直径10μm左右的微凸块，具有球状的形状。
外部连接端子50的与半导体基板10的主面平行的平面方向上的端部EB为在第二绝缘膜32形成的第二开口部42的平面方向上的端部E3的外侧并且被配置于在第二绝缘膜32形成的凹部43的平面方向上的端部E4的内侧。此外，第二绝缘膜32与外部连接端子50的平面方向上的重叠长度L为1.5μm左右。
在半导体装置2中，被构成为包含第一绝缘膜31和第二绝缘膜32的绝缘体层30具有在第二绝缘膜32形成的第二开口部42来作为使再布线20部分地露出的开口部。此外，在绝缘体层30中，从绝缘体层30的表面侧朝向再布线20侧凹下的凹部由在第二绝缘膜32形成的凹部43形成。在绝缘体层30中，使再布线20部分地露出的开口部（第二开口部42）被配置于凹部（凹部43）的底部。此外，在半导体装置2中，外部连接端子50的平面方向上的端部EB被配置在凹部43的壁面的第二倾斜面S2上。
此外，在半导体装置2中，被构成为包含第一绝缘膜31和第二绝缘膜32的绝缘体层30的覆盖再布线20的表面的厚度从第二开口部42的端部E3朝向第二开口部42的外侧逐渐变厚。即，关于绝缘体层30，沿着在第二绝缘膜32形成的凹部43的倾斜面，绝缘体层30的覆盖再布线20的表面的厚度从第一倾斜面S1向第二倾斜面S2连续地发生变化，在厚度最薄的凹部43的底部配置外部连接端子50。
在以下，对半导体装置2的制造方法进行说明。图10A~图10J是示出半导体装置2的制造方法的一个例子的剖面图。再有，在形成再布线20之前的工序与第一实施方式的半导体装置1的制造工序同样，因此，省略说明。图10A是再布线20的形成完成后的阶段的剖面图。
在再布线20的形成完成之后，使用旋涂法在通过经过到再布线20的形成为止的各处理而形成的构造体的表面涂敷聚酰亚胺或PBO等感光性有机类绝缘构件，由此，形成覆盖再布线20和表面保护层14的表面的第一绝缘膜31。之后，使用公知的光刻技术在第一绝缘膜31形成使再布线20部分地露出的第一开口部41。再有，使用旋涂法形成第一绝缘膜31，因此，在再布线20上形成平坦的面（图10B）。
接着，通过对第一绝缘膜31实施热处理，从而使第一绝缘膜31固化。由于热处理，第一绝缘膜31产生热收缩，在固化前为大致垂直的第一开口部41的侧面成为向倾斜方向倾斜的倾斜面。即，第一开口部41的剖面形状在固化后为正锥形形状（图10C）。
接着，使用旋涂法在通过经过上述的各处理而形成的构造体的表面涂敷聚酰亚胺或PBO等感光性有机类绝缘构件，由此，形成覆盖第一绝缘膜31和再布线20的露出部分的第二绝缘膜32。在第二绝缘膜的表面，在与第一开口部41对应的部分形成朝向再布线20侧凹下的凹部43。凹部43由第二绝缘膜32将由第一开口部41形成的阶梯差覆盖的覆盖层（coverage）形成，因此，凹部43的壁面为具有根据第一绝缘膜31的第一开口部41的顶部到侧面而形成的第一倾斜面S1、以及根据第一绝缘膜31的侧面和再布线20的表面而形成的第二倾斜面S2的弯曲后的倾斜面（图10D）。
接着，使用公知的光刻技术在第二绝缘膜32的凹部43的底部形成使再布线20的表面露出的第二开口部42。第二开口部42被形成于被第一开口部41内包的区域（图10E）。
接着，通过对第二绝缘膜32实施热处理，从而使第二绝缘膜32固化。由于热处理，第二绝缘膜32产生热收缩，在固化前为大致垂直的第二开口部42的侧面成为向倾斜方向倾斜的倾斜面。即，第二开口部41的剖面形状在固化后为正锥形形状。此外，在第二绝缘膜32通过作为凹部43的壁面的第一倾斜面S1、第二倾斜面S2和第二开口部42的侧面形成倾斜度不同的3个倾斜面（图10F）。
接着，使用溅射法在通过经过上述的各处理而形成的构造体的表面依次形成Ti膜和Cu膜，由此，形成电镀籽晶层51，所述电镀籽晶层51覆盖第二绝缘膜32的表面、凹部43的壁面、第二开口部42的侧面、在第二开口部42露出的再布线20的表面。之后，使用公知的光刻技术形成具有使再布线20的露出部分露出的开口部61A的抗蚀剂掩模61。抗蚀剂掩模61的开口部61A的端部61E被配置于凹部43的壁面上的倾斜比较缓和的第二倾斜面S2（图10G）。
接着，使用电解电镀法在电镀籽晶层51的露出部分形成基础层52。在该电镀处理中，使用能够同时处理许多晶片的杯型的电镀装置。在杯型的电镀装置中，在使半导体基板10的被电镀面为下的状态下将被电镀面浸渍到电镀液中。在被电镀面存在凹部的情况下，气泡侵入到凹部内，阻碍电镀处理。因此，杯型的电镀装置实施将利用电镀液的射流侵入到凹部内的气泡除去的气泡除去顺序。根据本实施方式的半导体装置2和其制造方法，使再布线20露出的第二开口部42被形成于凹部43的底部。由此，能够使第二开口部42的纵横比比以往小。因此，容易通过气泡除去顺序除去侵入到第二开口部42内的气泡。由此，减少在侵入到第二开口部42内的气泡残留的状态下进行电镀处理的风险。在气泡除去顺序完成之后，向电镀籽晶层51施加电压。由此，在电镀籽晶层51的露出部分析出金属，形成基础层52。作为基础层52的构件，能够优选使用例如Ni（图10H）。
接着，使用电解电镀法在基础层52上形成凸块53。具体地，在将用于基础层52的形成的抗蚀剂掩模61残留的状态下，将半导体基板10的表面浸渍到电镀液中，对电镀籽晶层51施加电压。由此，在基础层52的表面析出金属，形成凸块53。作为凸块53的构件，能够优选使用例如Sn-Ag（图10H）。
接着，除去在用于形成基础层52和凸块53的电镀处理中使用的抗蚀剂掩模61（图10I）。
接着，将基础层52作为掩模并利用蚀刻除去在第二绝缘膜32的表面残存的不需要的电镀籽晶层。之后，进行回流处理，使凸块53暂时熔化。由此，凸块53的形状为球状。
根据本实施方式的半导体装置2和其制造方法，绝缘体层30覆盖再布线20的表面的厚度在形成有外部连接端子50的部分变薄，在其以外的部分变厚。由此，与使绝缘体层30的整体薄的情况比较，能够提高离子迁移耐性。
此外，根据本实施方式的半导体装置2和其制造方法，使再布线20露出的第二开口部42被形成于在第二绝缘膜32形成的凹部43的底部。由此，能够使第二开口部42的纵横比与以往相比小。因此，容易通过气泡除去顺序除去侵入到第二开口部42内的气泡，减少在侵入到第二开口部42内的气泡残留的状态下进行电镀处理的风险。此外，通过可靠地除去气泡，从而能够利用电镀处理正常地形成基础层52。
此外，根据本实施方式的半导体装置2和其制造方法，能够使将再布线20露出的第二开口部42的形成部位处的绝缘体层30的膜厚比以往薄。由此，在第二开口部42的形成时的曝光界限增加，能够抑制开口不良的发生。因此，能够使外部连接端子50与再布线20之间的接触电阻稳定。
此外，根据本实施方式的半导体装置2和其制造方法，绝缘体层30在形成于第二绝缘膜32的凹部43的底部具有使再布线20露出的第二开口部42。像这样，通过将从绝缘体层30的表面到达再布线20的开口做成根据在第二绝缘膜32形成的凹部43和第二开口部42的二段构造，由此，能够将外部连接端子50的平面方向上的端部EB配置于凹部43的壁面的第二倾斜面S2上。由此，能够使将再布线20露出的第二开口部42的平面方向上的端部E3与外部连接端子50的平面方向上的端部EB的距离比以往长。由此，电镀籽晶层51的覆盖第二开口部42的侧面的部分不会被暴露到用于除去电镀籽晶层51的蚀刻液中，因此，能够抑制电镀籽晶层51的消失。
此外，根据本实施方式的半导体装置2和其制造方法，绝缘体层30与外部连接端子50的接触面积比以往小，因此，由伴随着周围温度变化的绝缘体层30的膨胀和收缩造成的向外部连接端子50的影响被缓和。由此，能够抑制外部连接端子50的剥离。由此，能够谋求半导体装置2的长期可靠性的提高。
再有，在第二实施方式中，根据半导体装置2，能够使外部连接端子50的形成部位处的绝缘体层30的厚度比第一实施方式的半导体装置1薄，因此，关于上述的各效果（气泡除去性的改善、开口不良发生的抑制、电镀籽晶层的消失的抑制和外部连接端子的剥离的抑制），能够得到比第一实施方式的半导体装置1高的效果。
图11是示出变形例的半导体装置2A的外部连接端子的周边区域的结构的剖面图。变形例的半导体装置2A的外部连接端子50连接于电极焊盘12的方面与半导体装置2（参照图9）不同。像这样，即使在具有外部连接端子50连接于电极焊盘12的结构的半导体装置2A中，也能够得到与上述的半导体装置2同样的效果。
再有，在上述的第一实施方式和第二实施方式中，作为外部连接端子例示了具有直径为8μm以上15μm以下的微凸块的半导体装置，但是，本发明也能够应用于具有直径比15μm大的通常尺寸的凸块的半导体装置。
附图标记的说明
1、1A、2、2A 半导体装置
10 半导体基板
12 电极焊盘
20 再布线
30 绝缘体层
31 第一绝缘膜
32 第二绝缘膜
41 第一开口部
42 第二开口部
43 凹部
50 外部连接端子
51 电镀籽晶层
52 基础层
53 凸块。

Claims (14)

1.一种半导体装置，其中，包含：
半导体基板；
导电体，被设置于所述半导体基板的主面上；
绝缘体层，覆盖所述导电体的表面并且具有使所述导电体部分地露出的开口部；以及
外部连接端子，连接于所述导电体的在所述开口部露出的部分，
所述绝缘体层在表面具有朝向所述导电体侧凹下的凹部，所述开口部被设置于所述凹部的底部，
所述外部连接端子的与所述半导体基板的主面平行的平面方向上的端部被配置在所述凹部的壁面上。
2.根据权利要求1所述的半导体装置，其中，
所述绝缘体层的覆盖所述导电体的表面的厚度从所述开口部的所述平面方向上的端部朝向所述开口部的外侧连续或阶段性地变厚。
3.根据权利要求1或权利要求2所述的半导体装置，其中，
所述绝缘体层包含第一绝缘膜和第二绝缘膜。
4.根据权利要求3所述的半导体装置，其中，
所述第一绝缘膜覆盖所述导电体的表面且具有使所述导电体部分地露出的第一开口部来作为所述开口部，
所述第二绝缘膜覆盖所述第一绝缘膜的表面且具有使所述第一绝缘膜的包含所述第一开口部的区域露出的第二开口部来作为所述凹部，
所述外部连接端子的所述平面方向上的端部为所述第一开口部的所述平面方向上的端部的外侧且被配置在所述第二开口部的所述平面方向上的端部的内侧。
5.根据权利要求4所述的半导体装置，其中，
所述外部连接端子的所述平面方向上的端部被配置于所述第一绝缘膜的在所述第二开口部露出的部分。
6.根据权利要求3所述的半导体装置，其中，
所述第一绝缘膜覆盖所述导电体的表面，具有使所述导电体部分地露出的第一开口部，
所述第二绝缘膜覆盖所述第一绝缘膜的表面，在与所述第一开口部对应的部分具有所述凹部并且在所述凹部的底部具有使所述导电体部分地露出的第二开口部来作为所述开口部，
所述外部连接端子的所述平面方向上的端部为所述第一开口部的所述平面方向上的端部的内侧并且被配置在所述第二开口部的所述平面方向上的端部的外侧。
7.根据权利要求6所述的半导体装置，其中，
所述凹部的壁面为弯曲的倾斜面。
8.根据权利要求6或7所述的半导体装置，其中，
所述凹部的壁面具备第一倾斜面以及与所述第一倾斜面相比具有缓和的倾斜角的第二倾斜面，
所述外部连接端子的所述平面方向上的端部被配置在所述第二倾斜面上。
9.根据权利要求1至权利要求5的任一项所述的半导体装置，其中，
所述外部连接端子具有直径为8μm以上15μm以下的凸块。
10.一种制造方法，所述方法是半导体装置的制造方法，所述方法包含：
形成将在半导体基板的主面上设置的导电体的表面覆盖的绝缘体层的工序；
在所述绝缘体层形成使所述导电体部分地露出的开口部的工序；以及
形成与所述导电体的在所述开口部露出的部分连接的外部连接端子的工序，
其中，
在所述绝缘体层的表面形成朝向所述导电体侧凹下的凹部，将所述开口部配置于所述凹部的底部，
将所述外部连接端子的与所述半导体基板的主面平行的平面方向上的端部配置在所述凹部的壁面上。
11.根据权利要求10所述的制造方法，其中，
形成所述绝缘体层的工序包含：
形成将所述导电体的表面覆盖的第一绝缘膜的工序；
将使所述导电体部分地露出的第一开口部作为所述开口部形成于所述第一绝缘膜的工序；
形成将所述第一绝缘膜的表面覆盖的第二绝缘膜的工序；以及
将使所述第一绝缘膜的包含所述第一开口部的区域露出的第二开口部作为所述凹部形成于所述第二绝缘膜的工序。
12.根据权利要求10所述的制造方法，其中，
形成所述绝缘体层的工序包含：
形成将所述导电体的表面覆盖的第一绝缘膜的工序；
将使所述导电体部分地露出的第一开口部形成于所述第一绝缘膜的工序；
形成将所述第一绝缘膜的表面覆盖的第二绝缘膜并且在所述第二绝缘膜的与所述第一开口部对应的部分形成所述凹部的工序；以及
将使所述导电体部分地露出的第二开口部作为所述开口部形成于所述凹部的底部的工序。
13.根据权利要求12所述的制造方法，其中，
所述凹部由所述第二绝缘膜将由所述第一开口部形成的阶梯差覆盖的覆盖层形成。
14.根据权利要求10至权利要求13的任一项所述的制造方法，其中，
所述外部连接端子具有直径为8μm以上15μm以下的凸块。
CN201711404290.6A 2016-12-26 2017-12-22 半导体装置以及半导体装置的制造方法 Active CN108242437B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311527560.8A CN117577613A (zh) 2016-12-26 2017-12-22 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-251532 2016-12-26
JP2016251532A JP6955864B2 (ja) 2016-12-26 2016-12-26 半導体装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311527560.8A Division CN117577613A (zh) 2016-12-26 2017-12-22 半导体装置以及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN108242437A true CN108242437A (zh) 2018-07-03
CN108242437B CN108242437B (zh) 2023-12-05

Family

ID=62630122

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711404290.6A Active CN108242437B (zh) 2016-12-26 2017-12-22 半导体装置以及半导体装置的制造方法
CN202311527560.8A Pending CN117577613A (zh) 2016-12-26 2017-12-22 半导体装置以及半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311527560.8A Pending CN117577613A (zh) 2016-12-26 2017-12-22 半导体装置以及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US10141279B2 (zh)
JP (1) JP6955864B2 (zh)
CN (2) CN108242437B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690192A (zh) * 2018-07-05 2020-01-14 三星电子株式会社 半导体装置
TWI708349B (zh) * 2018-09-14 2020-10-21 日商東芝記憶體股份有限公司 電子機器
WO2023133983A1 (zh) * 2022-01-13 2023-07-20 长鑫存储技术有限公司 半导体结构及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052817A (ko) * 2017-11-09 2019-05-17 삼성전자주식회사 반도체 장치
JP7335036B2 (ja) 2019-03-29 2023-08-29 ラピスセミコンダクタ株式会社 半導体パッケージの製造方法
JP2021150541A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体パッケージ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
CN101388373A (zh) * 2007-09-13 2009-03-18 日本电气株式会社 半导体装置及其制造方法
JP2009302391A (ja) * 2008-06-16 2009-12-24 Sony Corp 半導体装置及びその製造方法
JP2012009822A (ja) * 2010-05-21 2012-01-12 Panasonic Corp 半導体装置および半導体装置ユニット

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP4115832B2 (ja) * 2002-12-27 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 半導体素子及び液晶表示パネル
JP2009064812A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 半導体装置の電極構造およびその関連技術
WO2009031588A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板、回路モジュール及び回路基板の製造方法
JP2009212332A (ja) 2008-03-05 2009-09-17 Nec Electronics Corp 半導体装置及びその製造方法
US8115292B2 (en) * 2008-10-23 2012-02-14 United Test And Assembly Center Ltd. Interposer for semiconductor package
JP2011054805A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 半導体装置、及び半導体装置の製造方法
US8791549B2 (en) * 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
JP2011129662A (ja) * 2009-12-17 2011-06-30 Sanyo Electric Co Ltd 半導体装置
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US20120248599A1 (en) * 2011-03-28 2012-10-04 Ring Matthew A Reliable solder bump coupling within a chip scale package
US20150255499A1 (en) * 2014-03-07 2015-09-10 Xintec Inc. Chip package and method of fabricating the same
US9812413B2 (en) * 2015-01-21 2017-11-07 Xintec Inc. Chip module and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
CN101388373A (zh) * 2007-09-13 2009-03-18 日本电气株式会社 半导体装置及其制造方法
JP2009302391A (ja) * 2008-06-16 2009-12-24 Sony Corp 半導体装置及びその製造方法
JP2012009822A (ja) * 2010-05-21 2012-01-12 Panasonic Corp 半導体装置および半導体装置ユニット

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690192A (zh) * 2018-07-05 2020-01-14 三星电子株式会社 半导体装置
TWI708349B (zh) * 2018-09-14 2020-10-21 日商東芝記憶體股份有限公司 電子機器
US10861812B2 (en) 2018-09-14 2020-12-08 Toshiba Memory Corporation Electronic apparatus
WO2023133983A1 (zh) * 2022-01-13 2023-07-20 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
US10141279B2 (en) 2018-11-27
CN117577613A (zh) 2024-02-20
CN108242437B (zh) 2023-12-05
JP6955864B2 (ja) 2021-10-27
JP2018107262A (ja) 2018-07-05
US20180182725A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
CN108242437A (zh) 半导体装置以及半导体装置的制造方法
US11004817B2 (en) Semiconductor device and method for manufacturing the same
US6653563B2 (en) Alternate bump metallurgy bars for power and ground routing
US20230077469A1 (en) Multi-Pin-Wafer-Level-Chip-Scale-Packaging Solution for High Power Semiconductor Devices
CN101388373A (zh) 半导体装置及其制造方法
US10192804B2 (en) Bump-on-trace packaging structure and method for forming the same
US9241403B2 (en) Method for producing a structure for microelectronic device assembly
US8377506B2 (en) Method of manufacturing a substrate structure
US20140193952A1 (en) Methods for Metal Bump Die Assembly
CN108364929A (zh) 半导体装置以及半导体装置的制造方法
JPH0513418A (ja) 半導体装置およびその製造方法
CN109727942A (zh) 半导体装置以及半导体装置的制造方法
US7851911B2 (en) Semiconductor chip used in flip chip process
CN109755137A (zh) 半导体装置以及半导体装置的制造方法
JPWO2015097979A1 (ja) 半導体装置
JP4693855B2 (ja) 半導体パッケージ及びその製造方法
US20130082090A1 (en) Methods of forming connection bump of semiconductor device
KR20000047626A (ko) 반도체 장치의 제조 방법
KR100931424B1 (ko) 반도체장치 및 그 제조방법
JPS6112047A (ja) 半導体装置の製造方法
US10224300B2 (en) Pad structure and manufacturing method thereof
WO2020213133A1 (ja) 半導体装置
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
KR960011857B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant