JPH0513418A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0513418A JPH0513418A JP3164161A JP16416191A JPH0513418A JP H0513418 A JPH0513418 A JP H0513418A JP 3164161 A JP3164161 A JP 3164161A JP 16416191 A JP16416191 A JP 16416191A JP H0513418 A JPH0513418 A JP H0513418A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- bump
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05551—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
Abstract
(57)【要約】
【目的】 バンプを構成するＣｕメッキ層と最終絶縁膜
とのオ−バラップ部分で、最終絶縁膜に内部応力が加わ
ることによりクラックが発生するのを防止する。 【構成】 半導体基板１上に第１絶縁膜２を介して設け
られたボンディングパッド３上の最終絶縁膜４の開口部
に、第２絶縁膜５を形成することによって所定の大きさ
の複数のバンプ形成部分に分割し、これらの分割部分の
それぞれにＣｒ層６，Ｃｕ層７を介してＣｕメッキ層８
を形成し、これらのＣｕメッキ層８の全体を覆うように
半田層９を形成したことを特徴としている。 【効果】 バンプ内部を分割したことにより、個々のＣ
ｕメッキ層と最終絶縁膜とのオ−バラップ部分に加わる
応力が極めて小さくなるので、最終絶縁膜へのクラック
の発生が防止される。
とのオ−バラップ部分で、最終絶縁膜に内部応力が加わ
ることによりクラックが発生するのを防止する。 【構成】 半導体基板１上に第１絶縁膜２を介して設け
られたボンディングパッド３上の最終絶縁膜４の開口部
に、第２絶縁膜５を形成することによって所定の大きさ
の複数のバンプ形成部分に分割し、これらの分割部分の
それぞれにＣｒ層６，Ｃｕ層７を介してＣｕメッキ層８
を形成し、これらのＣｕメッキ層８の全体を覆うように
半田層９を形成したことを特徴としている。 【効果】 バンプ内部を分割したことにより、個々のＣ
ｕメッキ層と最終絶縁膜とのオ−バラップ部分に加わる
応力が極めて小さくなるので、最終絶縁膜へのクラック
の発生が防止される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に半導体素子のバンプ部の構造を改良した半導体装置お
よびその製造方法に関するものである。
に半導体素子のバンプ部の構造を改良した半導体装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の電極と外部へのリ−ド線と
の間を電気的に接続する方法として、細い導線を使用し
て相互に接続すべき点に接着する従来のワイヤボンディ
ング方式と、半導体装置の電極端子に突起電極（バン
プ）を設け直接接着するに充分な接着端を形成し、この
バンプに同時に接続するワイヤレスボンディング方式
は、例えば特公昭４７−３２０６号公報に記載されてい
る。
の間を電気的に接続する方法として、細い導線を使用し
て相互に接続すべき点に接着する従来のワイヤボンディ
ング方式と、半導体装置の電極端子に突起電極（バン
プ）を設け直接接着するに充分な接着端を形成し、この
バンプに同時に接続するワイヤレスボンディング方式
は、例えば特公昭４７−３２０６号公報に記載されてい
る。
【０００３】図８（ａ），（ｂ）は従来のこの種の半導
体装置の電極部分を示す平面図およびそのＥ−Ｅ線に相
当する半導体装置の断面図である。この図において、１
はシリコン基板、２はこのシリコン基板１上に形成され
た第１絶縁膜、３はバンプを形成するための下地金属と
なるＡｌボンディングパッド、４は前記Ａｌボンディン
グパッド３とＡｌ配線（図示せず）を保護する最終絶縁
膜（ガラスコ−ト膜）、６は前記Ａｌボンディングパッ
ド３上に形成されたＣｒ層、７はこのＣｒ層６上に形成
されたＣｕ層、８はこのＣｕ層７上に電気メッキにより
形成されたＣｕメッキ層、９はこのＣｕメッキ層８上に
形成された半田層であり、これら各層でバンプが形成さ
れている。
体装置の電極部分を示す平面図およびそのＥ−Ｅ線に相
当する半導体装置の断面図である。この図において、１
はシリコン基板、２はこのシリコン基板１上に形成され
た第１絶縁膜、３はバンプを形成するための下地金属と
なるＡｌボンディングパッド、４は前記Ａｌボンディン
グパッド３とＡｌ配線（図示せず）を保護する最終絶縁
膜（ガラスコ−ト膜）、６は前記Ａｌボンディングパッ
ド３上に形成されたＣｒ層、７はこのＣｒ層６上に形成
されたＣｕ層、８はこのＣｕ層７上に電気メッキにより
形成されたＣｕメッキ層、９はこのＣｕメッキ層８上に
形成された半田層であり、これら各層でバンプが形成さ
れている。
【０００４】従来の半導体装置は上記のように構成され
ており、第１絶縁膜２は、シリコン基板１上に減圧ＣＶ
Ｄにより数ｍｏｌ％のリンを含むＳｉＯ2膜で約０．７
μｍ堆積したものであり、Ａｌボンディングパッド３は
スパッタ装置で膜厚約１μｍを堆積したもので、バンプ
を形成するための下地金属であり、最終絶縁膜４は前記
Ａｌ配線とＡｌボンディングパッド３を保護するための
もので、リンを含むＳｉＯ2 膜とリンを含まないＳｉＯ
2 膜の２層構造のＣＶＤによるＳｉＯ2 膜が一般的に使
われている。Ｃｒ層６とＣｕ層７はＣｒ−Ｃｕ界面の不
純物（Ｏ2 など）を少なくするため、同一のスパッタ装
置で連続して堆積しており、Ｃｒ層６は膜厚約０．１μ
ｍ堆積したもので、Ａｌボンディングパッド３とＣｕ層
７との密着性を強くするためであり、Ｃｕ層７は膜厚数
μｍ堆積したもので、Ｃｕメッキ層８を電解メッキ法で
形成する際の電極（カソ−ド）となるものであり、Ｃｕ
メッキ層８は半田層９との濡れ性が良いために用いられ
ており、膜厚数十μｍであり、半田層９はプリント基板
とフェ−スダウンボンディングにより接着する。バンプ
径は約２００μｍであり、バンプの高さは数μｍであ
る。
ており、第１絶縁膜２は、シリコン基板１上に減圧ＣＶ
Ｄにより数ｍｏｌ％のリンを含むＳｉＯ2膜で約０．７
μｍ堆積したものであり、Ａｌボンディングパッド３は
スパッタ装置で膜厚約１μｍを堆積したもので、バンプ
を形成するための下地金属であり、最終絶縁膜４は前記
Ａｌ配線とＡｌボンディングパッド３を保護するための
もので、リンを含むＳｉＯ2 膜とリンを含まないＳｉＯ
2 膜の２層構造のＣＶＤによるＳｉＯ2 膜が一般的に使
われている。Ｃｒ層６とＣｕ層７はＣｒ−Ｃｕ界面の不
純物（Ｏ2 など）を少なくするため、同一のスパッタ装
置で連続して堆積しており、Ｃｒ層６は膜厚約０．１μ
ｍ堆積したもので、Ａｌボンディングパッド３とＣｕ層
７との密着性を強くするためであり、Ｃｕ層７は膜厚数
μｍ堆積したもので、Ｃｕメッキ層８を電解メッキ法で
形成する際の電極（カソ−ド）となるものであり、Ｃｕ
メッキ層８は半田層９との濡れ性が良いために用いられ
ており、膜厚数十μｍであり、半田層９はプリント基板
とフェ−スダウンボンディングにより接着する。バンプ
径は約２００μｍであり、バンプの高さは数μｍであ
る。
【０００５】次に、従来のバンプ形成工程を図９，図１
０について説明する。図９（ａ）では、第１絶縁膜２と
して減圧ＣＶＤにより膜厚約０．７μｍのＳｉＯ2 膜を
デポした後、スパッタ装置でＡｌボンディングパッド３
を約１μｍの膜厚に形成し、さらにその上にＣＶＤ法に
より最終絶縁膜４を形成したものを示し、図９（ｂ）で
は写真製版でバンプを形成する部分の穴開け後を示し、
図９（ｃ）では、膜厚約０．１μｍのＣｒ層６と膜厚約
１．０μｍのＣｕ層７をスパッタ装置でウエハ全面に堆
積した後を示し、図１０（ａ）では、バンプ形成部以外
はレジスト１０で覆い、バンプ形成部に電解メッキによ
り膜厚約１５μｍのＣｕメッキ層８の形成後を示し、図
１０（ｂ）では、レジスト１０を除去後、Ｃｒ層６とＣ
ｕ層７のエッチング後を示し、図１０（ｃ）では、Ｃｕ
メッキ層８上に半田層９を形成し、バンプ形成完了後を
示す。
０について説明する。図９（ａ）では、第１絶縁膜２と
して減圧ＣＶＤにより膜厚約０．７μｍのＳｉＯ2 膜を
デポした後、スパッタ装置でＡｌボンディングパッド３
を約１μｍの膜厚に形成し、さらにその上にＣＶＤ法に
より最終絶縁膜４を形成したものを示し、図９（ｂ）で
は写真製版でバンプを形成する部分の穴開け後を示し、
図９（ｃ）では、膜厚約０．１μｍのＣｒ層６と膜厚約
１．０μｍのＣｕ層７をスパッタ装置でウエハ全面に堆
積した後を示し、図１０（ａ）では、バンプ形成部以外
はレジスト１０で覆い、バンプ形成部に電解メッキによ
り膜厚約１５μｍのＣｕメッキ層８の形成後を示し、図
１０（ｂ）では、レジスト１０を除去後、Ｃｒ層６とＣ
ｕ層７のエッチング後を示し、図１０（ｃ）では、Ｃｕ
メッキ層８上に半田層９を形成し、バンプ形成完了後を
示す。
【０００６】
【発明が解決しようとする課題】上記のように形成され
た従来のバンプ構造をもつ半導体装置では、Ｃｕメッキ
層８を形成する際に、Ｃｕメッキ層８と最終絶縁膜４と
オ−バラップする部分で、最終絶縁膜４に内部応力が加
わり、図１１のようにクラック１１が発生するという問
題点があった。
た従来のバンプ構造をもつ半導体装置では、Ｃｕメッキ
層８を形成する際に、Ｃｕメッキ層８と最終絶縁膜４と
オ−バラップする部分で、最終絶縁膜４に内部応力が加
わり、図１１のようにクラック１１が発生するという問
題点があった。
【０００７】上記のように、Ｃｕメッキ層８と最終絶縁
膜４とオ−バラップする部分で、最終絶縁膜４にクラッ
ク１１が入るメカニズムを解決するため、発明者らは、
クラック１１が入る発生原因について、バンプ径と最終
絶縁膜４のクラック発生率との関係を調査した。このバ
ンプ径と最終絶縁膜４のクラック発生率との関係を図１
２に示す。
膜４とオ−バラップする部分で、最終絶縁膜４にクラッ
ク１１が入るメカニズムを解決するため、発明者らは、
クラック１１が入る発生原因について、バンプ径と最終
絶縁膜４のクラック発生率との関係を調査した。このバ
ンプ径と最終絶縁膜４のクラック発生率との関係を図１
２に示す。
【０００８】図１２からわかるように、バンプ径を大き
くすると、クラック１１の発生率が高くなり、バンプ径
がφ１００μｍ以下ではクラック発生率が極めて小さく
なることがわかった。
くすると、クラック１１の発生率が高くなり、バンプ径
がφ１００μｍ以下ではクラック発生率が極めて小さく
なることがわかった。
【０００９】半導体装置において、最終絶縁膜４にクラ
ック１１が入るメカニズムは次のように考えられる。す
なわち、電解メッキ法によりＣｕメッキ層８を形成する
場合、硫酸銅液中のＣｕ原子がバンプ形成部分に移動
し、Ｃｕメッキ層８が形成される。この際、Ｃｕメッキ
層８の形成部周辺の最終絶縁膜４にＣｕ原子の移動に伴
うＣｕメッキ層８の収縮力が加わるためであり、その収
縮率がバンプ径に比例しているものと考えられる。
ック１１が入るメカニズムは次のように考えられる。す
なわち、電解メッキ法によりＣｕメッキ層８を形成する
場合、硫酸銅液中のＣｕ原子がバンプ形成部分に移動
し、Ｃｕメッキ層８が形成される。この際、Ｃｕメッキ
層８の形成部周辺の最終絶縁膜４にＣｕ原子の移動に伴
うＣｕメッキ層８の収縮力が加わるためであり、その収
縮率がバンプ径に比例しているものと考えられる。
【００１０】本発明は、上記のような問題点を解消する
ためになされたもので、最終絶縁膜にクラックが入らな
い半導体装置およびその製造方法を得ることを目的とし
ている。
ためになされたもので、最終絶縁膜にクラックが入らな
い半導体装置およびその製造方法を得ることを目的とし
ている。
【００１１】
【課題を解決するための手段】本発明に係る請求項１に
記載の半導体装置は、ボンディングパッド上のバンプ内
部を所定以下の大きさの所要形状に分割したものであ
る。
記載の半導体装置は、ボンディングパッド上のバンプ内
部を所定以下の大きさの所要形状に分割したものであ
る。
【００１２】また、請求項２に記載の半導体装置の製造
方法は、半導体基板上に絶縁膜を形成し、その上にボン
ディングパッドを形成し、このボンディングパッド上に
バンプを分割するための絶縁膜を形成し、この上にＣｒ
層，Ｃｕ層を連続して形成し、さらにその上にＣｕメッ
キ層，半田層を形成し、バンプを形成するものである。
方法は、半導体基板上に絶縁膜を形成し、その上にボン
ディングパッドを形成し、このボンディングパッド上に
バンプを分割するための絶縁膜を形成し、この上にＣｒ
層，Ｃｕ層を連続して形成し、さらにその上にＣｕメッ
キ層，半田層を形成し、バンプを形成するものである。
【００１３】
【作用】本発明の請求項１においては、バンプ内部を分
割したことにより、最終絶縁膜に加わる内部応力を緩和
し、クラックの発生を抑制する。
割したことにより、最終絶縁膜に加わる内部応力を緩和
し、クラックの発生を抑制する。
【００１４】また、請求項２においては、半導体基板上
のボンディングパッド上に最終絶縁膜を形成し、その開
口部上にバンプが分割されるように第２絶縁膜を形成
し、その分割部分のそれぞれにＣｕメッキ層を形成して
バンプを形成することから、バンプ内部ではボンディン
グパッド上に形成されるＣｕメッキ層が分割された状態
で形成される。
のボンディングパッド上に最終絶縁膜を形成し、その開
口部上にバンプが分割されるように第２絶縁膜を形成
し、その分割部分のそれぞれにＣｕメッキ層を形成して
バンプを形成することから、バンプ内部ではボンディン
グパッド上に形成されるＣｕメッキ層が分割された状態
で形成される。
【００１５】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１（ａ），（ｂ）は本発明の半導体装置の電
極部分の半田層を除いた平面図およびそのＡ−Ａ線に相
当する半導体装置の断面図である。図１に示すように、
１〜４は上記従来装置と全く同一のものである。５はバ
ンプを形成するための下地金属であるＡｌボンディング
パッド３上にバンプ内部を４分割にし、それぞれの分割
部分の大きさを１００μｍ程度以下とするための幅約４
０μｍの第２絶縁膜、６は前記Ａｌボンディングパッド
３上および約５μｍ程度のオ−バラップ部分をもって第
２絶縁膜５および最終絶縁膜４上に形成されたＣｒ層、
７はこのＣｒ層６上に形成されたＣｕ層であり、８（８
ａ〜８ｄ）は４分割部分でそれぞれが成長したＣｕメッ
キ層であり、９はこのＣｕメッキ層８上に形成された半
田層である。
明する。図１（ａ），（ｂ）は本発明の半導体装置の電
極部分の半田層を除いた平面図およびそのＡ−Ａ線に相
当する半導体装置の断面図である。図１に示すように、
１〜４は上記従来装置と全く同一のものである。５はバ
ンプを形成するための下地金属であるＡｌボンディング
パッド３上にバンプ内部を４分割にし、それぞれの分割
部分の大きさを１００μｍ程度以下とするための幅約４
０μｍの第２絶縁膜、６は前記Ａｌボンディングパッド
３上および約５μｍ程度のオ−バラップ部分をもって第
２絶縁膜５および最終絶縁膜４上に形成されたＣｒ層、
７はこのＣｒ層６上に形成されたＣｕ層であり、８（８
ａ〜８ｄ）は４分割部分でそれぞれが成長したＣｕメッ
キ層であり、９はこのＣｕメッキ層８上に形成された半
田層である。
【００１６】次に、図１のバンプ形成工程を図２，図
３，図４について説明する。図２（ａ）は、図９（ａ）
と同様にして第１絶縁膜２として膜厚約０．７μｍのＳ
ｉＯ2 膜をデポした後、Ａｌボンディングパッド３，最
終絶縁膜４を形成した状態を示し、図２（ｂ）は最終絶
縁膜４をパタ−ニングして、その開口部に写真製版でバ
ンプを形成する部分を幅約３５μｍの第２絶縁膜５を形
成することによって内部分割し、それぞれの分割部分の
大きさを１００μｍ程度以下とした状態を示し、図２
（ｃ）は、膜厚約０．１μｍのＣｒ層６と膜厚約１．０
μｍのＣｕ層７をスパッタ装置で連続して堆積した後を
示し、図３（ａ）はバンプを形成する内部の４分割され
た部分にＣｒ層６，Ｃｕ層７が露出するようにレジスト
１０８で覆った後を示す。また、図３（ｂ）は、電解メ
ッキにより膜厚約１５μｍのＣｕメッキ層８（８ａ〜８
ｄ）を形成した後を示し、図３（ｃ）はレジスト除去後
の、図４（ａ）はさらにＣｕメッキ層８をマスクにスパ
ッタで形成されたＣｕ層７をエッチングで除去した状態
を示し、さらに図４（ｂ）ははんだ槽にウエハを浸漬
し、Ｃｕメッキ層８上に半田層９を形成してバンプを形
成した状態を示す。
３，図４について説明する。図２（ａ）は、図９（ａ）
と同様にして第１絶縁膜２として膜厚約０．７μｍのＳ
ｉＯ2 膜をデポした後、Ａｌボンディングパッド３，最
終絶縁膜４を形成した状態を示し、図２（ｂ）は最終絶
縁膜４をパタ−ニングして、その開口部に写真製版でバ
ンプを形成する部分を幅約３５μｍの第２絶縁膜５を形
成することによって内部分割し、それぞれの分割部分の
大きさを１００μｍ程度以下とした状態を示し、図２
（ｃ）は、膜厚約０．１μｍのＣｒ層６と膜厚約１．０
μｍのＣｕ層７をスパッタ装置で連続して堆積した後を
示し、図３（ａ）はバンプを形成する内部の４分割され
た部分にＣｒ層６，Ｃｕ層７が露出するようにレジスト
１０８で覆った後を示す。また、図３（ｂ）は、電解メ
ッキにより膜厚約１５μｍのＣｕメッキ層８（８ａ〜８
ｄ）を形成した後を示し、図３（ｃ）はレジスト除去後
の、図４（ａ）はさらにＣｕメッキ層８をマスクにスパ
ッタで形成されたＣｕ層７をエッチングで除去した状態
を示し、さらに図４（ｂ）ははんだ槽にウエハを浸漬
し、Ｃｕメッキ層８上に半田層９を形成してバンプを形
成した状態を示す。
【００１７】上記のように構成された半導体装置におい
ては、第２絶縁膜５でバンプ内部を４分割し、それぞれ
の分割部分の大きさを１００μｍ程度以下とすることに
より、Ｃｕメッキ層８が成長する際に、４分割された部
分のＣｕメッキ層８が互いに接触せずに成長するため最
終絶縁膜４に加わるストレスを従来の構造に比べ、極め
て低く抑えることができ、したがって、最終絶縁膜４の
クラック１１の発生を防止することができる。
ては、第２絶縁膜５でバンプ内部を４分割し、それぞれ
の分割部分の大きさを１００μｍ程度以下とすることに
より、Ｃｕメッキ層８が成長する際に、４分割された部
分のＣｕメッキ層８が互いに接触せずに成長するため最
終絶縁膜４に加わるストレスを従来の構造に比べ、極め
て低く抑えることができ、したがって、最終絶縁膜４の
クラック１１の発生を防止することができる。
【００１８】なお、上記図１の実施例では、バンプ内部
を４分割し、それぞれの分割部分の大きさを１００μｍ
程度以下としているが、本実施例では、バンプ内部の分
割部分の大きさを１００μｍ程度以下とするように小分
割（例えば８分割，１６分割など）にしても同様の効果
が期待できる。
を４分割し、それぞれの分割部分の大きさを１００μｍ
程度以下としているが、本実施例では、バンプ内部の分
割部分の大きさを１００μｍ程度以下とするように小分
割（例えば８分割，１６分割など）にしても同様の効果
が期待できる。
【００１９】図５（ａ），（ｂ）は、バンプ内部を８分
割にした実施例を示す図で、図１（ａ），（ｂ）と同様
な図であり、また、図６（ａ），（ｂ）は六角形などの
多角形を粗密に配列分割した構造を示す実施例であり、
図７（ａ），（ｂ）はド−ナツ状に配列分割した構造を
示す図であり、いずれも図１の実施例と同様な効果が期
待できる。なお、図５（ｂ），図６（ｂ），図７（ｂ）
はそれぞれ図５（ａ），図６（ａ），図７（ａ）のＢ−
Ｂ線，Ｃ−Ｃ線，Ｄ−Ｄ線に相当する半導体装置の断面
図である。
割にした実施例を示す図で、図１（ａ），（ｂ）と同様
な図であり、また、図６（ａ），（ｂ）は六角形などの
多角形を粗密に配列分割した構造を示す実施例であり、
図７（ａ），（ｂ）はド−ナツ状に配列分割した構造を
示す図であり、いずれも図１の実施例と同様な効果が期
待できる。なお、図５（ｂ），図６（ｂ），図７（ｂ）
はそれぞれ図５（ａ），図６（ａ），図７（ａ）のＢ−
Ｂ線，Ｃ−Ｃ線，Ｄ−Ｄ線に相当する半導体装置の断面
図である。
【００２０】
【発明の効果】以上説明したように、本発明による請求
項１に記載の半導体装置は、Ｃｕメッキ層を分割してそ
の分割部分をそれぞれ１００μｍ程度以下に形成してい
るので、Ｃｕメッキ層による最終絶縁膜への内部応力を
緩和し、クラックの発生を抑制する効果がある。
項１に記載の半導体装置は、Ｃｕメッキ層を分割してそ
の分割部分をそれぞれ１００μｍ程度以下に形成してい
るので、Ｃｕメッキ層による最終絶縁膜への内部応力を
緩和し、クラックの発生を抑制する効果がある。
【００２１】また、請求項２に記載の半導体装置の製造
方法は、半導体基板上のボンディングパッド上に開口さ
れた最終絶縁膜の開口部に第２絶縁膜を形成して所定の
大きさのバンプが形成されるように所要形状に、かつ所
要数に分割し、これらの分割部分のそれぞれにＣｕメッ
キ層を形成し、その分割されて形成されたＣｕメッキ層
の全体を覆うように半田層を形成してバンプを形成する
ので、各Ｃｕメッキ層による最終絶縁膜への内部応力は
極めて小さくなり最終絶縁膜へのクラックの発生を防止
することができる。
方法は、半導体基板上のボンディングパッド上に開口さ
れた最終絶縁膜の開口部に第２絶縁膜を形成して所定の
大きさのバンプが形成されるように所要形状に、かつ所
要数に分割し、これらの分割部分のそれぞれにＣｕメッ
キ層を形成し、その分割されて形成されたＣｕメッキ層
の全体を覆うように半田層を形成してバンプを形成する
ので、各Ｃｕメッキ層による最終絶縁膜への内部応力は
極めて小さくなり最終絶縁膜へのクラックの発生を防止
することができる。
【図１】本発明の一実施例である半導体装置の要部を示
す図である。
す図である。
【図２】本発明のバンプの形成工程を示す断面図であ
る。
る。
【図３】図２に引き続く工程を示す断面図である。
【図４】図３に引き続く工程を示す断面図である。
【図５】本発明の他の実施例の要部を示す図である。
【図６】本発明のさらに他の実施例の要部を示す図であ
る。
る。
【図７】本発明のさらに他の実施例の要部を示す図であ
る。
る。
【図８】従来の半導体装置の要部を示す図である。
【図９】従来の製造工程を示す断面図である。
【図１０】図８に引き続く工程を示す断面図である。
【図１１】従来の半導体装置の問題点を示す断面図であ
る。
る。
【図１２】バンプ径と最終絶縁膜へのクラック発生率と
の関係を示す図である。
の関係を示す図である。
１ シリコン基板
２ 第１絶縁膜
３ Ａｌボンディングパッド
４ 最終絶縁膜
５ 第２絶縁膜
６ Ｃｒ層
７ Ｃｕ層
８ Ｃｕメッキ層
９ 半田層
１０ レジスト
Claims (2)
- 【請求項１】半導体基板上に第１絶縁膜を介して設けら
れたボンディングパッド上の最終絶縁膜の開口部に、バ
ンプが形成された半導体装置において、前記バンプ内部
を所定以下の大きさの所要形状に分割したことを特徴と
する半導体装置。 - 【請求項２】半導体基板の第１絶縁膜上にボンディング
パッドを形成し、このボンディングパッド上に形成され
た最終絶縁膜の開口部にバンプを分割するための第２絶
縁膜を形成する工程と、前記ボンディングパッド上にバ
ンプを形成するためのＣｒ層とＣｕ層を連続スパッタに
より形成する工程と、バンプ形成部の分割部分にＣｒ層
とＣｕ層を露出するレジスト工程と、分割部分にＣｕメ
ッキ層を形成する工程と、このＣｕメッキ層をマスクに
スパッタＣｒ層とスパッタＣｕ層を除去するエッシング
工程と、前記Ｃｕメッキ層上に半田層を形成する工程を
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164161A JPH0513418A (ja) | 1991-07-04 | 1991-07-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164161A JPH0513418A (ja) | 1991-07-04 | 1991-07-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513418A true JPH0513418A (ja) | 1993-01-22 |
Family
ID=15787892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3164161A Pending JPH0513418A (ja) | 1991-07-04 | 1991-07-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513418A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1030365A1 (en) * | 1997-10-17 | 2000-08-23 | Ibiden Co., Ltd. | Package substrate |
| US6111628A (en) * | 1997-03-06 | 2000-08-29 | Sharp Kabushiki Kaisha | Liquid crystal display device including plural bump electrodes |
| WO2002001637A3 (en) * | 2000-06-28 | 2002-09-26 | Intel Corp | Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs |
| US6525422B1 (en) | 1997-01-20 | 2003-02-25 | Sharp Kabushiki Kaisha | Semiconductor device including bump electrodes |
| JP2004221524A (ja) * | 2003-01-10 | 2004-08-05 | Samsung Electronics Co Ltd | 半田バンプ構造及びその製造方法 |
| JP2005129931A (ja) * | 2003-10-22 | 2005-05-19 | Samsung Electronics Co Ltd | 半田バンプ構造の形成方法 |
| US7180195B2 (en) | 2003-12-17 | 2007-02-20 | Intel Corporation | Method and apparatus for improved power routing |
| JP2007096315A (ja) * | 2005-09-27 | 2007-04-12 | Agere Systems Inc | フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法 |
| WO2007085988A1 (en) * | 2006-01-24 | 2007-08-02 | Nxp B.V. | Stress buffering package for a semiconductor component |
| US7579692B2 (en) | 2000-09-04 | 2009-08-25 | Seiko Epson Corporation | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument |
| US7633111B2 (en) * | 2004-08-07 | 2009-12-15 | Atmel Automotive Gmbh | Semiconductor structure |
| JP2010205978A (ja) * | 2009-03-04 | 2010-09-16 | Panasonic Corp | 半導体装置、及び該半導体装置を備えた実装体 |
| WO2010106740A1 (ja) * | 2009-03-19 | 2010-09-23 | パナソニック株式会社 | 半導体装置および半導体基板、並びに半導体装置の製造方法 |
| JP2014154844A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | 半導体装置 |
| US11729910B2 (en) | 2020-12-11 | 2023-08-15 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and electronic component package |
| EP4280265A1 (en) * | 2022-05-19 | 2023-11-22 | NXP USA, Inc. | Patterned and planarized under-bump metallization |
-
1991
- 1991-07-04 JP JP3164161A patent/JPH0513418A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525422B1 (en) | 1997-01-20 | 2003-02-25 | Sharp Kabushiki Kaisha | Semiconductor device including bump electrodes |
| US6933607B2 (en) | 1997-01-20 | 2005-08-23 | Sharp Kabushiki Kaisha | Semiconductor device with bumps on electrode pads oriented in given direction |
| US7005741B2 (en) | 1997-01-20 | 2006-02-28 | Sharp Kabushiki Kaisha | Liquid crystal display device and/or circuit substrate including bump electrodes and electrode pads |
| US6111628A (en) * | 1997-03-06 | 2000-08-29 | Sharp Kabushiki Kaisha | Liquid crystal display device including plural bump electrodes |
| USRE41242E1 (en) | 1997-10-17 | 2010-04-20 | Ibiden Co., Ltd. | Package substrate |
| USRE41051E1 (en) | 1997-10-17 | 2009-12-22 | Ibiden Co., Ltd. | Package substrate |
| EP1030365A1 (en) * | 1997-10-17 | 2000-08-23 | Ibiden Co., Ltd. | Package substrate |
| WO2002001637A3 (en) * | 2000-06-28 | 2002-09-26 | Intel Corp | Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs |
| US7033923B2 (en) | 2000-06-28 | 2006-04-25 | Intel Corporation | Method of forming segmented ball limiting metallurgy |
| US7034402B1 (en) | 2000-06-28 | 2006-04-25 | Intel Corporation | Device with segmented ball limiting metallurgy |
| US7579692B2 (en) | 2000-09-04 | 2009-08-25 | Seiko Epson Corporation | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument |
| JP2004221524A (ja) * | 2003-01-10 | 2004-08-05 | Samsung Electronics Co Ltd | 半田バンプ構造及びその製造方法 |
| JP2005129931A (ja) * | 2003-10-22 | 2005-05-19 | Samsung Electronics Co Ltd | 半田バンプ構造の形成方法 |
| US7208402B2 (en) | 2003-12-17 | 2007-04-24 | Intel Corporation | Method and apparatus for improved power routing |
| US7180195B2 (en) | 2003-12-17 | 2007-02-20 | Intel Corporation | Method and apparatus for improved power routing |
| US7633111B2 (en) * | 2004-08-07 | 2009-12-15 | Atmel Automotive Gmbh | Semiconductor structure |
| JP2007096315A (ja) * | 2005-09-27 | 2007-04-12 | Agere Systems Inc | フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法 |
| JP2009524922A (ja) * | 2006-01-24 | 2009-07-02 | エヌエックスピー ビー ヴィ | 半導体部品のための応力緩衝パッケージ |
| WO2007085988A1 (en) * | 2006-01-24 | 2007-08-02 | Nxp B.V. | Stress buffering package for a semiconductor component |
| US8338967B2 (en) | 2006-01-24 | 2012-12-25 | Nxp B.V. | Stress buffering package for a semiconductor component |
| JP2010205978A (ja) * | 2009-03-04 | 2010-09-16 | Panasonic Corp | 半導体装置、及び該半導体装置を備えた実装体 |
| US8508051B2 (en) | 2009-03-04 | 2013-08-13 | Panasonic Corporation | Protection film having a plurality of openings above an electrode pad |
| WO2010106740A1 (ja) * | 2009-03-19 | 2010-09-23 | パナソニック株式会社 | 半導体装置および半導体基板、並びに半導体装置の製造方法 |
| JP2010225690A (ja) * | 2009-03-19 | 2010-10-07 | Panasonic Corp | 半導体装置および半導体基板、並びに半導体装置の製造方法 |
| US8525332B2 (en) | 2009-03-19 | 2013-09-03 | Panasonic Corporation | Semiconductor device having semiconductor substrate, and method of manufacturing the same |
| JP2014154844A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | 半導体装置 |
| US11729910B2 (en) | 2020-12-11 | 2023-08-15 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and electronic component package |
| EP4280265A1 (en) * | 2022-05-19 | 2023-11-22 | NXP USA, Inc. | Patterned and planarized under-bump metallization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100264479B1 (ko) | 범프전극의 구조와 그 형성방법 | |
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US5418186A (en) | Method for manufacturing a bump on a semiconductor chip | |
| JPH0513418A (ja) | 半導体装置およびその製造方法 | |
| JPH07123122B2 (ja) | 集積回路チツプ実装構造及びその形成方法 | |
| US8389406B2 (en) | Method of manufacturing semiconductor device | |
| JP2001176904A (ja) | 半導体装置及びその製造方法 | |
| US20030052415A1 (en) | Solder bump structure and a method of forming the same | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP2989696B2 (ja) | 半導体装置及びその実装方法 | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| JPH0195539A (ja) | 半導体装置及びその製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP3263859B2 (ja) | 半導体装置 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| KR970005717B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH02138740A (ja) | 半導体装置の製造方法 | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit |