JP4381191B2 - 半導体パッケージ及び半導体装置の製造方法 - Google Patents

半導体パッケージ及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4381191B2
JP4381191B2 JP2004081491A JP2004081491A JP4381191B2 JP 4381191 B2 JP4381191 B2 JP 4381191B2 JP 2004081491 A JP2004081491 A JP 2004081491A JP 2004081491 A JP2004081491 A JP 2004081491A JP 4381191 B2 JP4381191 B2 JP 4381191B2
Authority
JP
Japan
Prior art keywords
solder
sub
layer
conductive portion
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004081491A
Other languages
English (en)
Other versions
JP2005268661A (ja
Inventor
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2004081491A priority Critical patent/JP4381191B2/ja
Priority to CNB2004100841450A priority patent/CN100481417C/zh
Priority to US10/995,411 priority patent/US7227263B2/en
Publication of JP2005268661A publication Critical patent/JP2005268661A/ja
Application granted granted Critical
Publication of JP4381191B2 publication Critical patent/JP4381191B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

この発明は、半導体パッケージ及び当該パッケージを具える半導体装置の製造方法に関する。
従来より、携帯機器等の電子器機に搭載される半導体装置の外形サイズ（すなわち、パッケージサイズ）の小型化及び薄型化に対する要求が高まっている。これに伴い、半導体チップの外形サイズとほぼ同じ外形サイズにパッケージングが施された半導体装置であるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案されている。
また、製造コストの低減を図る点から、ウェハ状態で半田ボール等の外部端子を形成する外部端子形成工程までを完了させた後、ダイシング等によって個片分割して得られる、ＷＣＳＰ（Ｗａｆｅｒｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が、ＣＳＰの一つの形態として注目されている。
また、ＣＳＰが有する外部端子として、被接触面との接触面積の増大（すなわち、接触抵抗の低減）等の目的から、半田塊として、プラスチック材料等を含有するコア部の表面に金属層及び半田層を順次に設ける方法が提案されている（例えば、特許文献１及び特許文献２参照）。
特許第３２１７０４６号公報 特開２００２−１７０４２７号公報
ところが、これまでのパッケージ構造は、封止層の表面と実質的に同一平面をなしているポスト部の頂面上に外部端子をリフロー形成する構成となっている。そのため、外部端子とポスト部との接触面積が小さいことに起因して、パッケージと実装用基板との間の電気的接続の信頼性が低下する虞があった。
そこで、この発明の主たる目的は、外部端子が密着性良く搭載された高信頼性な半導体パッケージ及びその製造方法、ならびに、当該半導体パッケージと実装用基板との間の接続信頼性の向上が実現された半導体装置及びその製造方法を提供することにある。
この目的の達成を図るため、この発明の半導体パッケージの製造方法によれば、下記のような構成上の特徴を有する。
すなわち、まず、電極パッドが主表面に形成された半導体チップを用意する。次に、この電極パッド上に配置される第１の面を有する第１のサブ導電部と、頂面を含む第２の面を具える第２のサブ導電部とを有する導電部を形成する。次に、この第２のサブ導電部の頂面を露出させるように、半導体チップの主表面を覆う封止層を形成する。次に、第２のサブ導電部の頂面の少なくとも一部を除去して、封止層の上面よりも下方に底面を有する凹部を形成する。次に、この凹部にフラックスを供給する。次に、第２のサブ導電部から離れる方向に伸びる外形が柱状であってかつ表面が半田層からなる半田層付き円柱状コアであって、プラスチック材料を含有する中細の円柱形状のコア部を有しており、コア部の表面に設けられている半田層の融点よりも高い融点の材料からなる金属層と、半田層とが順次に積層されている半田層付き円柱状コアの一端を、第２のサブ導電部の凹部に挿入して半田層付き円柱状コアを配置する。次に、半田層の融点以上であってかつ金属層の融点未満の温度で、この半田層を加熱溶融して第２のサブ導電部と接着させて外部端子を形成する。
なお、封止層を形成する工程では、第２のサブ導電部の頂面を覆うように半導体チップの主表面に封止層形成層を形成した後、頂面が露出される高さまで封止層形成層を研磨して封止層を形成する。
また、この発明の半導体パッケージの製造方法によれば、下記のような構成上の特徴を有する。
すなわち、まず、電極パッドが主表面に形成された半導体チップを用意する。次に、この電極パッド上に配置される第１の面を有する第１のサブ導電部と、頂面を含む第２の面を具える第２のサブ導電部とを有する導電部を形成する。次に、この第２のサブ導電部の頂面の一部に凹部を形成する。次に、この凹部内に半田を供給する。次に、この半田の頂面を露出させるように、半導体チップの主表面を覆う封止層を形成する。次に、半田の頂面にフラックスを供給する。次に、フラックスを介して第２のサブ導電部と対向する位置に、表面が半田層からなる半田層付き円柱状コアを配置する。次に、半田層を加熱溶融して半田と接着させて外部端子を形成する。
なお、封止層を形成する工程では、凹部に供給された半田を覆う蓋部を形成し、蓋部を覆うように半導体チップの主表面に封止層形成層を形成した後、半田が露出される高さまで封止層形成層及び蓋部を研磨して封止層を形成する。
このような構成によれば、導電部の頂面に形成された凹部にフラックスを貯留させることができる。
これにより、凹部を覆うように配置した球状の半田塊を、流れ出しが抑制されたフラックスによって確実に保持（すなわち、仮固定）させておくことができる。
そのうえ、流動性を有するフラックスが凹部の開口と当該開口を覆うように配置された球状の半田塊との間の隙間を充填するため、半田塊とフラックスとの接触面積を増大させることができる。その結果、半田塊を加熱溶融させた際の半田の表面張力を小さくでき、よって、被接着面に対する濡れ性を促進させることができる。
従って、凹部にフラックスを貯留させることにより、リフロー形成まで間の搬送過程やリフロー時における振動等による半田塊の位置ずれを抑制できるのはもとより、良好な半田の溶融接続を実現することができる。
さらに、導電部の頂面の凹部をウェットエッチングで形成可能なため、フォトリソグラフィ技術を用いて形成する際の厳密な位置合わせ精度が要求されない。よって、凹部を比較的平易な方法によって形成することができるので、製造コストや歩留まり等に対する懸念を緩和できる。
そのうえ、外部端子を構成する半田の一部が凹部に充填されることから、封止層表面よりも内側、すなわち半導体チップ側で外部端子と導電部とが接合された半導体パッケージとなる。
よって、外部端子と導電部との接着性がより確実となるので、これまでよりも高信頼性な半導体パッケージを実現することができる。
このことから、導電部に形成された凹部を、フラックスを貯留する貯留部として機能させるとともに、凹部に充填された半田によって導電部と外部端子との密着性を向上させる密着性向上部として機能させることができる。
さらに、このような半導体パッケージを実装用基板に実装することにより、半導体パッケージと実装用基板との間の電気的接続の信頼性が向上するため、高信頼性な半導体装置を実現することができる。
以下に、この発明の実施の形態につき説明する。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、従って、この発明は図示例に限定されるものではない。また、図を分かり易くするために、断面を示すハッチングは、一部分を除き省略してある。尚、以下の説明は、単なる好適例に過ぎず、また、例示した数値的条件は何らこれに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
＜第１の参考例＞
図１（Ａ）から図６（Ｂ）を参照して、この発明の第１の参考例に係る半導体パッケージ及び半導体装置およびこれらの製造方法について説明する。尚、半導体パッケージとしてＷＣＳＰの場合を例に挙げて説明する（以下の各実施の形態についても同様とする）。
図１（Ａ）に示すように、この参考例の半導体パッケージ１０であるＷＣＳＰは、半導体チップ１２の主表面１２ａ上に電極パッド１４が形成されている。電極パッド１４は、半導体チップ１２の表面領域に形成された、不図示の回路素子と電気的に接続された電極であり、例えば、アルミニウム（Ａｌ）からなる。半導体チップ１２の主表面１２ａ上には、電極パッド１４の頂面１４ａの少なくとも一部を露出させるように、パッシベーション膜１５及び絶縁膜１６が順次に設けられている。すなわち、電極パッド１４の頂面１４ａは、パッシベーション膜１５及び絶縁膜１６によって形成された開口の底面を構成している。パッシベーション膜１５は、回路素子と対向する位置に設けられ回路素子を保護する保護膜として機能し、例えば、シリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）からなる。また、絶縁膜１６は、熱応力を吸収して緩衝する緩衝層となる低硬度の膜であり、例えば、ポリイミド膜からなる。各電極パッド１４は導電部１７と電気的に接続されている。導電部１７は、第１のサブ導電部１８と第２のサブ導電部２０とを具えている。ここでの第１のサブ導電部１８は、電極パッド１４上に配置される、すなわち電極パッド１４の頂面１４ａと接触する第１の面１８ａを有し、かつ半導体チップの主表面１２ａに沿って絶縁膜１６上に延在する専用の配線層（以下、再配線層とも称する。）とする。また、ここでの第２のサブ導電部２０は、当該配線層１８上に形成されかつ第２の面としての頂面２０ａを含む、導電性のポスト部とする。第１のサブ導電部としての再配線層１８によって、電極パッド１４の位置に依存することなく、後述する半田ボール２４１を半導体チップ１２より上側のシフトした位置に再配置可能となる。再配線層１８は、例えば、銅（Ｃｕ）からなる。また、第２のサブ導電部としてのポスト部２０は、例えば、銅からなる。また、ポスト部２０上には、実装用基板に接続するための外部端子として、ドーム形状の外部端子２４が形成されている。こうして、電極パッド１４と外部端子２４とが、専用の再配線層１８及びポスト部２０を介して電気的に個別に接続されている。尚、外部端子２４は、半田のみからなるものでも良いが、ここでは、プラスチック材料を含有するコア部２４２の表面に、金属層２４４及び半田層２４６が順次に積層形成された多層構造とする（詳細後述）。また、半導体チップ１２の主表面１２ａ上には、ポスト部２０の周囲を埋め込むとともにポスト部２０の頂面２０ａを露出させる高さに、封止層３０が形成されている。封止層３０は、例えば、エポキシ樹脂からなる。
この参考例の半導体装置１０の構造上の主たる特徴は、第２のサブ導電部であるポスト部２０の頂面２０ａの少なくとも一部に、封止層３０の上面３０ａよりも下方に、すなわち封止層の表面３０ａの位置よりも低い位置に、底面を有する凹部３５が形成されている点である。
この構成例では、第２のサブ導電部であるポスト部２０の頂面２０ａの全面が封止層の上面３０ａよりも下方に形成され、凹部３５を形成している。
このため、外部端子２４を構成する半田の一部が凹部３５に充填されており、封止層の表面３０ａよりも内側、すなわち、半導体チップ１２側に外部端子２４とポスト部２０との接合部分が形成されている。
すなわち、凹部３５に充填されている半田部分が、ポスト部２０の頂面２０ａとはもとより凹部３５の側面３５ｂを構成する封止層３０とも接着しているため、外部端子２４とポスト部との密着性がこれまでよりも確実となる。よって、これまでよりも高信頼性な半導体パッケージであるＷＣＳＰ１０が実現される。
続いて、上述した半導体パッケージ１０が実装用基板（或いは、マザーボードとも称する。）５０に実装された半導体装置１００について説明する。
図１（Ｂ）に示すように、この参考例の半導体装置１００が具える実装用基板５０の表面には、内部の配線設計（不図示）に基づいて形成された電極パッド５３が配置されている。そして、電極パッド５３に外部端子２４が溶融接続されることにより、実装用基板５０上にＷＣＳＰ１０が実装されている。
このとき、外部端子２４とポスト部２０との密着性が向上されたＷＣＳＰ１０によって、ＷＣＳＰ１０と実装用基板５０との間の電気的接続の信頼性が向上して、これまでよりも高信頼性な半導体装置が実現される。
続いて、図２（Ａ）から図５を参照して、この半導体パッケージ１０の製造方法について説明する。
先ず、半導体チップ用意工程として、電極パッド１４がその主表面１２ａに形成された半導体チップ１２を用意する。
そこで、後工程のダイシングによって個片化されるべき半導体チップ１２が複数配置された、半導体ウェハ４０を用意する。尚、図中には便宜上約３個の個片化前の半導体チップ１２が図示されているが、これに限定されるものではない。
その後、ウェハ４０の表面全面に、電極パッド１４の頂面１４ａを露出させるようにして、シリコン酸化膜からなるパッシベーション膜１５、及びポリイミド膜からなる絶縁膜１６を順次に形成する（図２（Ａ））。
次に、導電部形成工程を以下の手順で行う。
先ず、露出している電極パッド１４の頂面１４ａを含め絶縁膜１６の上側からこれらを覆うように、例えば、銅膜をスパッタ法を用いて形成する。その後、電極パッド１４と電気的に接続されるとともに当該主表面１２ａに沿って延在する、第１のサブ導電部としての配線層（すなわち、再配線層）１８を、ホトリソ及びスパッタ等によって形成する（図２（Ｂ））。ここでは、再配線層１８が有する第１の面１８ａが電極パッド１４上に配置されている。次に、再配線層１８上の所定位置に、頂面を含む第２の面２０１ａを有する
凹部形成前の第２のサブ導電部であるポスト部２０１を、例えば、無電解めっき法等によって銅で形成する（図２（Ｃ））。ここでのポスト部２０１は、例えば、直径約４００μｍ及び高さ約１００μｍの円柱形状とする。尚、ポスト部の形成には、無電解めっき法のほかに電解めっき法等を用いることができる。
次に、封止層形成工程として、半導体チップの主表面１２ａの上側から、スピン塗布等によりエポキシ樹脂を塗布した後加熱して、ポスト部２０１が隠れる程度の厚みの封止層形成層３０１を形成する（図３（Ａ））。その後、例えば、グラインダーによって封止層形成層３０１に対して研磨を行い、ポスト部２０１の頂面２０１ａを露出させて封止層３０を形成する（図３（Ｂ））。
次に、凹部形成工程として、ポスト部２０１の頂面２０１ａの少なくとも一部を所定深さ除去して、封止層３０の表面３０ａの上面よりも下方に底面を有する凹部を形成する。
ここでは、ポスト部２０１の頂面２０１ａ全面が封止層の表面の位置よりも低い位置となるように所定深さ除去して、凹部３５を形成する。
そこで、先ず、封止層３０及びポスト部２０１上にレジストを形成する（不図示）。その後、当該レジストに対して露光・現像を行い、サブポスト部２０１の頂面２０１ａ全面を露出させるマスクパターン４２を形成する（図３（Ｃ））。その後、このマスクパターン４２をマスクとして用いて、当該マスクパターン４２から露出するサブポスト部２０１をエッチング除去する。ここでのエッチングは、例えば、強酸性のウェットエッチング溶液を用いたウェットエッチング用いて行う。強酸性のウェットエッチング溶液としては、例えば、塩酸（ＨＣｌ水溶液）やフッ酸（ＨＦ水溶液）を含有する溶液等を用いることができる。尚、エッチング方法は、上述したウェットエッチングのみに限定されず、ドライエッチング或いは機械的な研削等を任意好適に選択しても良い。こうして、ポスト部２０の頂面２０ａを底面とする凹部３５を形成する（図４（Ａ））。
ここでの凹部３５の深さは、後工程において、凹部３５を、フラックスを貯留する貯留部として機能させるとともに、凹部３５に供給する半田によってポスト部と外部端子との密着性を向上させる密着性向上部として機能させる点を考慮して設定する。
そのため、この構成例では、凹部３５の深さを、ポスト部２０１の頂面２０１ａから、当該ポスト部２０１の径（すなわち、直径）の２から１０％の範囲内のまでの深さとするのが良い。ここでは、凹部３５の深さが約２０μｍとなるまでエッチングを行う。尚、ここでのポスト部の外形が角柱の場合には、円相当径を算出して設定する。
次に、フラックス供給工程として、ポスト部２０と対向する位置、すなわち露出された凹部３５に、フラックス３７を供給する（図４（Ｂ））。フラックスとは、半田が接着される被接着面上の酸化膜等を除去する清浄作用や、加熱溶融した半田の表面張力を小さくして被接着面に対する濡れ性の促進作用等を果たす物質をいう。ここでのフラックスの供給は、例えば、フラックス転写のうち基板反りの抑制に効果的なピン転写法を用いることができる。
このときのフラックス３７の供給量は、後工程で凹部３５の開口を覆う位置に半田ボール２４１を配置した際に半田ボール２４１と接触可能な量であれば良く、ここでは、各凹部３５を充填して封止層３０上に溢れる程度に供給する。
次に、半田塊配置工程として、ポスト部２０と対向する位置、すなわち凹部３５の開口を覆う位置に、フラックス３７を介して半田塊としての半田ボール２４１をそれぞれ配置する。ここでの半田ボールの直径は、例えば、約５００μｍである（図４（Ｃ））。
ここでの半田ボール２４１を、プラスチック材料を含有する球状のコア部２４２の表面に、金属層２４４及び半田層２４６１が順次に積層して設けられた多層構造とする。多層構造の半田ボールは、半田材料のみからなる半田ボールよりも軽量であるのはもとより、実装用基板への実装時に、熱膨張率の差によって発生する熱応力をコア部が吸収して半田層にクラックが発生するのを抑制し、しかも、被接触面との接触面積の増大（すなわち、接触抵抗の低減）を実現することができる。
そこで、この参考例に用いる半田ボール２４１の一例について、さらに詳細に説明する。
球状のコア部２４２の形成は、例えば、球状の成型金型にプラスチック材料を注入して行うことができる。
また、コア部２４２となるプラスチック材料としては、例えば、ポリエチレン、ポリプロピレン、ポリメチルベンゼン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリスチレン、ポリメチルメタクリレート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリアミド、ポリイミド、ポリスルフォン、ポリフェニレンオキサイド、ポリアセタール等の線状または架橋高分子や、エポキシ樹脂、フェノール樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体、トリアリルイソシアヌレート重合体、ベンゾグアナミン重合体等の網目構造を有する樹脂等を用いることができる。尚、上記プラスチック材料は、１種類または複数の材料の組み合わせからなる材料を用いても良い。また、これらの樹脂のうちで、特に好ましいものは、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体等の網目構造を有する樹脂である。
また、金属層２４４としては、例えば、導電性を有しかつ融点が９００℃以上の材料からなる層で形成することができる。そこで、金属層２４４を形成する材料として、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）や、これらを主成分とする合金等を用いることができる。また、金属層２４４のコア部２４２の表面への形成方法としては、例えば、無電解めっき法、真空蒸着法、イオンプレーティング法、あるいはイオンスパッタリング法等を用いることができる。
また、ここでの半田層２４６１とは、導電性を有しかつ融点が３５０℃以下の低融点金属材料からなる層を言い、例えば、錫（Ｓｎ）と鉛（Ｐｂ）との合金、インジウム（Ｉｎ）、錫、鉛や、これらを主成分とする合金等を用いることができる。また、半田層２４６１の金属層２４４の表面への形成方法としては、例えば、無電解めっき法や、ハイブリダイゼーションまたはメカノフュージョン法を用いた機械的、物理的方法を用いることができる。
こうして、半田ボールを加熱溶融して外部端子を形成するまでの間、半田ボール２４１は、凹部３５に供給されたフラックス３７によってポスト部２０上に保持されている。そのため、外部からの振動等によってフラックスが流れ出すことがないので、半田ボールが位置ずれを起こすのを抑制することができる。
次に、外部端子形成工程として、半田ボール２４１を加熱溶融してポスト部２０上に外部端子２４を形成する。外部端子２４を形成後、フラックス残渣を溶剤で洗浄して除去する（図５）。すなわち、ここでは、半田ボール２４１のうち半田層２４６１の融点以上の温度であってかつ金属層２４４の融点未満の温度で加熱して、最外層の半田層２４６のみを加熱溶融して、外部端子２４を形成する。
この構成例では、外部端子をリフロー形成するまでの間の半田ボール２４１の位置ずれが、凹部３５に貯留されたフラックスによって抑制されるため、外部端子を所定位置に精度良く形成することができる。
さらに、この構成例では、外部端子を構成する半田の一部が凹部３５に充填されているので、封止層表面よりも内側で外部端子とポスト部とが接合されている。よって、外部端子２４とポスト部２０との接着性がより確実となる。
外部端子形成後、例えば、ダイシングブレードによって隣り合う半導体チップ１２間を切断して、ＷＣＳＰ１０毎に切り出す（図１（Ａ）参照）。
また、ＷＣＳＰ１０の実装用基板５０への実装は、例えば、以下のようにして行う。
先ず、実装用基板５０上に、当該実装用基板５０上の電極パッド５３と外部端子２４とが接触するように、ＷＣＳＰ１０を配置する。
その後、半田層２４６の融点以上の温度であってかつ半田層２４６の内側の金属層２４４の融点未満の温度で加熱する。
これにより、溶融された半田層２４６が、溶融されずに残存している金属層２４４と電極パッド５３及びポスト部２０との間隙部分に埋め込まれた状態で固着されて、ＷＣＳＰ１０と実装用基板５０とが電気的に接続される。こうして実装用基板５０にＷＣＳＰ１０が実装された半導体装置１００を得る（図１（Ｂ）参照）。
上述した説明から明らかなように、この参考例によれば、導電部の頂面に凹部を形成することにより、当該凹部にフラックスを貯留させることができる構成である。
これにより、凹部を覆うように配置した球状の半田塊を、流れ出しが抑制されたフラックスによって確実に保持（すなわち、仮固定）させておくことができる。
そのうえ、流動性を有するフラックスが凹部の開口と当該開口を覆うように配置された球状の半田塊との間の隙間を充填するため、半田塊とフラックスとの接触面積を増大させることができる。その結果、半田塊を加熱溶融させた際の半田の表面張力を小さくでき、よって、被接着面に対する濡れ性を促進させることができる。
従って、凹部にフラックスを貯留させることにより、リフロー形成まで間の搬送過程やリフロー時における振動等による半田塊の位置ずれを抑制できるのはもとより、良好な半田の溶融接続を実現することができる。
さらに、導電部の頂面の凹部をウェットエッチングで形成可能なため、フォトリソグラフィ技術を用いて形成する際の厳密な位置合わせ精度が要求されない。よって、凹部を比較的平易な方法によって形成することができるので、製造コストや歩留まり等に対する懸念を緩和できる。
さらに、外部端子を構成する半田の一部が凹部に充填されることから、封止層表面よりも内側、すなわち半導体チップ側で外部端子と導電部とが接合された半導体パッケージとなる。
よって、外部端子と導電部との接着性がより確実となるので、これまでよりも高信頼性な半導体パッケージを実現することができる。
このことから、導電部に形成された凹部を、フラックスを貯留する貯留部として機能させるとともに、凹部に充填された半田によって導電部と外部端子との密着性を向上させる密着性向上部として機能させることができる。
さらに、このような半導体パッケージを実装用基板に実装することにより、半導体パッケージと実装用基板との間の電気的接続の信頼性が向上するため、高信頼性な半導体装置を実現することができる。
尚、この参考例の除去工程では、凹部形成前のポスト部の頂面全面を所定深さ除去して凹部３５を形成した構成であるが、ポスト部の頂面を所定深さ除去してなる凹面によって凹部３５１を形成する構成であっても良く（図６（Ａ））、或いは、ポスト部の頂面の一部のみを所定深さ除去してポスト部自体に凹部３５２を形成する構成であっても良い（図６（Ｂ））。このような場合にも、上述と同様の効果を得ることができる。
＜第１の実施の形態＞
図７（Ａ）から図９（Ｃ）を参照して、この発明の第１の実施の形態に係る半導体パッケージ及び半導体装置およびこれらの製造方法について説明する。
この実施の形態では、外部端子がポスト部から離れる方向に伸びる柱状形状を有しており、かつ当該外部端子の一端がポスト部によって形成された凹部に挿入されている点が第１の実施の形態との主たる相違点である。尚、第１の参考例で既に説明した構成要素と同一の構成要素には同一の番号を付して示しその具体的な説明を省略する（以下の各実施の形態についても同様とする）。
図７（Ａ）に示すように、この実施の形態の半導体パッケージであるＷＣＳＰ２００は、円柱形状である外部端子４４が、第２のサブ導電部としてのポスト部７０から離れる方向に伸びかつその一端がポスト部７０に形成された凹部７５に挿入されている。ここでは、導電部６９を構成する第２のサブ導電部であるポスト部７０の第２の面としての頂面７０ａに、封止層３０の上面３０ａよりも下方に底面７５ａを有する凹部７５が形成されている。
そのため、第１の参考例と同様に、凹部７５に充填された半田が、ポスト部７０によって構成される凹部７５の底面７５ａと接着していることはもとより、凹部７５の内壁面７５ｂとも接着しているため、外部端子４４とポスト部７０との密着性が従来よりも確実となる。よって、従来よりも高信頼性な半導体パッケージであるＷＣＳＰ２００が実現される。尚、ここでの外部端子４４も、第１の参考例と同様、コア部４４２の表面に、金属層４４４及び半田層４４６が順次に積層形成された多層構造である。尚、外部端子４４は、軸方向の径が実質的に同一である柱状形状でも良いが、ここでは、円柱形状のコア部４４２の中央部のくびれによって、軸方向の中央部の径が該軸方向の両端の径よりも小さい中細の円柱形状とする。外部端子をこうした中細形状とすることにより、実装用基板への実装時に外部端子にかかる応力を緩和させることができる。尚、外部端子の形状はこれに限定されず、任意好適な柱状形状とすることができる。
また、図７（Ｂ）に示すように、半導体パッケージ２００が実装された半導体装置３００は、第１の参考例と同様、実装用基板５０上の電極パッド５３に外部端子４４が溶融接続されている。
このとき、外部端子とポスト部との密着性が向上されたＷＣＳＰ２００によって、ＷＣＳＰ２００と実装用基板５０との間の電気的接続の信頼性が向上し、これまでよりも高信頼性な半導体装置が実現される。
続いて、図８（Ａ）から図９（Ｃ）を参照して、半導体パッケージ２００の製造方法について説明する。
先ず、第１の参考例と同様の方法により、封止層形成工程までを行う（図８（Ａ）参照）。尚、ここで、凹部形成前の第２のサブ導電部であるポスト部７０１は、例えば、直径約５００μｍ及び高さ約１００μｍの円柱形状とする。
次に、凹部形成工程として、ポスト部７０１の頂面７０１ａの一部を所定深さ除去して、封止層３０の上面３０ａよりも下方に底面を有する凹部７５を形成する。
この実施の形態では、凹部７５の形状を、後工程において円柱形状の半田塊（以下、円柱半田と称する。）の一端が挿入可能な形状となるように形成する。
そこで、先ず、封止層３０及びサブポスト部７０１上に、第１の参考例と同様な材料でレジストを形成する（不図示）。その後、当該レジストに対して露光・現像を行い、ポスト部７０１の頂面７０１ａのうち、円柱半田の一端を挿入可能な凹部の開口領域を露出させるマスクパターン７２を形成する（図８（Ｂ））。
その後、マスクパターン７２をマスクとして、当該マスク７２から露出するポスト部７０１をエッチング除去して凹部７５を形成する。こうして、凹部７５が設けられたポスト部７０を形成する（図８（Ｃ））。ここでの凹部７５の形成も、第１の参考例と同様、例えば、強酸性のウェットエッチング溶液を用いたウェットエッチング用いて行うことができる。
凹部７５の深さは、後工程において、凹部７５を、フラックスを貯留する貯留部として、また円柱半田を凹部に挿入した状態で保持する保持部として、さらには当該凹部７５に供給する半田によってポスト部と外部端子との密着性を向上させる密着性向上部として、それぞれ、機能させる点を考慮して設定する。
そのため、この構成例では、凹部７５の深さを、ポスト部７０１の頂面７０１ａから、ポスト７０１の径の２から１０％の範囲内までの深さとするのが良い。ここでは、凹部７５の深さが約２５μｍとなるまでエッチングを行う。尚、ここでのポスト部の外形が角柱の場合には、円相当径を算出して設定する。
次に、第１の参考例と同様の方法により、フラックス供給工程を行う。
このときのフラックス７７の供給量は、後工程で円柱半田の一端を凹部７５に挿入した際に半田柱状と接触可能な量であれば良く、ここでは、各凹部７５を充填して封止層３０上に溢れる程度に供給する（図９（Ａ））。
次に、半田塊配置工程として、円柱半田４４１の一端をフラックス７７を介して凹部７５に挿入する。ここでの円柱半田４４１の直径は、例えば、直径約４００μ及び高さ約５００μｍである（図９（Ｂ））。
ここでの円柱半田４４１も、第１の参考例と同様に、プラスチック材料を含有する中細の円柱形状のコア部４４２の表面に、金属層４４４及び半田層４４６１が順次に形成された多層構造とする。尚、円柱状半田４４１は、コア部４４２を中細の円柱状に金型成形する以外は、既に説明した方法によって形成すれば良く、その詳細については既に説明したのでここでは省略する。
こうして、円柱半田を加熱溶融して外部端子を形成するまでの間、円柱半田４４１は、その一端がフラックス７７を介して凹部７５に挿入された状態でポスト部７０上に保持されている。そのため、外部からの振動等による円柱半田４４１の位置ずれの発生を効果的に抑制することができる。
次に、第１の参考例と同様の方法により、外部端子形成工程を行う。外部端子４４を形成後、フラックス残渣を溶剤で洗浄して除去する（図９（Ｃ））。尚、ここでも第１の参考例と同様に、円柱半田４４１のうち最外層の半田層４４６のみを加熱溶融して、外部端子４４を形成する。
この構成例によれば、外部端子をリフロー形成するまでの間の柱状半田４４１の位置ずれが抑制された構成であるため、外部端子を所定位置に精度良く形成することができる。
さらに、この構成例では、外部端子４４が凹部７５に埋め込み形成され、封止層表面よりも内側で外部端子４４とポスト部７０とが接合される。よって、外部端子４４とポスト部７０との接着性がより確実となる。
外部端子形成後、例えば、ダイシングブレードによって隣り合う半導体チップ１２間を切断して、ＷＣＳＰ２００毎に切り出す（図７（Ａ）参照）。
また、第１の参考例と同様の方法により、ＷＣＳＰ２００を実装用基板５０への実装を行うことができる。
こうして、溶融された半田層４４６が、溶融されずに残存している金属層４４４と電極パッド５３及びポスト部７０との間隙部分に埋め込まれた状態で固着されて、ＷＣＳＰ２００と実装用基板５０とが電気的に接続される。こうして実装用基板５０にＷＣＳＰ２００が実装された半導体装置３００を得る（図７（Ｂ）参照）。
また、この構成例の外部端子は、円柱形状のコア部の中央部がくびれによって、軸方向の中央部の径が該軸方向の両端の径よりも小さい中細の円柱形状なため、実装用基板への実装時に外部端子にかかる応力が緩和される。
上述した説明から明らかなように、この実施の形態においても、導電部の頂面にフラックスを貯留可能な凹部が形成された構成であることから、第１の参考例と同様の効果を得ることができる。
さらに、この実施の形態によれば、外部端子をリフロー形成までの間、柱状の半田塊の一端が、当該凹部にフラックスを介して挿入された状態で保持されておくことができる。
その結果、半田塊の位置ずれの発生をさらに抑制することができるので、外部端子を所定位置により一層精度良く形成することができる。
また、この実施の形態においても、導電部の頂面の凹部をウェットエッチングで形成可能なため、フォトリソグラフィ技術を用いて形成する際の厳密な位置合わせ精度が要求されない。よって、凹部を比較的平易な方法によって形成することができるので、製造コストや歩留まり等に対する懸念を緩和できる。
また、この実施の形態においても、外部端子を構成する半田の一部が凹部に充填されることから、封止層表面よりも内側、すなわち半導体チップ側で外部端子と導電部とが接合された半導体パッケージとなる。
よって、外部端子と導電部との接着性がより確実となるので、これまでよりも高信頼性な半導体パッケージを実現することができる。
このことから、導電部に形成された凹部を、フラックスを貯留する貯留部として機能させるとともに、凹部に充填された半田によって導電部と外部端子との密着性を向上させる密着性向上部として機能させることができる。
さらに、このような半導体パッケージを実装用基板に実装することにより、半導体パッケージと実装用基板との間の電気的接続の信頼性が向上するため、高信頼性な半導体装置を実現することができる。
＜第２の実施の形態＞
図１０（Ａ）から図１５を参照して、この発明の第２の実施の形態に係る半導体パッケージ及び半導体装置およびこれらの製造方法について説明する。
この実施の形態では、半導体パッケージを製造するに当たり、ポスト部の頂面によって形成される凹部を覆うように配置した半田塊の一部で凹部を充填させる代わりに、半田塊を配置する工程前までに、当該凹部にあらかじめ半田を充填しておく点が第１の実施の形態との主たる相違点である。
図１０（Ａ）に示すように、この実施の形態の半導体パッケージであるＷＣＳＰ４００は、ポスト部８０に形成された凹部８５に充填されていた半田８７が、当該半田８７上に形成されたサブ外部端子８４０と接着して外部端子８４を構成している。ここでは、導電部７９を構成する第２のサブ導電部であるポスト部８０の第２の面としての頂面８０ａに、封止層３０の上面３０ａよりも下方に底面８５ａを有する凹部８５が形成されている。
そのため、第１の参考例と同様に、凹部８５に充填された半田が、ポスト部８０によって構成される凹部の底面８５ａと接着していることはもとより凹部の内壁面８５ｂとも接着しているため、外部端子４４とポスト部８０との密着性が従来よりも確実となる。よって、従来よりも高信頼性な半導体パッケージであるＷＣＳＰ４００が実現される。尚、ここでのサブ外部端子８４０は、第１の参考例で既に説明したように、コア部８４２の表面に、金属層８４４及び半田層８４６が順次に積層形成された多層構造である。
また、図１０（Ｂ）に示すように、半導体パッケージ４００が実装された半導体装置５００は、第１の参考例と同様、実装用基板５０上の電極パッド５３に外部端子８４が溶融接続されている。
このとき、外部端子とポスト部との密着性が向上されたＷＣＳＰ４００によって、ＷＣＳＰ４００と実装用基板５０との間の電気的接続の信頼性が向上し、その結果、従来よりも高信頼性な半導体装置が実現される。
続いて、図１１（Ａ）から図１５を参照して、半導体パッケージ４００の製造方法について説明する。
先ず、第１の参考例と同様の方法により、導電部形成工程まで行う（図１１（Ａ）参照）。尚、ここで、凹部形成前の第２のサブ導電部であるポスト部８０１は、例えば、直径約５００μｍ及び高さ約１００μｍの円柱形状とする。
次に、凹部形成工程として、ポスト部８０１の頂面８０１ａの一部を所定深さ除去して、後工程において形成される封止層３０の上面３０ａよりも下方に底面を有する凹部８５を形成する。
そこで、先ず、封止層３０及びポスト部８０１上に、第１の参考例と同様の材料でレジストを形成する（不図示）。その後、当該レジストに対して露光・現像を行って、ポスト部８０１の頂面８０１ａの一部を露出させるマスクパターン８２を形成する（図１１（Ｂ））。
その後、マスクパターン８２をマスクとして、当該マスク８２から露出するポスト部８０１をエッチング除去して凹部８５を形成する（図１１（Ｃ））。ここでの凹部８５の形成も、第１の参考例と同様、例えば、強酸性のウェットエッチング溶液を用いたウェットエッチング用いて行うことができる。
ここでの凹部８５の形状は、後工程において、凹部８５を、当該凹部８５に供給する半田によってポスト部と外部端子との密着性を向上させる密着性向上部として機能させる点を考慮して設定する。
そのため、この構成例では、凹部８５の径を、ポスト部８０１の頂面８０１ａの径の１０から５０％の範囲内の径とし、かつサブポスト部８０１の頂面８０１ａから当該ポスト部の高さの２０から７０％の範囲内の深さとするのが良い。ここでは、凹部８５を、開口径を約１５０μｍとし深さが約５０μｍとなるまでエッチングを行う。尚、ここでのポスト部の外形が角柱の場合には、円相当径を算出して設定する。
次に、半田供給工程として、例えば、無電解めっき法によって、凹部８５がすべて満たされるように、後工程において外部端子の一部となる半田８７を充填する（図１２（Ａ））。
次に、封止層形成工程を以下の手順で行う。
先ず、蓋部形成工程として、凹部８５が充填された半田８７を覆う蓋部８６を、例えば、無電解めっき法を用いて銅によって形成する（１２（Ｂ））。その後、研磨工程として、先ず、半導体チップの主表面１２ａの上側から、スピン塗布等によりエポキシ樹脂を塗布した後加熱して、蓋部８６が隠れる程度の厚みの封止層形成層３０１を形成する（図１２（Ｃ））。このとき、半田８７は、サブポスト部８０１及び蓋部８６によって外部に露出されることなく内包されており、加熱によって溶融した半田が流れ出る懸念が無い。その後、例えば、グラインダーによって封止層形成層３０１及び蓋部８６に対して研磨を行って、半田８７の頂面８７ａを露出させて封止層３０を形成するとともにポスト部８０を形成する（図１３（Ａ））。
次に、フラックス供給工程として、ポスト部８０と対向する位置、すなわち露出された半田８７の頂面８７ａ及びポスト部８０の頂面８０ａに、フラックス８９を供給する（図１３（Ｂ））。ここでのフラックス８９の供給も、第１の参考例と同様、例えば、ピン転写法を用いることができる。
次に、半田塊配置工程として、ポスト部８０と対向する位置に、フラックス８９を介して半田塊としての半田ボール８４１を配置する。ここでの半田ボール８４１の直径は、例えば、約５００μｍである（図１３（Ｃ））。
ここでの半田ボール８４１も、第１の参考例と同様に、プラスチック材料を含有する中細の円柱形状のコア部８４２の表面に、金属層８４４及び半田層８４６１が順次に積層形成された多層構造とする。
次に、第１の参考例と同様の方法により、外部端子形成工程を行う。外部端子８４を形成後、フラックス残渣を溶剤で洗浄して除去する（図１４）。
この構成例によれば、あらかじめ凹部８５に埋め込み形成されていた半田８７と半田ボールの最外層の半田層８４６１とが溶融して、外部端子８４となる。
そのため、外部端子８４が凹部８５に埋め込み形成され、かつ封止層表面よりも内側で外部端子８４とポスト部８０とが接合される。よって、外部端子８４とポスト部８０との接着性がより確実なものとなる。
さらに、この構成例のように、多層構造の半田ボール８４１を用いた場合には、最外層の半田層８４６１の半田にくわえて凹部の半田８７を外部端子形成材料として利用できるので、半田量の不足を抑制することができる。
外部端子形成後、例えば、ダイシングブレードによって隣り合う半導体チップ１２間を切断して、ＷＣＳＰ４００毎に切り出す（図１０（Ａ）参照）。
また、第１の参考例と同様の方法により、ＷＣＳＰ４００を実装用基板５０への実装を行うことができる。
こうして、溶融された半田層８４６が、溶融されずに残存している金属層８４４と電極パッド５３及びポスト部８０との間隙部分に埋め込まれた状態で固着されて、ＷＣＳＰ４００と実装用基板５０とが電気的に接続される。こうして実装用基板５０にＷＣＳＰ４００が実装された半導体装置５００を得る（図１０（Ｂ）参照）。
上述した説明から明らかなように、この実施の形態によれば、外部端子を構成する半田の一部が凹部に充填されており、しかも封止層表面よりも内側で外部端子とポスト部とが接合された半導体パッケージとなる。
その結果、外部端子とポスト部との接着性が向上するため、従来よりも高信頼性な半導体パッケージを実現することができる。
さらに、この実施の形態によれば、外部端子をリフロー形成するにあたり、半田塊が凹部に供給されている半田に引き寄せられるため半田塊の位置ずれの発生を抑制でき、外部端子を所定位置に精度良く形成することができる。
よって、こうした半導体パッケージを実装用基板に実装することにより、半導体パッケージと実装用基板との間の電気的接続の信頼性が向上するため、従来よりも高信頼性な半導体装置となる。
尚、この実施の形態では、封止層形成工程の後にフラックス供給工程を行った構成であるが、さらに、フラックス供給工程を行う前に、封止層形成工程によって露出されたポスト部８０の頂面８０ａに任意好適な方法で凹部９０を形成しても良い（図１５参照）。
こうすることにより、当該凹部９０にラックスを貯留することができるので半田塊の位置ずれの発生をさらに抑制することができる。
この発明は、上述した実施の形態の組合せのみに限定されるものではなく、任意好適な段階において好適な条件を組み合わせても、この発明を適用することができる。
例えば、上述した各実施の形態では、多層構造を有する半田塊を例に挙げて説明したが、これに限定されるものではなく、半田のみからなる半田塊であってもこの発明を適用することができる。
また、上述した各実施の形態では、半導体パッケージにおける導電部を、第１のサブ導電部としての再配線層と、第２のサブ導電部としての導電性のポスト部とを具える構成としたが、これに限定されるものではない。
よって、例えば、第１の参考例において、半導体パッケージ６００の導電部９１が、半導体チップの主表面１２ａに沿って延在する第１の配線層９２である第１のサブ導電部と、当該第１の配線層９２と接続されかつ樹脂部９５等によって第１の配線層９２よりも主表面１２ａから遠ざかる位置に形成された第２の配線層９３である第２のサブ導電部とを具える構成であっても良い（図１６（Ａ））。また、この半導体パッケージ６００を実装用基板５０に実装することにより、半導体装置７００を得ることが出来る（図１６（Ｂ））。
また、例えば、第１の参考例において、半導体パッケージ８００の導電部９６が、電極パッド１４上に形成される導電性のポストを構成する、第１のサブ導電部９７と当該第１のサブ導電部９７上の第２のサブ導電部９８とを具える構成であっても良い（図１７（Ａ））。また、この半導体パッケージ８００を実装用基板５０に実装することにより、半導体装置９００を得ることができる（図１７（Ｂ））。尚、上述した導電部のこれらの構造を、上述した第１及び第２の実施の形態に適宜適用することも可能である。
（Ａ）は、この発明の第１の参考例の半導体パッケージを示す概略断面図であり、（Ｂ）は、この発明の第１の参考例の半導体装置を示す概略断面図である。 （Ａ）〜（Ｃ）は、この発明の第１の参考例の半導体パッケージの製造工程の説明に供する概略断面図（その１）である。 （Ａ）〜（Ｃ）は、この発明の第１の参考例の半導体装置の製造工程の説明に供する概略断面図（その２）である。 （Ａ）〜（Ｃ）は、この発明の第１の参考例の半導体装置の製造工程の説明に供する概略断面図（その３）である。 この発明の第１の参考例の半導体装置の製造工程の説明に供する概略断面図（その４）である。 （Ａ）及び（Ｂ）は、この発明の第１の参考例の半導体装置の製造工程の説明に供する概略断面図（変形例）である。 （Ａ）は、この発明の第１の実施の形態の半導体パッケージを示す概略断面図であり、（Ｂ）は、この発明の第１の実施の形態の半導体装置を示す概略断面図である。 （Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その１）である。 （Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図（その２）である。 （Ａ）は、この発明の第２の実施の形態の半導体パッケージを示す概略断面図であり、（Ｂ）は、この発明の第２の実施の形態の半導体装置を示す概略断面図である。 （Ａ）〜（Ｃ）は、この発明の第２の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その１）である。 （Ａ）〜（Ｃ）は、この発明の第２の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その２）である。 （Ａ）〜（Ｃ）は、この発明の第２の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その３）である。 この発明の第２の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その４）である。 この発明の第２の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（変形例）である。 この発明の実施の形態の変形例の説明に供する図（その１）である。 この発明の実施の形態の変形例の説明に供する図（その２）である。
符号の説明
１０、２００、４００、６００、８００：半導体パッケージ（ＷＣＳＰ）
１２：半導体チップ
１２ａ：半導体チップの主表面
１４：電極パッド
１４ａ：電極パッドの主表面
１５：パッシべーション膜
１６：絶縁膜
１７、６９、７９、９１、９６：導電部
１８：配線層（再配線層）（第１のサブ導電部）
１８ａ：第１の面（配線層の電極パッド接触面）
２０、７０、８０：ポスト部（凹部形成後の第２のサブ導電部）
２０ａ、７０ａ、８０ａ：ポスト部の頂面（凹部形成後の第２の面）
２４、４４、８４：外部端子
３０：封止層
３０ａ：封止層の表面
３５、７５、８５、９０、３５１、３５２：凹部
３５ｂ：凹部の側面
３７、７７、８９：フラックス
４０：半導体ウェハ
４２、７２、８２：マスクパターン
５０：実装用基板
５３：電極パッド
７５ａ、８５ａ：凹部の底面
７５ｂ、８５ｂ：凹部の内壁面
８６：蓋部
８７：半田
８７ａ：半田の頂面
９２：第１の配線層（第１のサブ導電部）
９２ａ：第１の面
９３：第２の配線層（第２のサブ導電部）
９３ａ：第２の配線層の頂面（第２の面）
９５：樹脂
９７：第１のサブ導電部
９７ａ：第１の面
９８：第２のサブ導電部
９８ａ：第２のサブ導電部の頂面（第２の面）
１００、３００、５００、７００、９００：半導体装置
２０１、７０１、８０１：ポスト部（凹部形成前の第２のサブ導電部）
２０１ａ、７０１ａ、８０１ａ：ポスト部の頂面（凹部形成前の第２の面）
２４１、８４１：半田ボール（半田塊）
２４２、４４２、８４２：コア部
２４４、４４４、８４４：金属層
２４６、４４６、８４６、２４６１、４４６１、８４６１：半田層
３０１：封止層形成層
４４１：円柱半田（半田塊）
８４０：サブ外部端子

Claims (12)

  1. 電極パッドが主表面に形成された半導体チップを用意する半導体チップ用意工程と、
    前記電極パッド上に配置される第１の面を有する第１のサブ導電部と、頂面を含む第２の面を具える第２のサブ導電部とを有する導電部を形成する導電部形成工程と、
    前記第２のサブ導電部の頂面を露出させるように、前記半導体チップの主表面を覆う封止層を形成する封止層形成工程と、
    前記第２のサブ導電部の頂面の少なくとも一部を除去して、前記封止層の上面よりも下方に底面を有する凹部を形成する凹部形成工程と、
    前記凹部にフラックスを供給するフラックス供給工程と、
    前記第２のサブ導電部から離れる方向に伸びる外形が柱状であってかつ表面が半田層からなる半田層付き円柱状コアであって、プラスチック材料を含有する中細の円柱形状のコア部を有しており、該コア部の表面に設けられている前記半田層の融点よりも高い融点の材料からなる金属層と、前記半田層とが順次に積層されている前記半田層付き円柱状コアの一端を、前記第２のサブ導電部の前記凹部に挿入して前記半田層付き円柱状コアを配置する半田塊配置工程と、
    前記半田層の融点以上であってかつ前記金属層の融点未満の温度で、該半田層を加熱溶融して前記第２のサブ導電部と接着させて外部端子を形成する外部端子形成工程と
    を含み、
    前記封止層形成工程では、
    前記第２のサブ導電部の前記頂面を覆うように前記半導体チップの主表面に封止層形成層を形成した後、前記頂面が露出される高さまで該封止層形成層を研磨して前記封止層を形成する
    ことを特徴とする半導体パッケージの製造方法。
  2. 請求項１に記載の半導体パッケージの製造方法において、
    前記柱状の半田層付き円柱状コアとして、該半田層付き円柱状コアの軸方向の中央部の径が該軸方向の両端の径よりも小さい半田層付き円柱状コアを用いることを特徴とする半導体パッケージの製造方法。
  3. 請求項１または２に記載の半導体パッケージの製造方法において、
    前記凹部形成工程では、前記第２のサブ導電部を、前記第２のサブ導電部の頂面から該第２のサブ導電部径の２から１０％の範囲内の深さまで除去することを特徴とする半導体パッケージの製造方法。
  4. 電極パッドが主表面に形成された半導体チップを用意する半導体チップ用意工程と、
    前記電極パッド上に配置される第１の面を有する第１のサブ導電部と、頂面を含む第２の面を具える第２のサブ導電部とを有する導電部を形成する導電部形成工程と、
    前記第２のサブ導電部の頂面の一部に凹部を形成する凹部形成工程と、
    該凹部内に半田を供給する半田供給工程と、
    前記半田の頂面を露出させるように、前記半導体チップの主表面を覆う封止層を形成する封止層形成工程と、
    前記半田の頂面にフラックスを供給するフラックス供給工程と、
    該フラックスを介して前記第２のサブ導電部と対向する位置に、表面が半田層からなる半田層付き円柱状コアを配置する半田塊配置工程と、
    該半田層を加熱溶融して前記半田と接着させて外部端子を形成する外部端子形成工程とを含み、
    前記封止層形成工程は、
    前記凹部に供給された前記半田を覆う蓋部を形成する蓋部形成工程と、
    該蓋部を覆うように前記半導体チップの主表面に封止層形成層を形成した後、前記半田が露出される高さまで前記封止層形成層及び前記蓋部を研磨して前記封止層を形成する研磨工程と
    を含むことを特徴とする半導体パッケージの製造方法。
  5. 請求項４に記載の半導体パッケージの製造方法において、
    前記フラックス供給工程の前に、露出させた前記第２のサブ導電部の頂面の一部を所定深さ除去することを特徴とする半導体パッケージの製造方法。
  6. 請求項４または５に記載の半導体パッケージの製造方法において、
    前記凹部形成工程では、前記第２のサブ導電部を、該第２のサブ導電部径の１０から５０％の範囲内の径であって、かつ前記第２のサブ導電部の頂面から該第２のサブ導電部の高さの２０から７０％の範囲内の深さまで除去することを特徴とする半導体パッケージの製造方法。
  7. 請求項１ないし６のいずれか一項に記載の半導体パッケージの製造方法において、
    前記凹部形成工程では、ウェットエッチングで前記除去を行うことを特徴とする半導体パッケージの製造方法。
  8. 請求項７に記載の半導体パッケージの製造方法において、
    前記ウェットエッチングは、強酸性のウェットエッチング溶液を用いて行うことを特徴とする半導体パッケージの製造方法。
  9. 請求項１ないし８のいずれか一項に記載の半導体パッケージの製造方法において、
    前記導電部形成工程では、前記第１のサブ導電部として前記半導体チップの主表面に沿って延在する配線層を形成するとともに、前記第２のサブ導電部として導電性のポスト部を前記配線層上に形成することを特徴とする半導体パッケージの製造方法。
  10. 請求項１ないし８のいずれか一項に記載の半導体パッケージの製造方法において、
    前記導電部形成工程では、前記第１のサブ導電部として前記半導体チップの主表面に沿って延在する第１の配線層を形成するとともに、前記第２のサブ導電部として前記第１の配線層と接続されかつ前記第１の配線層よりも前記半導体チップの主表面から遠ざかるように第２の配線層を形成することを特徴とする半導体パッケージの製造方法。
  11. 請求項１ないし８のいずれか一項に記載の半導体パッケージの製造方法において、
    前記導電部形成工程では、導電性のポスト部となるように、前記第１のサブ導電部と該第１のサブ導電部上に前記第２のサブ導電部とを形成することを特徴とする半導体パッケージの製造方法。
  12. 請求項１ないし１１のいずれか一項に記載の製造方法によって得られた前記半導体パッケージを、さらに、前記外部端子を介して実装用基板に実装することを特徴とする半導体装置の製造方法。
JP2004081491A 2004-03-19 2004-03-19 半導体パッケージ及び半導体装置の製造方法 Expired - Fee Related JP4381191B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004081491A JP4381191B2 (ja) 2004-03-19 2004-03-19 半導体パッケージ及び半導体装置の製造方法
CNB2004100841450A CN100481417C (zh) 2004-03-19 2004-10-25 半导体元件
US10/995,411 US7227263B2 (en) 2004-03-19 2004-11-24 Semiconductor device with recessed post electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004081491A JP4381191B2 (ja) 2004-03-19 2004-03-19 半導体パッケージ及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005268661A JP2005268661A (ja) 2005-09-29
JP4381191B2 true JP4381191B2 (ja) 2009-12-09

Family

ID=34985372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004081491A Expired - Fee Related JP4381191B2 (ja) 2004-03-19 2004-03-19 半導体パッケージ及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7227263B2 (ja)
JP (1) JP4381191B2 (ja)
CN (1) CN100481417C (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786588B2 (en) * 2006-01-31 2010-08-31 International Business Machines Corporation Composite interconnect structure using injection molded solder technique
US7719121B2 (en) * 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
JP4922891B2 (ja) * 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
TW200906260A (en) * 2007-07-20 2009-02-01 Siliconware Precision Industries Co Ltd Circuit board structure and fabrication method thereof
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
KR101517598B1 (ko) * 2008-07-21 2015-05-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101096030B1 (ko) * 2008-09-10 2011-12-19 주식회사 하이닉스반도체 반도체 칩 및 이를 이용한 반도체 패키지
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
US9620469B2 (en) * 2013-11-18 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming post-passivation interconnect structure
US20130043573A1 (en) * 2011-08-15 2013-02-21 Advanced Analogic Technologies (Hong Kong) Limited Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
JP5922419B2 (ja) * 2012-01-31 2016-05-24 株式会社東海理化電機製作所 無線通信システム
US8884443B2 (en) * 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US9184143B2 (en) 2013-12-05 2015-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with bump adjustment and manufacturing method thereof
US20160343646A1 (en) * 2015-05-21 2016-11-24 Qualcomm Incorporated High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
US9960321B2 (en) * 2015-07-01 2018-05-01 Sensor Electronic Technology, Inc. Multi-layered contact to semiconductor structure
JP2017183571A (ja) 2016-03-31 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US11380637B2 (en) * 2020-06-09 2022-07-05 Texas Instruments Incorporated Efficient redistribution layer topology

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
JP3217046B2 (ja) 1998-12-03 2001-10-09 九州日本電気株式会社 Ｂｇａ型ｉｃパッケージ
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
KR100443504B1 (ko) * 2001-06-12 2004-08-09 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
US6734568B2 (en) * 2001-08-29 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
JP3653244B2 (ja) 2001-09-20 2005-05-25 積水化学工業株式会社 電極接続構造体及びその製造方法
JP2003101207A (ja) * 2001-09-27 2003-04-04 Nec Kyushu Ltd 半田ボールおよびそれを用いた部品接続構造
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP3989869B2 (ja) * 2003-04-14 2007-10-10 沖電気工業株式会社 半導体装置及びその製造方法
JP4165460B2 (ja) * 2003-06-13 2008-10-15 沖電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP2005268661A (ja) 2005-09-29
US7227263B2 (en) 2007-06-05
US20050205993A1 (en) 2005-09-22
CN100481417C (zh) 2009-04-22
CN1670951A (zh) 2005-09-21

Similar Documents

Publication Publication Date Title
JP4381191B2 (ja) 半導体パッケージ及び半導体装置の製造方法
KR100540243B1 (ko) 반도체장치 및 그 제조방법
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR100884238B1 (ko) 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
US7964446B2 (en) Semiconductor device and method of manufacturing the same
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
US9048225B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20060053168A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2003142624A5 (ja)
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
JP2007317979A (ja) 半導体装置の製造方法
JP2000216184A (ja) 半導体装置およびその製造方法
JP2015119077A (ja) 半導体装置およびその製造方法
JP4550102B2 (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
TW202101715A (zh) 具有導電柱的半導體封裝及其製造方法
JP5060038B2 (ja) 電子回路装置およびその製造方法
JP2019050302A (ja) 半導体装置
JP5052605B2 (ja) 半導体チップ
JP3735547B2 (ja) 半導体装置及びその製造方法
JP4955488B2 (ja) 半導体装置及びその製造方法
US20220344300A1 (en) Electronic device and manufacturing method thereof
JP6319013B2 (ja) 電子装置及び電子装置の製造方法
JP2004014854A (ja) 半導体装置
JP4638614B2 (ja) 半導体装置の作製方法
JP4728079B2 (ja) 半導体装置用基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090129

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees