JP3989869B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3989869B2
JP3989869B2 JP2003109378A JP2003109378A JP3989869B2 JP 3989869 B2 JP3989869 B2 JP 3989869B2 JP 2003109378 A JP2003109378 A JP 2003109378A JP 2003109378 A JP2003109378 A JP 2003109378A JP 3989869 B2 JP3989869 B2 JP 3989869B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
insulating film
forming
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003109378A
Other languages
English (en)
Other versions
JP2004319638A (ja
Inventor
卓史 大角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003109378A priority Critical patent/JP3989869B2/ja
Priority to US10/747,317 priority patent/US7045908B2/en
Publication of JP2004319638A publication Critical patent/JP2004319638A/ja
Application granted granted Critical
Publication of JP3989869B2 publication Critical patent/JP3989869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するものである。特に本発明は、フォトリソグラフィー工程におけるアライメント精度を向上させるための半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
携帯機器の小型化に伴い、携帯機器に搭載される半導体装置の小型化が要求されている。この要求にこたえるため、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（Chip Size Package）と称される半導体装置が出現している。チップサイズパッケージの一形態としては、ウエハレベルチップサイズパッケージ（Wafer Level Chip Size Package）もしくはウエハレベルチップスケールパッケージ（Wafer Level Chip Scale Package）と称される半導体装置が存在する。
【０００３】
このようなウエハレベルチップサイズパッケージ（以下、ＷＣＳＰと称す。）は、比較的高い高さを有する柱状電極を有している。柱状電極を設ける理由は、半導体基板と実装基板との間の距離を大きくするためである。この距離を大きくすることによって、半導体基板の熱膨張係数と実装基板の熱膨張係数との差に起因する応力を緩和させることがきる。
【０００４】
この柱状電極は以下のような工程を経て形成される。
再配線を含む半導体基板上全面にドライフォトレジストが形成される。このドライフォトレジストを通して再配線のランド部（このランド部は、後に柱状電極の底面となる部分である。）の外形がステッパー等の光学装置のマーク検出器によって認識される。その結果、ランド部の位置が光学装置によって認識される。この位置情報に基づいて、柱状電極形成用のマスクと半導体基板（半導体ウエハ）とのマスク合わせが光学装置によって実行される。（マスクアライメントが実行される。）次に、このマスク上のパターンに基づいてドライフォトレジストが露光される。次に、現像処理が実行され、再配線のランド部表面が露出される。この露出したランド部表面上に、電解めっき処理によって所定の高さを有する柱状電極が形成される。
【０００５】
ＷＣＳＰのダイシング工程（スクライビング工程）では、柱状電極の位置もしくは柱状電極上に形成された外部端子の位置がダイシング位置（スクライブ位置）認識用のマークとして使用される。このため、柱状電極が形成される位置が、設定位置（再配線上における意図された位置）からずれると、ダイシング位置も設定位置からずれてしまう。すなわち、柱状電極の形成位置は、ダイシング工程の精度を決定する重要な要因の１つである。従って、ダイシング工程の精度を向上させるためには、上記のマスクアライメントが正確に実行される必要がある。スクライブラインを正確に認識するための関連技術としては、例えば下記の文献に記載された技術が存在する。（例えば、特許文献１参照。）
【０００６】
【特許文献１】
特許第３０６５３０９号（図３、図４）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した通り、ＷＣＳＰでは、応力緩和のために比較的高い高さ（約１００マイクロメータ（μｍ）の高さ）を有する柱状電極が必要である。従って、柱状電極形成用のドライフォトレジストの膜厚も、少なくとも１２０マイクロメータ程度必要である。上述のマスクアライメント工程において、光学装置のマーク検出器とランド部との間には、この比較的厚い膜厚（１２０マイクロメータ）のドライフォトレジストが存在するため、ランド部の視認性が良好ではない。そのため、光学装置によるランド部の位置認識の精度が低下してしまう。これは、再配線のランド部の外形に基づいてマスクアライメントを行うと、アライメントの誤差が大きくなってしまうことを意味する。その結果、柱状電極の形成位置およびダイシング位置が設定値からずれてしてしまう可能性がある。
【０００８】
上述のマスクアライメントの精度を向上させるために、柱状電極形成用の専用のアライメントマークを、再配線が形成された領域とは別の領域に形成することが考えられる。しかしながら、専用のアライメントマークを設けるということは、チップサイズが増大してしまうため好ましくない。
従って、チップサイズを増大させることなく、アライメント精度を向上させることが可能な半導体装置及びその製造方法が望まれていた。
また、ダイシング工程の精度を向上させることが可能な半導体装置及びその製造方法が望まれていた。
【０００９】
【課題を解決するための手段】
本発明は、上記課題を解決するために考え出されたものである。本願において開示される発明のうち、代表的な半導体装置の概要は以下の通りである。
すなわち、回路素子が形成された主表面を有する半導体基板と、前記主表面上に形成され、前記回路素子と電気的に接続された電極パッドと、前記電極パッドの一部が露出するよう、前記主表面上部に形成された絶縁膜と、前記電極パッドから前記絶縁膜上部に延在する配線であって、前記絶縁膜上の所定領域における表面に凹部が形成された配線と、前記凹部を含む前記配線上に形成された導電部材と、前記配線及び前記導電部材の側面を覆うように前記絶縁膜上に形成された封止樹脂と、前記導電部材上に形成された外部端子とを有することを特徴とする半導体装置である。
【００１０】
また、本願において開示される発明のうち、代表的な半導体装置の製造方法の概要は以下の通りである。
すなわち、回路素子が形成された主表面を有する半導体基板を準備する工程と、
前記回路素子と電気的に接続された電極パッドを前記主表面上に形成する工程と、
前記電極パッドの一部を露出する絶縁膜を前記主表面上に形成する工程と、前記電極パッドから前記絶縁膜上部に延在する配線であって、前記絶縁膜上の所定領域における表面に凹部が設けられた配線を形成する工程と、前記凹部及び前記凹部近傍の前記配線上を露出するよう前記絶縁膜上にマスク層を形成する工程と、
前記凹部内及び露出された前記配線上に、前記マスク層をマスクとして選択的に導電部材を形成する工程と、前記マスク層を除去する工程と、前記配線及び前記導電部材の側面を覆うように、前記絶縁膜上に封止樹脂を形成する工程とを有する半導体装置の製造方法である。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
なお、説明を容易にするため、同様の構成には同様の符号を付与する。また、重複した構成の説明は省略する。
【００１２】
（第１の実施の形態）
まず、図１乃至図５を参照して、本発明の半導体装置１００の構造を説明する。
図１は半導体ウエハ１０１の表面側を示す平面図である。
図１では、個片化される前の半導体装置１００が複数のスクライブライン１０３に沿って複数個配置されている状態が示されている。半導体装置１００は、先に説明した通りのＷＣＳＰであり、黒丸で示された箇所は外部端子１０５である。複数の半導体装置１００は、この半導体ウエハ１０１から個片化されて得られる。
図２は、個片化された後の半導体装置１００の表面を示す図である。なお、図２では、封止樹脂１１５、柱状電極１１７及び外部端子１０５が省略された状態で示されている。図３は、図２の線３−３についての概略断面図である。
図２及び図３に示されているように、この半導体装置１００は、半導体チップの外形寸法とほぼ同じ外形寸法を有している。本実施の形態においては、半導体装置１００は、例えば略正方形であり、回路素子（電子回路）が形成された表面（第１の主表面）と、この表面に実質的に対向する裏面（第２の主表面）とを有する。
【００１３】
さらに、半導体装置１００は、半導体基板１０７（半導体チップとも称される。）と、電極パッド１０９と、金属配線層１１１と、封止樹脂１１５と、複数の柱状電極１１７と、複数の外部端子１０５とを有する。
半導体基板１０７の表面の周辺領域には、例えば、１６個の電極パッド１０９が所定間隔で設けられている。電極パッド１０９は、半導体基板１０７の表面に形成された図示しない回路素子と電気的に接続されている。
半導体基板１０７の表面の中央領域上には、１６個の外部端子１０５が行列状に配置されている。各外部端子１０５は、対応する柱状電極１１７上に形成されている。また、各外部端子１０５は、対応する柱状電極１１７を介して、金属配線層１１１のランド部１１３に電気的に接続されている。
【００１４】
金属配線層１１１は、外部端子１０５の位置を半導体基板１０７の周辺部（電極パッド１０９）から半導体基板１０７の中央領域に実質的にシフトさせる機能を果たす。一般的に、このようなシフトは再配置と称され、故にこのようなシフトを行う金属配線層１１１は再配置配線もしくは再配線と称される。このように、外部端子として機能する外部端子１０５を半導体基板１０７の中央領域に配置させることにより、半導体装置の外部端子間ピッチを緩和させることが可能となる。なお、第１の実施の形態において、この金属配線層１１１は、第１の構造体として定義される。
封止樹脂１１５は、半導体基板１０７の表面上に形成されており、半導体基板１０７の表面に形成された図示しない回路素子を外部環境から保護する機能を有する。
【００１５】
次に図４及び図５を参照して、半導体装置１００の構成をより詳細に説明する。
図４は、図２のＡ部分の拡大図であり、図５は、図４の線５−５についての概略断面図である。
シリコンからなる半導体基板１０７の表面（第１の主表面）には図示しない複数の回路素子が形成されている。各回路素子の上部にはコンタクトホール（図示しない）を有する絶縁層５０１が形成されている。このコンタクトホール内部には図示しない導電層が形成されている。
図４及び図５においては図示されていないが、電極パッド１０９が、絶縁層５０１上に形成されている。電極パッド１０９は、上述のコンタクトホール内部に形成された導電層を介して対応する回路素子に接続されている。電極パッド１０９は、例えば、シリコンを含有するアルミニウムで構成されている。電極パッド１０９に関しては、後述する本発明の半導体装置１００の製造方法に関する記載で明らかになるであろう。
【００１６】
パッシベーション膜５０３が、絶縁層５０１上部及び電極パッド１０９の周縁部上に形成されている。このパッシベーション膜５０３は、例えば、窒化シリコンで構成されている。
層間絶縁膜５０５が、パッシベーション膜５０３上部に形成されている。層間絶縁膜５０５は、例えば、ポリイミドで構成されている。なお、後述する金属薄膜層５０７直下に位置する層間絶縁膜５０５の表面は改質されている。この改質された領域は太線で示されいる。この改質された層間絶縁膜５０５が存在することにより、層間絶縁膜５０５と金属薄膜層５０７との密着性が向上する。
金属薄膜層５０７が、層間絶縁膜５０５及び電極パッド１０９上に形成されている。金属薄膜層５０７は、単層でも複合層でも良いが、上層及び下層からなる複合層で構成されることが好ましい。下層膜は、電極パッド１０９との密着度が強く、上層膜を構成する物質が半導体基板１０７側へ拡散することを防止することができる材料であれば良い。この下層膜は、例えばチタンで構成されている。上層膜は、その上層に形成される金属配線層１１１との密着度が強い材料であれば良い。この上層膜は、例えば銅で構成されている。
【００１７】
金属配線層１１１が、金属薄膜層５０７上に形成されている。金属配線層１１１は、例えば、銅で構成されている。金属配線層１１１は、電極パッド１０９に接続された一端と、柱状電極１１７に接続された他端とを有する。この他端は、特にランド部１１３と称される。
ランド部１１３は、外形が略八角形状であり、中央領域にはマーク４０１が形成されている。このランド部１１３に形成されたマーク４０１が本発明の特徴点の１つである。このマークは、マスクアライメント用のマークであり、金属配線層１１１のランド部１１３と、柱状電極１１７を形成するための後述するフォトレジスト開口部との位置ずれを検査するためのマークでもある。このマークの機能については、後述する。
ランド部１１３の中央領域に形成されたマーク４０１は、十文字形状の凹部で構成されている。すなわち、マーク４０１は、ランド部１１３を構成する銅の一部が除去されることによって形成されている。
【００１８】
導電部材である柱状電極１１７が、金属配線層１１１のランド部１１３上に形成されている。図示の例では、柱状電極１１７の形状は、ほぼ円柱状である。ランド部１１３の中央領域にはマーク４０１が形成されているため、柱状電極１１７は、このマーク４０１内部を埋め込むようにランド部１１３上に形成されている。すなわち、柱状電極１１７の底面は、ランド部１１３の表面及び金属薄膜層５０７に接触しており、頂部は外部端子１０５と接触している。この柱状電極１１７は、金属配線層１１１と同一の材料で構成されており、高さ（金属配線層１１１の表面から封止樹脂１１５の表面に至るまでの距離）は約１００μｍである。
なお、理想的な状態、すなわちマスクアライメントが正確に実行された状態においては、柱状電極１１７の周縁とマーク４０１の周縁との距離Ｌ１、Ｌ２、Ｌ３及びＬ４は等しい。なお、第１の実施の形態において、この柱状電極１１７は、第２の構造体として定義される。
【００１９】
封止樹脂１１５が、柱状電極１１７の頂部を除く半導体基板１０７の表面全体が覆われるように、半導体基板１０７の表面上全体に形成されている。すなわち、封止樹脂１１５は、層間絶縁膜５０５、金属薄膜層５０７、金属配線層１１１及び柱状電極１１７の側面を覆っている。封止樹脂１１５の表面と、柱状電極１１７の頂部とは、同一平面に位置している。封止樹脂１１５は、例えば不透明なエポキシ樹脂で構成されている。
外部端子１０５が、柱状電極１１７の上部に形成されている。外部端子１０５は、後に、図示しない実装基板の配線と接続される電極である。よって、半導体基板１０７に形成された回路素子は、電極パッド１０９、金属薄膜層５０７、金属配線層１１１、柱状電極１１７及び外部端子１０５を介して、外部装置と接続される。このように、外部端子１０５は、半導体装置１００の外部端子としての機能を有する。外部端子１０５は、例えば、半田で構成されている。
【００２０】
次に、本発明の第１の実施の形態の半導体装置１００の製造方法を以下に説明する。
なお、説明を容易にするため、図４及び図５に対応する箇所のみを説明する。
まず、半導体ウエハ状態である半導体基板１０７の表面（第１の主表面）に、図示しない複数の回路素子が形成される。次に、各回路素子の上部にはコンタクトホール（図示しない）を有する絶縁層５０１が形成される。このコンタクトホール内部には、図示しない導電層が形成される。続いて、シリコンを含有するアルミニウム膜がスパッタリング法によって絶縁層５０１上に堆積される。その後、このアルミニウムは、所定の形状にエッチングされ、図示したように電極パッド１０９として絶縁層５０１上に残存する。この電極パッド１０９は、上述の絶縁層５０１内部に形成された図示しない導電層と接続されている。（図６（Ａ））
【００２１】
次に、シリコン窒化膜からなるパッシベーション膜５０３が、ＣＶＤ法によって絶縁層５０１及び電極パッド１０９上に形成される。その後、電極パッド１０９の中央領域上に位置するパッシベーション膜５０３が、エッチング除去される。（図６（Ｂ））
次に、ポリイミドからなる層間絶縁膜５０５が、パッシベーション膜５０３及び電極パッド１０９上に形成される。（図６（Ｃ））
次に、電極パッド１０９の中央領域上に位置する層間絶縁膜５０５が、エッチング除去される。（図６（Ｄ））
次に、熱処理を施すことにより、ポリイミドからなる層間絶縁膜５０５が熱硬化される。この熱硬化により、電極パッド１０９上に位置する層間絶縁膜５０５が、図示の通りテーパー形状になる。電極パッド１０９の表面上にポリイミドが残存している場合は、酸素雰囲気中でプラズマエッチングによって、ポリイミドが除去される。（図６（Ｅ））
次に、層間絶縁膜５０５が、アルゴンガス等の不活性ガス雰囲気中でプラズマエッチングにさらされることにより、層間絶縁膜５０５の表面が改質される。改質された表層は太線で示されている。この表層の存在により、次のステップで形成される金属薄膜５０７との密着度が向上する。（図６（Ｆ））
次に、金属薄膜層５０７が、スパッタリング法によって層間絶縁膜５０５及び電極パッド１０９上に形成される。この金属薄膜層５０７は、めっき処理で形成される金属配線層１１１及び柱状電極１１７のためのシード層として機能する。（図６（Ｇ））
【００２２】
次に、フォトレジスト７０１が金属薄膜層５０７上全面に形成される。フォトレジスト７０１の厚さは例えば１０μｍ程度である。続いて、所定の露光及び現像を行うことにより、金属配線層形成領域７０３に位置するフォトレジスト７０１及び図示されていない半導体ウエハの周縁近傍に位置するフォトレジスト７０１がエッチング除去され、めっきレジストパターンが形成される。従って、このめっきレジストパターンは、金属配線層１１１が形成されるべき領域に対応する開口部７０５を有する。また、開口部７０５内には、上面から見て十文字形状のレジスト７０７が残存している。十文字形状のレジスト７０７を開口部７０５内に残存させることが、第１の実施の形態の特徴の１つである。さらに、半導体ウエハ周縁近傍に位置する金属薄膜層５０７の表面が、めっきレジストパターンの開口部によって露出される。この露出された金属薄膜層５０７の部分が、めっき処理工程におけるめっき電極として機能する。
【００２３】
ここで、めっきレジストパターンを形成する際の所定の露光及び現像は、半導体装置製造工程におけるフォトリソグラフィー技術を使用して実行される。詳細には、露光工程は、半導体基板１０７上に形成されたアライメントマークが、ステッパー等の光学装置のマーク検出器によって認識される。この情報に基づいて、めっきレジストパターン形成用のマスクと半導体基板１０７（半導体ウエハ）とのマスク合わせが光学装置によって実行される。（マスクアライメントが実行される。）現像工程は、フォトレジスト７０１上に現像液が供給されることにより実行される。（図７（Ａ））
次に、めっきレジストパターンをマスクとして、かつ金属薄膜層５０７をめっきの電流路として、電解めっきが実行される。その結果、金属配線層１１１が、めっきレジストパターンの開口部７０５内に選択的に形成される。
【００２４】
なお、金属配線層１１１の厚さはフォトレジスト７０１の厚さよりも薄く、例えば５μｍである。（図７（Ｂ））
次に、フォトレジスト７０１がアセトン等の剥離剤を使用して除去される。金属配線層１１１のランド部１１３の中央領域に対応する部分には、図示されているような凹部が形成されている。この凹部が前述したマーク４０１である。この凹部を金属配線層１１１に形成することが第１の実施の形態の特徴の一つである。（図７（Ｃ））
次に、約１２０μｍの厚さのドライフォトレジスト７０９が、金属薄膜層５０７及び金属配線層１１１上にラミネートされる。続いて、所定の露光及び現像を行うことにより、マーク４０１を含むランド部１１３上に位置するドライフォトレジスト７０９がエッチング除去され、めっきレジストパターンが形成される。従って、このめっきレジストパターンは、柱状電極１１７が形成されるべき領域に対応する開口部７１１を有する。
【００２５】
ここで、めっきレジストパターンを形成する際の所定の露光及び現像は、半導体装置製造工程におけるフォトリソグラフィー技術を使用して実行される。
詳細には、露光工程は、ドライフォトレジスト７０９を介して、十文字形状のマーク４０１がステッパー等の光学装置のマーク検出器によって認識される。その結果、ランド部１１３の位置が光学装置によって認識される。この位置情報に基づいて、めっきレジスト形成用のマスクと半導体基板１０７（半導体ウエハ）とのマスク合わせが光学装置によって実行される。（マスクアライメントが実行される。）この露光工程では、マーク４０１がアライメントマークとして利用される。金属配線層１１１のランド部１１３に形成されたマーク４０１がアライメントマークとして利用されることが、第１の実施の形態の特徴の一つである。
【００２６】
従来の露光工程では、鈍角で構成されたランド部１１３の外形を利用してマスクアライメントが実行される。しかしながら、前述したように、柱状電極形成用のドライフォトレジスト７０９の膜厚が比較的厚いため、光学装置によるランド部の位置認識の精度が良好ではなかった。そこで、本実施の形態においては、ランド部１１３内部に意図的に設けられたマーク４０１をアライメントマークとして利用したものである。このマーク４０１は、複数のランド部１１３のうちの特定の箇所（１箇所もしくは数カ所）に設けられている。従って、マーク４０１が設けられたランド部１１３は、隣接する複数のランド部１１３と識別可能である。さらに、このマーク４０１の外形には、１２個所の変曲点が存在する。しかも、この変曲点において、隣接する辺によって形成される角度は９０度であり、八角形のそれらよりも小さい角度である。従って、マーク４０１の輪郭は、厚いドライフォトレジスト７０９上から正確に認識することができる。そのため、アライメントの誤差は従来に比較して大幅に改善される。
【００２７】
さらに、このマーク４０１は、金属配線層１１１（再配線）が形成された領域に形成されている。よって、アライメントマークを設けることによりチップサイズが増大してしまうという問題も生じない。現像工程は、ドライフォトレジスト７０９上に現像液が供給されることにより実行される。（図７（Ｄ））
次に、めっきレジストパターンをマスクとして、かつ金属薄膜層５０７をめっきの電流路として、電解めっきが実行される。その結果、柱状電極１１７が、めっきレジストパターンの開口部７１１内に選択的に形成される。柱状電極１１７は、金属配線層１１１と同一の物質で構成されるため、図７（Ｂ）で使用しためっき液が使用できる。なお、柱状電極１１７の厚さはドライフォトレジスト７０９の厚さよりも若干薄く、例えば約１００μｍである。（図７（Ｅ））
続いて、ドライフォトレジスト７０９が剥離剤を使用して除去される。（図８（Ａ））
【００２８】
次に、露出した金属薄膜層５０７が、酸素ガス雰囲気中でプラズマエッチングにさらされることにより、除去される。（図８（Ｂ））
次に、露出された層間絶縁膜５０５の表面層が、ウエットエッチングによって除去される。これにより、金属配線層１１１を流れる電流が、この表面層を介して他の金属配線層１１１にリークするのを防止される。（図８（Ｃ））
次に、半導体ウエハ１０１が図示しない封止金型に挿入される。続いて、この封止金型内部に封止樹脂が注入されることにより、半導体基板１０７の表面側に封止樹脂１１５が形成される。封止樹脂１１５は、図示の通り、層間絶縁膜５０５、金属薄膜層５０７、金属配線層１１１及び柱状電極１１７の側面を覆う。（図８（Ｄ））
次に、封止樹脂１１５の表面が研磨され、柱状電極１１７の上部表面を露出させる。封止樹脂１１５の表面と、柱状電極１１７の上部表面とは、同一の平面内に位置している。
【００２９】
次に、外部端子１０５が、スクリーン印刷法により柱状電極１１７の上部表面に形成される。外部端子１０５は、例えば半田で構成されている。（図９）
以上の工程を経て、ウエハ状態の複数の半導体装置１００が得られる。
なお、上述したマーク４０１は、次に説明する通り、上述したマスクアライメントの位置ずれ検査用のマークとしても機能する。金属配線層１１１のランド部１１３に形成されたマーク４０１が、マスクアライメントの位置ずれの検査をするためのマークとして利用されることが、第１の実施の形態の特徴の一つである。
すなわち、上述したマスクアライメントの位置ずれの検査は、次のように実行される。
まず、図７（Ｄ）及び（Ｅ）に示されている通り、上記マスクアライメントが実行されることによって、めっきレジストパターンの開口部７１１の位置が決定される。その後、柱状電極１１７が、この開口部７１１の位置に形成される。
【００３０】
図４及び図５は、上記マスクアライメントが正確に実行された状態が示されており、柱状電極１１７の周縁とマーク４０１の周縁との距離Ｌ１、Ｌ２、Ｌ３及びＬ４は等しい。しかしながら、上記アライメントに誤差が生じた場合、例えば、図５において、距離Ｌ１と距離Ｌ２は等しくならない。これは、アライメントに誤差が生じたことを意味する。この誤差は、図７（Ｄ）において、開口部７１１の周縁とマーク４０１の周縁との間の距離（すなわち、距離Ｌ１及び距離Ｌ２）を測定することによって検査をすることができる。つまり、マーク４０１は、マスクアライメントの位置ずれの検査をするためのマークとして機能する。
【００３１】
もし、図７（Ｄ）において、距離Ｌ１、距離Ｌ２、距離Ｌ３及び距離Ｌ４が、等しくない場合、もしくは距離Ｌ１、距離Ｌ２、距離Ｌ３及び距離Ｌ４の値が許容範囲から外れてしまった場合、ドライフォトレジスト７０９が除去される。その後、ドライフォトレジスト７０９が、金属薄膜層５０７及び金属配線層１１１上に再度ラミネートされる。その後、マスクアライメントが再度実行される。結果として、柱状電極１１７を、所定の位置に正確に形成することができる。しかも、マスクアライメントの位置ずれの検査を実行する時、マーク４０１は、ドライフォトレジスト７０９で覆われていない。つまり、マーク４０１は、ドライフォトレジスト７０９の開口部７１１内に存在するため、マスクアライメントにおける位置ずれの検査は極めて容易である。
【００３２】
次に、スクライビング工程（ダイシング工程）が実行され、複数の半導体装置１００が得られる。このスクライビング工程において、柱状電極１１７及び柱状電極１１７上に形成された外部端子１０５の位置がスクライビング位置（ダイシング位置）認識用のマークとして使用される。上述したマーク４０１を利用することによって、柱状電極１１７は、設定位置（再配線上における意図された位置）に正確に形成されている。従って、スクライビング位置が、設定位置からずれてしまうことはない。すなわち、スクライビング工程の精度は従来よりも向上している。
なお、以上の説明においては、十文字形状のマーク４０１が一例として説明されている。しかしながら、マーク４０１の形状は、発明の趣旨を逸脱しない範囲であれば、この形状に限定されるものではなく、他の形状であっても良い。例えば、図１０に示されているような、マーク１００１であっても良い。
以上詳述したように、本実施の形態によれば、主に下記のような効果が得られる。
【００３３】
マスクアライメントマークとして機能するもしくは位置ずれ検査用のマークとして機能するマーク４０１は、金属配線層１１１（再配線）を形成する工程で同時に形成される。従って、特別な工程を追加することなく、アライメント精度の向上を達成することができる。
マスクアライメントマークとして機能するもしくは位置ずれ検査用のマークとして機能するマーク４０１は、金属配線層１１１（再配線）自体に形成される。従って、チップサイズは増大しない。一般的に柱状電極の直径は、外部端子間ピッチの約２分の１に設定される。例えば、上記外部端子間ピッチが０．５ｍｍである場合、柱状電極の直径は、約０．２５ｍｍに設定される。これは、マークとして比較的大きなサイズのマークを設けることが可能であることを意味する。従って、画像認識技術を使用したマスクアライメント精度の向上、画像認識技術を使用した外観検査の精度向上が期待できる。
さらにこのマーク４０１は、後に形成される柱状電極１１７によって完全に埋め込まれる。従って、半導体装置としての強度及び電気的特性が低下することはない。
結果として、上述した効果を維持しつつ、スクライビング工程の精度を向上させることができる。
【００３４】
（第２の実施の形態）
次に、図１１乃至図１４を参照して、本発明の第２の実施形態の半導体装置１００の構造及び製造方法を説明する。
第２の実施の形態において、半導体装置１００は、多層配線構造の再配線を有する。以降の説明においては、再配線が２層である場合が一例として説明されている。第１層目の再配線を形成するまでの工程は、第１の実施の形態と実質的に同じであるため、説明は省略する。
まず、図７（Ｃ）に示されているように、金属薄膜層５０７及び金属配線層１１１とで構成される第１層目の再配線が層間絶縁膜５０５上に形成される。
但し、マーク４０１は、第１層目の再配線には設けられていない。
次に、層間絶縁膜１１０３が、半導体ウエハ１０１上全面に形成される。次に、周知のフォトリソグラフィー技術を使用して、開口部１１０１及び開口部１１０５が、層間絶縁膜１１０３に形成される。開口部１１０１は、後述するマーク１１０１として機能する。開口部１１０５は、第１層目の再配線と第２層目の再配線との間を接続するスルーホール１１０５として機能する。なお、第２の実施の形態において、この層間絶縁膜１１０３は、第１の構造体として定義される。（図１１（Ａ））
次に、金属薄膜層１１０７が、スパッタリング法によって層間絶縁膜１１０３上に形成される。この金属薄膜層１１０７は、めっき処理で形成される金属配線層１２０１（第２層目の再配線）及び柱状電極１１７のためのシード層として機能する。（図１１（Ｂ））
【００３５】
次に、フォトレジスト１１０９が金属薄膜層１１０７上全面に形成される。フォトレジスト１１０９の厚さは例えば１０μｍ程度である。
続いて、所定の露光及び現像を行うことにより、マーク１１０１及びスルーホール１１０５を含む金属薄膜層１１０７上に位置するフォトレジスト１１０９及び図示されていない半導体ウエハの周縁近傍に位置するフォトレジスト１１０９がエッチング除去され、めっきレジストパターンが形成される。
このめっきレジストパターンは、金属配線層１２０１（第２層目の再配線）が形成されるべき領域１１１１に対応する開口部１１１３を有する。めっきレジストパターンの開口部１１１３内には、マーク１１０１及びスルーホール１１０５が存在する。この構造は、図１３に示されている平面図を参照すると、容易に理解することができるであろう。
【００３６】
図１３は、図１１（Ｃ）工程における概略平面図の拡大図である。図１３には、開口部１１１３を有するめっきレジストパターン１１０９が形成され、開口部１１１３内にマーク１１０１及びスルーホール１１０５が存在していることが示されている。この開口部１１１３内には、マーク１１０１及びスルーホール１１０５が存在する。
また、開口部１１１３内には、上面から見て十文字形状のレジスト１１１５が残存している。この十文字形状のレジスト１１１５は、第１の実施の形態で説明をした十文字形状のレジストと同様である。従って、図１３においては、十文字形状のレジストの図示及び説明を省略する。
【００３７】
ここで、めっきレジストパターンを形成する際の所定の露光及び現像は、半導体装置製造工程におけるフォトリソグラフィー技術を使用して実行される。
詳細には、露光工程は、フォトレジスト１１０９を介して、マーク１１０１がステッパー等の光学装置のマーク検出器によって認識される。その結果、マーク１１０１の位置が光学装置によって認識される。この位置情報に基づいて、めっきレジスト形成用のマスクと半導体基板１０７（半導体ウエハ）とのマスク合わせが光学装置によって実行される。（マスクアライメントが実行される。）この露光工程では、マーク１１０１がアライメントマークとして利用される。層間絶縁膜１１０３に意図的に形成されたマーク１１０１がアライメントマークとして利用されることが、第２の実施の形態の特徴の一つである。
さらに、半導体ウエハ周縁近傍に位置する金属薄膜層１１０７の表面が、めっきレジストパターンの開口部によって露出される。この露出された金属薄膜層１１０７の部分が、めっき処理工程におけるめっき電極として機能する。
【００３８】
次に、めっきレジストパターンをマスクとして、かつ金属薄膜層１１０７をめっきの電流路として、電解めっきが実行される。その結果、金属配線層１２０１が、めっきレジストパターンの開口部１１１３内に選択的に形成される。
なお、金属配線層１２０１の厚さはフォトレジスト１１０９の厚さよりも薄く、例えば５μｍである。なお、第２の実施の形態において、この金属配線層１２０１は、第２の構造体として定義される。（図１２（Ａ））
次に、フォトレジスト１１０９がアセトン等の剥離剤を使用して除去される。金属配線層１２０１のランド部の中央領域に対応する部分には、図示されているような凹部１２０３が形成されている。この凹部は第１の実施の形態で説明したマークである。図１２（Ｂ）
これ以降の工程は、図７（Ｄ）乃至図９と実質的に同様であるので、説明は省略する。
なお、上述したマーク１１０１は、次に説明する通り、マスクアライメントの位置ずれ検査用のマークとしても機能する。層間絶縁膜１１１０３に形成されたマーク１１０１が、マスクアライメントの位置ずれの検査をするためのマークとして利用されることが、第２の実施の形態の特徴の一つである。
【００３９】
すなわち、マスクアライメントの位置ずれの検査は、次のように実行される。
まず、図１１（Ｃ）に示されている通り、上記マスクアライメントが実行されることによって、めっきレジストパターンの開口部１１１３の位置が決定される。その後、金属配線層１２０１（第２層目の再配線）が、この開口部１１１３の位置に形成される。
図１３は、上記マスクアライメントが正確に実行された状態が示されており、フォトレジスト１１０９の内縁とマーク１１０１の周縁との距離Ｌ１、Ｌ２及びＬ３は等しい。しかしながら、上記アライメントに誤差が生じた場合、例えば、図１３において、距離Ｌ２と距離Ｌ３は等しくならない。これは、アライメントに誤差が生じたことを意味する。この誤差は、図１１（Ｃ）において、フォトレジスト１１０９の内縁と、マーク１１０１の周縁との間の距離（すなわち、距離Ｌ２及び距離Ｌ３）を測定することによって検査することができる。つまり、マーク１１０１は、マスクアライメントの位置ずれの検査をするためのマークとして機能する。
【００４０】
もし、図１１（Ｃ）において、距離Ｌ１、距離Ｌ２及び距離Ｌ３が、等しくない場合、もしくは距離Ｌ１、距離Ｌ２及び距離Ｌ３の値が許容範囲から外れてしまった場合、フォトレジスト１１０９が除去される。その後、フォトレジスト１１０９が、金属薄膜層１１０７上に再度形成される。その後、マスクアライメントが再度実行される。結果として、金属配線層１２０１（第２層目の再配線）を、所定の位置に正確に形成することができる。しかも、マスクアライメントの位置ずれの検査を実行する時、マーク１１０１は、フォトレジスト１１０９で覆われていない。つまり、マーク１１０１は、フォトレジスト１１０９の開口部１１１３内に存在するため、マスクアライメントにおける位置ずれの検査は極めて容易である。
なお、マーク１１０１が設けられる位置及びその形状は、発明の趣旨を逸脱しない範囲であれば、上述した位置及び形状に限定されるものではなく、他の位置及び形状であっても良い。例えば、図１４に示されているような、マーク１４０３であっても良い。
【００４１】
図１４は、図１１（Ｃ）工程に対応する概略平面図の拡大図である。図１４には、開口部１１１３を有するめっきレジストパターン１１０９が形成され、開口部１１１３内にマーク１１０１、マーク１４０１及びスルーホール１１０５が存在していることが示されている。この開口部１１１３内には、マーク１１０１、マーク１４０１及びスルーホール１１０５が存在する。
図１４と図１３との違いの１つは、層間絶縁膜１１０３内に追加のマーク１４０１が設けられていることである。この違いに伴って、開口部１１１３の形状が図１３における開口部１１１３の形状と異なっている。
図１４に示された半導体装置においては、アライメントマークもしくはマスクアライメントの位置ずれの検査をするためのマークとして、マーク１１０１に加えてマーク１４０１も使用される。従って、マスクアライメント精度及びマスクアライメントにおける位置ずれ検査の精度をより向上させることができる。
【００４２】
以上詳述したように、本実施の形態によれば、主に下記のような効果が得られる。
マスクアライメントマークとして機能するもしくは位置ずれ検査用のマークとして機能するマーク１１０１（１４０１）は、第１層目の再配線と第２層目の再配線との間を接続する、スルーホール１１０５を形成する工程で同時に形成される。従って、特別な工程を追加することなく、アライメント精度の向上を達成することができる。
さらにマーク１１０１（１４０１）は、後に形成される上層の再配線によって完全に埋め込まれる。従って、半導体装置としての強度が低下することはない。
なお第１の実施の形態における変形例として、図１５に示すような構造が考えられる。図１５は、個片化された後の半導体装置の表面を示す図である。なお、説明を容易にするため、図１５では、封止樹脂１１５、柱状電極１１７、外部端子１０５、電極パッド１０９及び再配線の一部が省略された状態で示されている。再配線のうち、ランド部１１３及びマーク４０１は示されている。
【００４３】
図１５に示された半導体装置１００と図２に示された半導体装置１００との差異は、マーク１５０１及びマーク１５０３が存在することである。これらのマーク１５０１及びマーク１５０３は、スクライブライン１０３に沿って設けられ、マーク４０１が設けられている位置を特定するための位置検出用マークとして機能する。これらのマークを設けることによって、下部にマーク４０１が設けれている柱状電極の位置を容易に判別することができる。つまり、マーク１５０１の三角形の頂点が示す方向と、マーク１５０３の頂点が示す方向との交差箇所に、マーク４０１が存在する。
これらのマークは、再配線と同一の層で形成することができる。この場合は、これらのマークは、めっき処理を実行することによって形成される。これらのマークを第２の実施の形態に適用する場合は、これらのマークは、第１層目の再配線と同一の層で形成することができる。
【００４４】
【発明の効果】
本願において開示される発明のうち、代表的な半導体装置によって得られる効果を簡単に説明すると以下の通りである。
すなわち、本発明の半導体装置によれば、マスクアライメントマークとして機能するもしくは位置ずれ検査用のマークとして機能するマークが、第１の構造体を形成する工程で同時に形成される。従って、特別な工程を追加することなく、アライメント精度の向上を達成することができる。
また、このマークは、第１の構造体自体に形成される。従って、チップサイズは増大しない。
さらにこのマークは、後に形成される導電層によって完全に埋め込まれる。従って、半導体装置としての強度及び電気的特性が低下することはない。
そして、結果として、上述した効果を維持しつつ、スクライビング工程の精度を向上させることができる。
【図面の簡単な説明】
【図１】半導体ウエハ１０１の表面側を示す平面図である。
【図２】個片化された後の半導体装置１００の表面を示す図である。
【図３】図２の線３−３についての概略断面図である。
【図４】図２のＡ部分の拡大図である。
【図５】図４の線５−５についての概略断面図である。
【図６】本発明の第１の実施の形態の半導体装置１００の製造方法を示す工程図である。
【図７】本発明の第１の実施の形態の半導体装置１００の製造方法を示す工程図である。
【図８】本発明の第１の実施の形態の半導体装置１００の製造方法を示す工程図である。
【図９】本発明の第１の実施の形態の半導体装置１００の製造方法を示す工程図である。
【図１０】本発明の第１の実施の形態の半導体装置１００の変形例を示す平面図である。
【図１１】本発明の第２の実施の形態の半導体装置１００の製造方法を示す工程図である。
【図１２】本発明の第２の実施の形態の半導体装置１００の製造方法を示す工程図である。
【図１３】図１１（Ｃ）工程における概略平面図の拡大図である。
【図１４】図１１（Ｃ）工程に対応する概略平面図の拡大図である。
【図１５】個片化された後の半導体装置１００の表面を示す図である。
【符号の説明】
１１１・・・金属配線層（再配線）
１１３・・・ランド部
１１７・・・柱状電極
４０１・・・マーク

Claims (30)

  1. 回路素子が形成された主表面を有する半導体基板と、
    前記主表面上に形成され、前記回路素子と電気的に接続された電極パッドと、
    前記電極パッドの一部が露出するよう、前記主表面上部に形成された絶縁膜と、
    前記電極パッドから前記絶縁膜上部に延在する配線であって、前記絶縁膜上の所定領域における表面に凹部が形成された配線と
    前記凹部を含む前記配線上に形成された導電部材と、
    前記配線及び前記導電部材の側面を覆うように前記絶縁膜上に形成された封止樹脂とを有することを特徴とする半導体装置。
  2. 前記凹部は、前記導電部材を形成するためのアライメントマークであることを特徴とする請求項１記載の半導体装置。
  3. 前記凹部は、前記導電部材を形成するためのマスクパターンを形成する際のアライメントの位置ずれを検査するマークであることを特徴とする請求項１記載の半導体装置。
  4. 前記凹部は、十文字形状であることを特徴とする請求項１記載の半導体装置。
  5. 前記導電部材上に形成された外部端子をさらに有することを特徴とする請求項１記載の半導体装置。
  6. 前記配線と前記導電部材とは、同一の材料で構成されていることを特徴とする請求項１記載の半導体装置。
  7. 前記絶縁膜上に位置する前記配線のうち、前記所定領域に位置する配線部分の幅は、前記絶縁膜上における他の領域に位置する配線部分の幅よりも広いことを特徴とする請求項１記載の半導体装置。
  8. 前記所定領域に位置する配線部分は、ランド部であることを特徴とする請求項１記載の半導体装置。
  9. 回路素子が形成された主表面を有する半導体基板を準備する工程と、
    前記回路素子と電気的に接続された電極パッドを前記主表面上に形成する工程と、
    前記電極パッドの一部を露出する絶縁膜を前記主表面上に形成する工程と、
    前記電極パッドから前記絶縁膜上部に延在する配線であって、前記絶縁膜上の所定領域における表面に凹部が設けられた配線を形成する工程と、
    前記凹部及び前記凹部近傍の前記配線上を露出するよう前記絶縁膜上にマスク層を形成する工程と、
    前記凹部内及び露出された前記配線上に、前記マスク層をマスクとして選択的に導電部材を形成する工程と、
    前記マスク層を除去する工程と、
    前記配線及び前記導電部材の側面を覆うように、前記絶縁膜上に封止樹脂を形成する工程とを有することを特徴とする半導体装置の製造方法。
  10. 前記マスク層を形成する工程は、前記凹部をアライメントマークとして使用し、前記マスク層を形成することを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記マスク層を形成した後に、前記凹部と前記マスク層との間の距離を検査することを特徴とする請求項９記載の半導体装置の製造方法。
  12. 前記導電部材上に外部端子を形成する工程とをさらに有することを特徴とする請求項９記載の半導体装置の製造方法。
  13. 前記凹部は、十文字形状であることを特徴とする請求項９記載の半導体装置の製造方法。
  14. 前記配線と前記導電部材とは、同一の材料で構成されていることを特徴とする請求項９記載の半導体装置の製造方法。
  15. 前記絶縁膜上に位置する前記配線のうち、前記所定領域に位置する配線部分の幅は、前記絶縁膜上における他の領域に位置する配線部分の幅よりも広いことを特徴とする請求項９記載の半導体装置の製造方法。
  16. 回路素子が形成された主表面を有する半導体基板と、
    前記主表面上に形成され、前記回路素子と電気的に接続された電極パッドと、
    前記主表面上に形成された絶縁膜であって、前記電極パッドに電気的に接続された下層配線の表面の一部を露出する開口部を有する絶縁膜と、
    前記露出された前記下層配線の表面の一部から前記絶縁膜上部に延在する上層配線であって、前記絶縁膜上の所定領域における表面に凹部が形成された上層配線と、
    前記凹部を含む前記上層配線上に形成された導電部材と、
    前記配線及び前記導電部材の側面を覆うように前記絶縁膜上に形成された封止樹脂とを有することを特徴とする半導体装置。
  17. 前記凹部は、前記導電部材を形成するためのアライメントマークであることを特徴とする請求項１６記載の半導体装置。
  18. 前記凹部は、前記導電部材を形成するためのマスクパターンを形成する際のアライメントの位置ずれを検査するマークであることを特徴とする請求項１６記載の半導体装置。
  19. 前記凹部は、十文字形状であることを特徴とする請求項１６記載の半導体装置。
  20. 前記導電部材上に形成された外部端子をさらに有することを特徴とする請求項１６記載の半導体装置。
  21. 前記配線と前記導電部材とは、同一の材料で構成されていることを特徴とする請求項１６記載の半導体装置。
  22. 前記絶縁膜上に位置する前記配線のうち、前記所定領域に位置する配線部分の幅は、前記絶縁膜上における他の領域に位置する配線部分の幅よりも広いことを特徴とする請求項１６記載の半導体装置。
  23. 前記所定領域に位置する配線部分は、ランド部であることを特徴とする請求項１６記載の半導体装置。
  24. 回路素子が形成された主表面を有する半導体基板を準備する工程と、
    前記回路素子と電気的に接続された電極パッドを前記主表面上に形成する工程と、
    前記電極パッドと電気的に接続された下層配線を形成する工程と、
    前記下層配線の表面の一部を露出する開口部を有する絶縁膜を形成する工程と、
    前記露出された前記下層配線の一部から前記絶縁膜上部に延在する配線であって、前記絶縁膜上の所定領域における表面に凹部が設けられた上層配線を形成する工程と、
    前記凹部及び前記凹部近傍の前記上層配線上を露出するよう前記絶縁膜上にマスク層を形成する工程と、
    前記凹部内及び露出された前記上層配線上に、前記マスク層をマスクとして選択的に導電部材を形成する工程と、
    前記マスク層を除去する工程と、
    前記上層配線及び前記導電部材の側面を覆うように、前記絶縁膜上に封止樹脂を形成する工程とを有することを特徴とする半導体装置の製造方法。
  25. 前記マスク層を形成する工程は、前記凹部をアライメントマークとして使用し、前記マスク層を形成することを特徴とする請求項２４記載の半導体装置の製造方法。
  26. 前記マスク層を形成した後に、前記凹部と前記マスク層との間の距離を検査することを特徴とする請求項２４記載の半導体装置の製造方法。
  27. 前記導電部材上に外部端子を形成する工程とをさらに有することを特徴とする請求項２４記載の半導体装置の製造方法。
  28. 前記凹部は、十文字形状であることを特徴とする請求項２４記載の半導体装置の製造方法。
  29. 前記上層配線と前記導電部材とは、同一の材料で構成されていることを特徴とする請求項２４記載の半導体装置の製造方法。
  30. 前記絶縁膜上に位置する前記上層配線のうち、前記所定領域に位置する配線部分の幅は、前記絶縁膜上における他の領域に位置する配線部分の幅よりも広いことを特徴とする請求項２４記載の半導体装置の製造方法。
JP2003109378A 2003-04-14 2003-04-14 半導体装置及びその製造方法 Expired - Fee Related JP3989869B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003109378A JP3989869B2 (ja) 2003-04-14 2003-04-14 半導体装置及びその製造方法
US10/747,317 US7045908B2 (en) 2003-04-14 2003-12-30 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003109378A JP3989869B2 (ja) 2003-04-14 2003-04-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004319638A JP2004319638A (ja) 2004-11-11
JP3989869B2 true JP3989869B2 (ja) 2007-10-10

Family

ID=33128092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003109378A Expired - Fee Related JP3989869B2 (ja) 2003-04-14 2003-04-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7045908B2 (ja)
JP (1) JP3989869B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3855992B2 (ja) * 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4381191B2 (ja) * 2004-03-19 2009-12-09 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及び半導体装置の製造方法
JP5129438B2 (ja) * 2004-09-28 2013-01-30 ローム株式会社 半導体装置
TWI242253B (en) * 2004-10-22 2005-10-21 Advanced Semiconductor Eng Bumping process and structure thereof
US7451436B2 (en) * 2004-11-23 2008-11-11 National Instruments Corporation Aggregate handling of operator overloading
JP2006278906A (ja) 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7388297B2 (en) 2005-08-26 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor device with reduced thickness of the semiconductor substrate
JP5107529B2 (ja) * 2006-05-09 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
DE102006028811A1 (de) * 2006-06-21 2007-12-27 Qimonda Ag Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen
US7960819B2 (en) * 2006-07-13 2011-06-14 Cree, Inc. Leadframe-based packages for solid state emitting devices
JP5512082B2 (ja) * 2007-12-17 2014-06-04 株式会社東芝 半導体装置の製造方法及び半導体装置
US20110174527A1 (en) * 2008-06-30 2011-07-21 Masayuki Nagamatsu Element mounting board, semiconductor module, semiconductor device, method for fabricating the element mounting board, and method for fabricating semiconductor device
KR101517598B1 (ko) * 2008-07-21 2015-05-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5102726B2 (ja) * 2008-09-08 2012-12-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR101028051B1 (ko) * 2009-01-28 2011-04-08 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
JP5199189B2 (ja) * 2009-06-29 2013-05-15 ラピスセミコンダクタ株式会社 半導体装置、及び半導体装置の製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP5795196B2 (ja) 2011-06-09 2015-10-14 新光電気工業株式会社 半導体パッケージ
JP2012028809A (ja) * 2011-10-06 2012-02-09 Seiko Epson Corp 半導体装置及び電子機器
TWI550816B (zh) 2013-01-08 2016-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6107453B2 (ja) * 2013-06-13 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR102124827B1 (ko) * 2013-12-02 2020-06-22 엘지디스플레이 주식회사 프로세스 키를 포함하는 표시패널
US9589900B2 (en) 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9666522B2 (en) 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
KR101647559B1 (ko) 2014-11-07 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
US10242926B2 (en) * 2016-06-29 2019-03-26 Alpha And Omega Semiconductor (Cayman) Ltd. Wafer level chip scale package structure and manufacturing method thereof
US10269773B1 (en) * 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
JP2022175499A (ja) * 2021-05-13 2022-11-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065309B1 (ja) 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
JP3768819B2 (ja) * 2001-01-31 2006-04-19 株式会社ルネサステクノロジ 半導体装置の製造方法
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices

Also Published As

Publication number Publication date
US7045908B2 (en) 2006-05-16
JP2004319638A (ja) 2004-11-11
US20040201097A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
JP3989869B2 (ja) 半導体装置及びその製造方法
KR100595885B1 (ko) 반도체장치 및 그 제조방법
US7582972B2 (en) Semiconductor device and fabrication method thereof
US8183147B2 (en) Method of fabricating a conductive post on an electrode
US7944064B2 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
KR20070036694A (ko) 반도체 장치 및 그 제조 방법
KR100858386B1 (ko) 반도체소자 형성용 기판 및 반도체소자의 제조방법
US8164164B2 (en) Semiconductor wafer, and semiconductor device formed therefrom
US7741705B2 (en) Semiconductor device and method of producing the same
JP2004349610A (ja) 半導体装置およびその製造方法
US8319346B2 (en) Semiconductor structure and manufacturing method of semiconductor structure
JP4264823B2 (ja) 半導体装置の製造方法
JP3988679B2 (ja) 半導体基板
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
JP5107529B2 (ja) 半導体装置及びその製造方法
JP4341694B2 (ja) 半導体素子の製造方法
JP4506780B2 (ja) 半導体基板の製造方法
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
KR20110014962A (ko) 반도체 장치 및 그 제조방법
JP2007116203A (ja) 半導体装置の製造方法
JP2002373959A (ja) 半導体装置及びその製造方法
JP2009266997A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050822

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3989869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees