KR102124827B1 - 프로세스 키를 포함하는 표시패널 - Google Patents

프로세스 키를 포함하는 표시패널 Download PDF

Info

Publication number
KR102124827B1
KR102124827B1 KR1020130148394A KR20130148394A KR102124827B1 KR 102124827 B1 KR102124827 B1 KR 102124827B1 KR 1020130148394 A KR1020130148394 A KR 1020130148394A KR 20130148394 A KR20130148394 A KR 20130148394A KR 102124827 B1 KR102124827 B1 KR 102124827B1
Authority
KR
South Korea
Prior art keywords
display panel
key
power supply
opening
gate
Prior art date
Application number
KR1020130148394A
Other languages
English (en)
Other versions
KR20150064277A (ko
Inventor
최문정
박청훈
정일기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130148394A priority Critical patent/KR102124827B1/ko
Publication of KR20150064277A publication Critical patent/KR20150064277A/ko
Application granted granted Critical
Publication of KR102124827B1 publication Critical patent/KR102124827B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Abstract

본 발명은 화소영역에는 1 이상의 박막 트랜지스터가 형성되는 표시영역과, 상기 표시영역으로 전원을 인가하기 위한 1이상의 전원공급용 배선부가 형성된 비표시 영역을 포함하는 표시패널에 있어서, 전원공급용 배선부 내부의 일부영역을 개구하여 형성되는 개구부와, 개구부 내부에 형성되는 키 패턴을 포함하는 프로세스 키가 형성된 표시패널에 관한 것이다. 본 발명에 의하면, 표시장치의 표시패널에서 각종 공정 진행과정에서 사용되는 프로세스 키를 패널내부의 비표시 영역에 배치되는 비교적 폭 또는 두께가 큰 전원공급 배선부 내부에 형성함으로써, 글래스 기판의 제조 효율을 향상시키는 효과가 있다.

Description

프로세스 키를 포함하는 표시패널 {Display Panel having Process Key therein}
본 발명은 프로세스 키(Process Key)를 포함하는 표시패널에 관한 것으로서, 특히 얼라인 키(Align Key) 등의 프로세스 키를 패널 내부의 전원공급용 배선부에 형성하는 표시패널에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기전계발광표시장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치 중 액정 표시장치(LCD)는 박막 트랜지스터를 포함하는 어레이 기판과, 컬러필터 및/또는 블랙매트릭스 등을 구비한 상부기판과, 그 사이에 형성되는 액정물질층을 포함하여 구성되며, 화소 영역의 양 전극 사이에 인가되는 전계에 따라 액정층의 배열 상태가 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.
또한, OLED 표시장치 등은 스위칭 트랜지스터 및 구동 트랜지스터 등의 박막 트랜지스터와 제1 및 제2전극과, 그 사이에 배치되는 유기발광 물질층을 포함하는 제1기판과, 그 상부에 합착되는 제2기판을 포함하여 구성되며, 화소 영역의 양 전극 사이에 인가되는 전압 또는 전류의 크기에 따라 유기물의 발광 정도가 조절되어 화상이 표시되는 장치이다.
이러한 표시장치의 표시패널 또는 기판들은 제조되는 과정에서 대형 유리기판과 같은 대기판 상에 다수의 표시패널 또는 어레이 기판 들이 한꺼번에 패터닝된 후 커팅(cutting)됨으로써 제작되는 것이 일반적이다.
이와 같이, 표시패널 또는 어레이 기판 형성을 위하여 대기판 상에서의 여러 공정(패터닝, 포토리소그래피, 커팅 등)을 수행함에 있어서, 제조 장비나 다른 대상(마스크 등)과 대기판 사이의 정렬 등을 위하여 여러가지 용도의 프로세스 키(Process Key)가 사용될 수 있다.
도 1은 종래방식에 의한 표시패널 제조용 대기판의 평면도이다.
도 1과 같이, 유리 등과 같은 절연물질로 이루어진 대기판(100)에는 다수의 개별 표시패널(Panel; 110, 110’)이 형성되고 그 표시패널 사이에는 일정 이격공간(120)이 형성된다.
이러한 대기판에서 프로세스 키(130)는 각 표시패널(110, 110’) 외부의 이격공간(120) 상에 형성되어 있다. 이러한 프로세스 키(130)는 각 공정별로 장비 등이 식별할 수 있도록 고유한 패턴 또는 형상을 가지는 다수의 키패턴(Key Pattern)을 포함할 수 있다.
이와 같이, 종래방식에 의하면 프로세스 키(130)가 표시패널 외부, 즉 표시패널들 사이에 배치되고 프로세스 키가 일정 면적을 차지하기 때문에 대기판의 효율(예를 들면, 대기판 전체 면적 중에서 표시패널이 차지하는 면적비율)이 떨어지게 되는 단점이 있다.
또한, 기판 효율을 증가시키기 위하여 표시패널 사이의 이격공간을 좁게 설정하는 경우, 상하에 배치되어야 하는 프로세스 키가 서로 중첩되어 식별이 불가능해질 수도 있다.
이러한 문제를 해결하기 위하여, 대기판 상에 있는 프로세스 키를 표시패널 내부에 배치하는 여러 방안들이 논의되고 있으며, 그 일 예로서, 프로세스 키를 표시패널 내부의 신호 입력 패드들 사이에 배치하거나, 표시패널의 실링 영역(sealing) 아래에 배치하거나, 각종 배선들 사이에 배치하는 구성 등이 논의되고 있다.
그러나, 이러한 논의에서는 기존 표시패널의 배선 상태, 실링부 구조, 패드 위치 등 표시패널을 구성하는 여러 패턴의 원천적인 변화가 필요하기 때문에 채택되기 힘든 어려움이 있었다.
이러한 배경에서, 본 발명의 목적은, 프로세스 키를 표시패널 내부에 배치함으로써 기판의 효율을 향상시킬 수 있는 표시패널을 제공하는데 있다.
본 발명의 다른 목적은 프로세스 키를 표시패널 내부의 전원공급용 배선부 내에 형성함으로써, 기판의 효율을 향상시킬 수 있는 표시패널을 제공하는데 있다.
본 발명의 다른 목적은, 프로세스 키를 표시패널 내에 있는 전원배선 또는 전원공급용 패드 내부 일부 영역을 천공하여 형성된 개구부와 개구부 내에 배치되는 키 패턴을 포함하도록 구성함으로써, 표시패널 내의 각종 패턴 형태 또는 위치를 변경시키지 않고서도 기판 효율을 증대시킬 수 있는 표시패널을 제공하는데 있다.
전술한 목적을 달성하기 위하여, 본 발명의 일실시예에서는, 제1방향으로 연장되는 다수의 게이트 라인(GL)과, 제1방향과 수직인 제2방향으로 연장되는 다수의 데이터 라인(DL)을 포함하며, 각각의 게이트 라인과 데이터 라인에 의하여 하나의 화소영역(Pixel; P)이 정의되며, 각 화소영역에는 1 이상의 박막 트랜지스터가 형성되는 표시영역과, 상기 표시영역으로 전원을 인가하기 위한 1이상의 전원공급용 배선부가 형성된 비표시 영역을 포함하는 표시패널에 있어서, 상기 전원공급용 배선부 내부의 일부영역을 개구하여 형성되는 개구부와, 상기 개구부 내부에 형성되는 키 패턴을 포함하는 프로세스 키가 형성되는 표시패널을 제공한다.
본 발명의 일 실시예에 의하면, 표시장치의 표시패널에서 각종 공정 진행과정에서 사용되는 프로세스 키를 패널내부의 비표시 영역에 배치되는 비교적 폭 또는 두께가 큰 전원공급 배선부 내부에 형성함으로써, 글래스 기판의 제조 효율을 향상시키는 효과가 있다.
더 구체적으로는, OLED 등의 표시패널에서 패널내부에 형성되는 전원배선부 내부의 일부 영역을 개구한 개구부와 그 내부에 배치되는 키패턴으로 구성되는 프로세스 키를 이용함으로써, 종래의 프로세스 키가 패널 외부에 있음으로 인하여 발생되던 글래스 기판 효율 저하 및 극한 배치 불가능 등의 문제를 해결할 수 있는 효과가 있다.
본 발명의 일 실시예를 이용하면, 프로세스 키를 표시패널 내부의 배선(전원배선)상에 형성함으로써, 패널의 베젤(Bezel) 영역에서 추가적인 공간 낭비가 제거되기 때문에 좁은 내로우 베젤(Narrow Bezel)을 구현할 수 있는 효과가 있다.
도 1은 도 1은 종래방식에 의한 표시패널 제조용 대기판의 평면도이다.
도 2는 본 발명의 일 실시예에 의한 프로세스 키가 적용되는 표시패널을 도시한다.
도 3은 본 발명의 일 실시예에 의한 표시패널 내부의 프로세스 키의 일예를 도시한다.
도 4는 본 발명의 일 실시예가 적용될 수 있는 표시패널의 화소영역에 대한 등가 회도로이다.
도 5는 본 발명의 일실시예에 의한 프로세스 키가 형성된 제1방식(탑게이트 방식)의 어레이 기판의 단면을 도시하는 것으로서, 도 5a는 박막 트랜지스터와 프로세스 키를 함께 표시한 도면이고, 도 5b는 프로세스 키의 여러 방식을 도시한다.
도 6은 본 발명의 다른 실시예에 의한 프로세스 키가 형성된 제2방식(바텀 게이트 방식)의 어레이 기판의 단면을 도시하는 것으로서, 도 6a는 박막 트랜지스터와 프로세스 키를 함께 표시한 도면이고, 도 6b는 프로세스 키의 여러 방식을 도시한다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 2는 본 발명의 일 실시예에 의한 프로세스 키가 적용되는 표시패널을 도시한다.
도 2에 도시된 바와 같이, 표시 패널(200)은 사용자에게 이미지를 제공하는 액티브 영역(active area, AA)과 상기 액티브 영역(AA)의 주변 영역인 비액티브 영역(non-active area, NA)으로 정의되며, 표시 패널은 통상 박막 트랜지스터 등이 형성되어 화소영역이 정의되는 어레이기판인 제1기판과, 블랙매트릭스 및/또는 칼라필터층 등이 형성된 상부 기판으로서의 제2기판이 합착되어 제조된다.
박막 트랜지스터가 형성되는 어레이기판 또는 제1기판은 다시, 제1방향으로 연장되는 다수의 게이트 라인(GL)과, 제1방향과 수직인 제2방향으로 연장되는 다수의 데이터 라인(DL)을 포함하며, 각각의 게이트 라인과 데이터 라인에 의하여 하나의 화소영역(Pixel; P)이 정의된다.
또한 각 게이트 라인(GL)의 끝에는 게이트 신호를 인가하기 위한 신호패드로서의 게이트 패드(210, 210’)가 형성되어 있으며, 양방향 스캔 구동을 위해서 도 2에서는 좌측의 게이트 패드(210)와 우측의 게이트 패드(210’)를 포함할 수 있다.
또한, 표시패널(200)의 상부에는 각 데이터 라인(DL)의 단부에 데이터 신호 인가용 신호패드로서의 데이터 패드(220)가 형성되어 있다
한편, 도 2의 (a)와 같이 표시패널(200)의 하단부 또는 상단부에는 게이트 라인과 평행하게 패널의 제1방향으로 길게 연장되는 전원배선(230)이 형성되어 있으며, 이러한 전원배선은 고기준전압(VDD), 저기준전압 또는 공통전압(Vss), 그라운드 전압(VGN) 등을 표시패널쪽으로 인가하기 위하여 사용된다.
또한 도 2의 (b)와 같이 제1방향으로 길게 형성되는 전원배선(230) 대신에 다수의 개별 형성된 일정 면적의 전원공급용 패드(240) 형태로 구성될 수도 있으며, 이러한 전원공급용 패드(240) 역시 고기준전압(VDD), 저기준전압 또는 공통전압(Vss), 그라운드 전압(VGN) 등을 표시패널로 인가하기 위하여 사용될 수 있다.
한편, 이러한 전원배선(230) 또는 전원공급용 패드(240)는 저저항 특성을 만족해야 하므로, 그 배선의 폭 또는 두께(또는 패드의 폭 또는 두께)를 크게 형성하여야 하며, 따라서, 본 발명의 일실시예에서는 큰 폭으로 형성되는 패널 내부의 전원배선 또는 전원공급용 패드의 일부를 천공하여 개구부를 형성하고 그 내부에 프로세스 키를 형성함으로써, 프로세스 키를 패널 내부에 위치시켜 대면적 유리기판 등의 사용 효율을 증대시키고자 하는 것이다.
이하 본 명세서에서는 전원배선 또는 전원공급용 패드 등을 통칭하는 표현으로서 “전원공급 배선부”의 용어를 사용하며, 전원공급 배선부는 패널의 길이방향(게이트 라인과 평행한 제1방향) 또는 폭방향(데이터 라인과 평행한 제2방향)으로 길게 연장하는 1 이상의 전원배선 및 1 이상의 전원공급용 패드 패턴은 물론, 표시패널에 전원을 공급하기 위하여 비표시 영역에 형성되되 저저항 특성을 가지도록 비교적 큰 폭 또는 두께로 형성되는 모든 종류의 전원공급용 패턴을 포함하는 개념으로 이해되어야 할 것이다.
이상과 같이, 본 발명의 일 실시예에 의한 표시패널은 앞에서 설명한 문제점을 극복하기 위하여 제안된 것으로서, 제1방향으로 연장되는 다수의 게이트 라인(GL)과, 제1방향과 수직인 제2방향으로 연장되는 다수의 데이터 라인(DL)을 포함하며, 각각의 게이트 라인과 데이터 라인에 의하여 하나의 화소영역(Pixel; P)이 정의되며, 각 화소영역에는 1 이상의 박막 트랜지스터가 형성되는 표시영역과, 상기 표시영역으로 전원을 인가하기 위한 1이상의 전원공급용 배선부가 형성된 비표시 영역을 포함하는 표시패널에 있어서, 상기 전원공급용 배선부 내부의 일부영역을 개구하여 형성되는 개구부와, 상기 개구부 내부에 형성되는 키 패턴을 포함하는 프로세스 키를 형성하는 것을 특징으로 한다.
전원공급용 배선부(전원배선 또는 전원공급용 패드) 내부의 일부영역을 개구하여 형성되는 개구부와 상기 키패턴은 표시패널의 다수 레이어 중에서 동일한 레이어 및 동일한 재료로 형성될 수도 있고, 각각 다른 레이어 및/또는 각각 다른 재료로 형성될 수도 있다.
더 구체적으로, 상기 전원공급용 배선부와 개구부 및 키 패턴이 모두 게이트 금속층 형성하는 공정(예를 들면, 유리기판 상에 TFT의 게이트 전극(및 게이트 라인 등을 형성하기 위하여 게이트 금속 재료를 증착하고 마스크 등을 이용하여 식각 공정 등을 거쳐서 게이트 금속 재료층을 형성하는 공정) 중에 동시에 형성될 수 있다.
또는, 상기 전원공급용 배선부와 개구부 및 키 패턴이 모두 소스/드레인 금속층 형성하는 공정 중에 동시에 형성될 수 있다.
또는, 상기 전원공급용 배선부와 개구부는 게이트 금속층을 형성하는 공정 중에 형성되고, 그 내부의 키 패턴은 소스/드레인 금속층 공정 과정에서 형성될 수도 있을 것이며, 반대로 전원공급용 배선부와 개구부는 소스/드레인 금속층 공정에서 키 패턴은 게이트 금속층 공정 중에 형성될 수 있다.
또한, 표시패널이 OLED인 경우에는 상기 전원공급용 배선부와 개구부 및 키 패턴은 각각 게이트 금속층, 소스/드레인 금속층 및 제1전극 또는 제2전극 레이어 중 선택되는 임의의 레이어로 형성될 수 있을 것이다.
본 명세서에서 사용되는 “프로세스 키(Process Key)”는 표시패널 또는 어레이 기판 형성을 위하여 대기판 상에서의 여러 공정(패터닝, 포토리소그래피, 커팅 등)을 수행하거나 1 이상의 기판을 합착하는 등의 공정에 있어서, 제조 장비나 다른 대상(마스크 등)과 대기판 또는 표시패널 또는 기판 사이의 정렬 등을 위하여 사용되는 모든 종류의 키, 마크(Mark) 등의 표시수단을 통칭하는 것으로 정의될 수 있다.
이러한 프로세스 키의 종류로는, 예를 들어, 각종 레이어의 패터닝 과정에서 포토리소그래피 과정에서 사용되는 포토 마스크와 기판을 정 위치에 정렬시키기 위한 마스크 얼라인 키(Mask Align Key), 패널 제조 이후에 각 패널별로 자르는 커팅(Cutting) 공정을 위한 커팅 얼라인 키(Cutting Align Key), 각 레이어 물질을 증착(Deposit)하는 공정시 대기판 정렬을 위한 증착 얼라인 키, 기판 검사를 위한 모니터링 얼라인 키 등을 포함할 수 있으나 그에 한정되는 것은 아니다.
이하에서는 도면을 참고로 본 발명의 실시예에 대하여 더 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 의한 표시패널 내부의 프로세스 키의 일예를 도시한다.
도 3의 (a)와 같이, 본 발명의 일실시예에 의한 프로세스 키(300)는 개구부(310) 및 그 내부의 키 패턴(320)을 포함하며, 개구부(310)는 비표시 영역(A)에 형성되되 패널의 제1방향(게이트 라인과 평행한 방향)으로 길게 연장되어 고기준전압(VDD), 저기준전압(Vss) 등을 공급하기 위한 전원배선(230)의 일부 영역을 천공하여 형성되며, 키 패턴(320)는 위에서 보았을 때 상기 개구부 내부에 포함되는 일정 형태의 패턴으로 형성된다.
뒤에서 더 상세하게 설명하겠지만, 키패턴(320)은 개구부(310)가 형성된 전원배선과 동일한 레이어 및 재료로 형성될 수 있으나, 개구부(310)가 형성된 전원배선과 상이한 레이어 및 재료로 형성될 수도 있다.
이러한 프로세스 키(300)가 사용되는 일예를 설명하면, 기판 합착 공정 또는 마스크 공정 등에서 해당 기판과 마스크 또는 양 기판을 정렬하기 위하여 해당 장비가 프로세스 키의 일종인 얼라인 키를 인식하여야 하며, 기판 상에 형성된 얼라인 키 등을 인식하는 방법은 광원 예를 들어 헬륨-네온 레이저(He-Nelaser), LED(light emitting diode) 등을 이용하여 인식하는 방법을 이용하는 것이 그 일예이다. 즉, 상기 광원으로부터 발생된 광은 상기 기판의 얼라인 키에서 반사되거나 투과됨으로써 발생된 신호를 검출함으로써 정렬 장비는 상기 얼라인 키를 인식하게 된다.
예를 들어, 상기 기판에서는 광이 투과됨으로써 발생되는 신호를 검출하고 상기 얼라인 키에서는 광이 반사됨으로써 발생되는 신호를 검출하여 얼라인 키의 위치를 정확하게 검출해 낼 수 있는 것이다.
도 3의 (b)는 본 발명의 다른 실시예에 의한 프로세스 키의 구조를 도시하는 것으로서, 프로세스 키를 구성하는 개구부가 전원배선이 아닌 전원공급용 패드 내부에 형성되어 있다.
도 3의 (b)의 실시예에서의 프로세스 키(300)는 전원공급용 패드(240) 내부 패턴의 일부 영역을 삭제하여 형성한 개구부(310) 및 그 내부의 키 패턴(320)을 포함한다.
전원공급용 패드(240)는 비표시 영역(A)에 형성되되 패널의 제1방향(게이트 라인과 평행한 방향)으로 연장되는 1 이상의 장방향 또는 다른 형상의 패드(Pad)를 의미하며, 전원배선과 유사하게 기준전압(VDD), 저기준전압(Vss) 등을 공급하 위하여 형성되는 것이다. 또한, 키 패턴(320)는 위에서 보았을 때 상기 개구부(310) 내부에 포함되는 일정 형태의 패턴으로 형성된다.
이 때, 패널 상부에서 보았을 때 개구부(310) 내부에 배치되도록 형성되는 키 패턴(320)은 종래 기술에 의한 프로세스 키의 패턴과 동일한 형태인 것이 바람직할 것이다. 왜냐하면, 해당 장비가 인식하여야 하는 대상인 프로세스 키의 형상이 동일하여야만, 그 프로세스 키를 인식하는 장비를 그대로 이용할 수 있기 때문이다.
또한, 키패턴(320)은 개구부(310)가 형성된 전원공급용 패드(240)와 동일한 레이어 및 재료로 형성될 수 있으나, 개구부(310)가 형성된 전원공급용 패드(240)과 상이한 레이어 및 재료로 형성될 수도 있다.
한편, 도 3의 (a) 및 도 3의 (b)에서는 프로세스 키를 구성하는 개구부 내부의 키패턴(320)이 주변의 전원배선부와 분리된 것으로 설명하였으나, 필요한 경우 도 3의 (c)와 같이 키패턴(320)이 전원공급용 배선부(전원배선 및 전원공급용 패드 등)와 연결되어 일체로 형성될 수도 있을 것이다.
즉, 본 발명의 일 실시예에 의한 키패턴(320)은 도 3의 (a) 및 (b)와 같이 개구부 내에서 주변의 전원배선과 분리된 일종의 섬(Island)의 형태로 형성될 수도 있지만, 도 3의 (c)와 같이 키패턴(320)이 주위 전원배선(230)과 물리적 및 전기적으로 연결되는 패턴으로 형성될 수 있으며, 이러한 실시예에서는 키패턴(320)은 전워배선(230)과 동일 레이어 및 동일 재료로 형성되어야 할 것이다.
도 4는 본 발명의 일 실시예가 적용될 수 있는 표시패널의 화소영역에 대한 등가 회도로이다.
본 발명의 일 실시예는 유기전계발광 다이오드(OLED)형태의 표시패널에 적용되는 것이 바람직하며, OLED 표시패널의 각 화소의 회로는 도 4와 같이, 각 화소(P)에서 유기발광다이오드(OLED)로 전류를 공급하기 위한 구동 트랜지스터(DTr)와, 게이트 스캔 신호에 따라 제어되어 데이터 전압이 구동 트랜지스터(DTr)의 제1 노드에 인가되는 것으로 제어함으로써 구동 트랜지스터(DTr)의 턴 온(Turn On) 또는 턴 오프(Turn Off)를 제어하는 스위칭 트랜지스터(STr)와, 구동 트랜지스터(DTr)의 제1 노드에 인가된 데이터 전압을 한 프레임 동안 유지시켜 주는 역할을 하는 스토리지 캐패시터(Cst)와, 구동 트랜지스터(DTr)의 드레인측에 연결되어 있는 유기발광다이오드(D) 등을 포함하여 구성될 수 있다.
이 때, 구동 트랜지스터(DTr)의 소스측에는 고기준전압(VDD)이 인가되고, 유기발광다이오드(D)의 출력측에는 저기준전압(Vss)가 걸려 있으며, 본 발명의 일 실시예에 의한 프로세스 키가 형성되는 전원배선 또는 전원공급용 패드 등이 바로 이러한 고기준전압(VDD) 또는 저기준전압(Vss) 등의 인가를 위해 사용되는 것이다.
도 5는 본 발명의 일실시예에 의한 프로세스 키가 형성된 제1방식(탑게이트 방식)의 어레이 기판의 단면을 도시하는 것으로서, 도 5a는 박막 트랜지스터와 프로세스 키를 함께 표시한 도면이고, 도 5b는 프로세스 키의 여러 방식을 도시한다.
OLED 표시장치의 어레이 기판 또는 제1기판은 박막 트랜지스터의 게이트 금속층이 소스/드레인 금속층 상부에 형성되는 탑게이트(Top-Gate) 방식과, 게이트 금속층이 소스/드레인 금속층 하부에 형성되는 바텀게이트(Bottom-Gate) 방식이 가능하며, 도 5에서는 탑게이트(Top-Gate) 방식의 기판에 본 발명에 의한 프로세스 키가 형성되는 경우를, 도 6에서는 바텀게이트(Bottom-Gate) 방식의 기판에 본 발명에 의한 프로세스 키가 형성되는 경우를 도시한다.
한편, 도 5a에는 좌측의 비표시 영역에는 본 발명의 일 실시예에 의한 프로세스 키(300)가 도시되며, 이해를 돕기 위해서 오른쪽에는 표시영역 각 화소에 포함되는 구동 트랜지스터(DTr) 부분을 함께 도시한다.
도 5a와 같은 탑게이트(Top-Gate) 방식의 OLED 표시패널 중 구동 트랜지스터를 포함한 화소영역 단면 구조와 그 제조공정을 설명하면 다음과 같다.
우선 상부발광 방식(탑게이트 방식)의 유기전계 발광소자(501)는 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 유기전계 발광 다이오드(E)가 형성된 제 1 기판(510)과, 인캡슐레이션을 위한 제 2 기판(570)으로 구성되며, 제 1 기판(510)의 구성에 대해 먼저 설명하면 다음과 같다.
제 1 기판(510) 상부에는 스위칭 영역에 대응하여 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 영역(513a) 그리고 상기 제 1 영역(513a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(513b)으로 구성된 반도체층(513)이 형성되어 있다. 이때 반도체층(113)과 상기 제1 기판(510) 사이에는 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 형성될 수도 있으며, 이러한 버퍼층(미도시)은 상기 반도체층(513)의 결정화시 상기 제 1 기판(510) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(513)의 특성 저하를 방지하기 위함이다.
다음으로, 반도체층(513) 상부 전면에 게이트 절연막(516)이 형성되어 있으며, 상기 게이트 절연막(516) 위로는 반도체층(513)의 제 1 영역(513a)에 대응하여 게이트 전극(520)이 형성되어 있다. 또한 게이트 절연막(516) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(520)과 연결되며 일방향으로 연장하며 게이트 배선(미도시)이 형성되어 있으며, 상기 게이트 배선(미도시)과 나란하게 제 2 전극에 공통 신호전압을 인가하기 위한 VDD 배선(522)이 형성되어 있다.
한편, 본 발명의 일 실시예에서 정의되는 전원공급 배선부는 전술한 화소영역의 VDD배선(522) 등에 고기준전압(VDD)을 인가하기 위하여 비표시 영역에 형성되는 것일 수 있다.
또한, 상기 게이트 전극(520)과 게이트 배선(미도시) 및 VDD 배선(522) 위로 전면에 층간절연막(523)이 형성되어 있다. 이때, 상기 층간절연막(523)과 그 하부의 게이트 절연막(516)은 상기 제 1 영역(513a) 양측면에 위치한 상기 제 2 영역(513b) 각각을 노출시키는 반도체층 콘택홀(525)이 형성되어 있다.
다음으로, 상기 반도체층 콘택홀(525)을 포함하는 층간절연막(523) 상부에는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되고 있다. 또한, 상기 층간절연막(523) 위로 각 구동영역(DA) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(525)을 통해 노출된 제 2 영역(513b)과 각각 접촉하며 소스 및 드레인 전극(533, 536)이 형성되어 있다. 이때, 상기 소스 및 드레인 전극(533, 536)과, 이들 전극(533, 536)과 접촉하는 제 2 영역(513b)을 포함하는 반도체층(513)과, 상기 반도체층(513) 상부에 형성된 게이트 절연막(516) 및 게이트 전극(520)은 각각 구동 박막트랜지스터(DTr)을 형성한다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되며 형성되어 있으며, 상기 데이터 배선(미도시)은 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되고 있다.
이때 상기 구동 및 스위칭 박막트랜지스터(DTr)는 상기 제 2 영역(513b)에 도핑되는 불순물에 따라 p타입 또는 n타입 박막트랜지스터를 이루게 된다. p타입 박막트랜지스터의 경우는 제 2 영역(513b)에 3족의 원소 예를들면 붕소(B)를 도핑함으로써 이루어지게 되며, n타입 박막트랜지스터의 경우는 상기 제 2 영역(513b)에 5족의 원소 예를들면 인(P)을 도핑함으로써 이루어지게 된다. p타입의 박막트랜지스터는 캐리어로서 정공이 이용되며, n타입의 박막트랜지스터는 캐리어로서 전자가 이용된다.
따라서, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(536)과 연결되는 제 1 전극(547)은 상기 구동 박막트랜지스터(DTr)의 타입에 따라 애노드 또는 캐소드 전극의 역할을 하게 되는 것이다. 상기 구동 박막트랜지스터(DTr)가 p타입인 경우 상기 제 1 전극(547)은 애노드 전극의 역할을 하며, n타입인 경우 상기 제 1 전극(547)은 캐소드 전극의 역할을 하게 된다.
구동 및 스위칭 박막트랜지스터(DTr) 위로는 전면에 보호층(540) 또는 패시베이션 층이 형성되어 있다. 이때 보호층(540)에는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(536)을 노출시키는 드레인 콘택홀(543)이 형성되어 있으며, 각 화소영역(P) 내에는 상기 보호층(540)과 그 하부의 층간절연막(523)이 패터닝됨으로써 상기 VDD 배선(522)을 노출시키는 제 1 공통 콘택홀(544)이 더욱 구비되고 있다.
드레인 콘택홀(543)을 구비한 보호층(540) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(536)과 상기 드레인 콘택홀(543)을 통해 접촉되며, 각 화소영역(P) 별로 제 1 전극(547)이 형성되어 있으며, 제 1전극(547)을 이루는 동일한 물질로 제 1 공통 콘택홀(544)을 통해 상기 VDD배선(514)과 접촉하는 공통 보조 패턴(548)이 형성될 수 있다.
이때 구동 박막트랜지스터(DTr)가 n타입인 경우에는, 제 1 전극(547)은 애노드 전극의 역할을 하도록 일함수 값이 비교적 크며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며, 이 경우, 반사효율 향상을 위해 상기 제 1 전극(547) 하부에 반사효율이 우수한 금속물질 예를들면 알루미늄(Al) 또는 은(Ag)으로써 반사판(미도시)이 더욱 형성될 수도 있다. 한편, 구동 박막트랜지스터(DTr)가 n타입인 경우 상기 제 1 전극(547)은 캐소드 전극의 역할을 하도록 일함수 값이 비교적 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나의 물질로 이루어지며, 상기 공통 보조 패턴(548) 또한 상기 제 1 전극(547)과 동일한 물질로 이루어지게 된다. 비교적 낮은 일함수 값을 갖는 금속물질의 경우, 그 자체로서 불투명한 재질이 되고 있으므로 이를 500Å 이상의 두께를 갖도록 형성하면 투과도가 거의 빛의 0%에 가깝게 되므로, 별도의 반사판은 필요로 하지 않는다.
또한 제 1 전극(547) 위로 각 화소영역(P)의 경계에는 뱅크(550)가 형성되어 있으며, 뱅크(550)는 각 화소영역(P)을 둘러싸는 형태로 상기 제 1 전극(547)의 테두리와 중첩될 수 있으며, 뱅크(550) 상부에는 그 단면 형태가 역테이퍼 구조를 갖는 격벽(556)이 형성될 수 있다.
한편, 뱅크(550)의 상부로 표시영역 전면에 대응하여 각 화소영역(P)의 구분없이 유기 발광층(560)이 형성되어 있으며, 유기발광층(560)의 하부로 발광층의 발광효율 향상을 위해 다층 구조의 제1유기층(558)이 추가로 형성될 수 있다.
또한, 유기 발광층(560)과 상기 뱅크(550)가 형성된 부분에 대응되는 제 1 유기층(558) 상부로 표시영역 전면에 제 2 전극(563)이 형성됨으로써, 제 1, 2 전극(547, 563)과 그 사이에 형성된 제 1 유기층(558) 및 유기 발광층(560)이 유기전계 발광 다이오드(E)를 이루게 되는 것이다.
이러한 구조를 갖는 제 1 기판(510)과 대향하여 투명한 재질의 제 2 기판(570)이 그 테두리를 따라 씰패턴(미도시)에 의해 합착됨으로써 상부 발광 방식의 OLED 표시패널을 형성하게 되는 것이다.
한편, 이상의 설명과 같은 화소 영역과는 별도로, 도 5a의 좌측부분과 같은 비표시 영역에는 본 발명의 일 실시예에 의한 프로세스 키(300)가 형성된다.
도 5의 실시예에서는, 대기판인 제1기판(510)의 상부에 게이트 절연막(516)이 형성되고, 그 상부에 게이트 전극(520) 및 게이트 배선(미도시)을 포함하는 게이트 금속층 형성 공정에서 그와 동일한 재료로 전원배선(230) 및 프로세스 키(300)가 형성된다.
즉, 게이트 금속패턴 형성 공정에서 함께 형성되는 저저항 전원배선(230)의 내부 일부 영역이 뚫린 형태의 개구부(310)를 형성하고, 개구부(310) 내부에 역시 게이트 금속 재료의 키 패턴(320)을 형성함으로써, 본 실시예에 의한 프로세스 키(300)가 제조될 수 있다.
즉, 산화실리콘(SiO2)을 증착하여 게이트 절연막(116)을 형성하고, 그 게이트 절연막(516) 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하여 제 1 금속층을 형성하고, 이를 마스크 공정을 진행하여 개구부(310)가 형성된 전원배선(230)과 개구부 내부의 키 패턴(320)을 형성하는 것이다.
이 때, 프로세스 키(300)를 구성하는 개구부(310)가 형성된 전원배선(230) 및 개구부 내부의 키 패턴(320)는 모두 게이트 전극(520)과 동일한 재료, 예를 들면 저저항 특성을 갖는 금속물질, 예를 들어 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질로 형성될 수 있으나 그에 제한되는 것은 아니다.
한편, 도 5b의 (1)에 도시된 실시예에서, 제1기판(510) 상부에 게이트 절연막(516) 및 층간절연막(523)이 순차적으로 형성되며, 프로세스 키(300)는 그 상부에 소스/드레인 금속층과 동일한 공정 및 재료로 형성될 수 있다.
즉, 산화실리콘(SiO2)을 증착하여 게이트 절연막(516)을 형성하고, 그 상부 전면에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기절연물질을 증착하여 층간절연막(523)을 형성하며, 그 상부에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr) 및 몰리브덴(Mo) 중 하나일 수 있는 소스/드레인 금속재료를 증착하여 제 2 금속층을 형성하고, 마스크 공정을 진행하여 패터닝함으로써 도 5b의 (1) 실시예와 같은 개구부(310)가 형성된 전원배선(230) 및 개구부 내부의 키 패턴(320)을 형성할 수 있다는 것이다.
한편, 도 5a 및 도 5b의 (1)에서는 프로세스 키(300)를 구성하는 전원배선(230) 내부의 개구부(310) 및 개구부 내부의 키 패턴(320)을 동일한 레이어 및 재료로 형성하는 실시예를 설명하였으나, 도 5b의 (2) 및 (3)에서는 프로세스 키(300)를 구성하는 개구부(310)가 형성된 전원배선(230) 및 개구부 내부의 키 패턴(320)을 각각 다른 재료로 형성할 수 있다.
다시 설명하면, 도 5b의 (2)와 같이, 개구부(310’)가 형성된 전원배선(230’)은 게이트 절연막(516) 상부에 게이트 금속층으로 형성하고, 개구부 내부로 보여질 수 있는 키 패턴(320’)은 전원배선(230’)과 층간절연막(523)을 사이에 두고 층간절연막 상부의 소스/드레인 금속층과 동일한 레이어 및 재료로 형성될 수 있다.
한편, 도 5b의 (3)에서는 도 5b의 (2)와 반대로 키 패턴(320”)이 게이트 금속층으로 형성되고, 개구부(310”)가 형성된 전원배선(230”)이 그 상부에 있는 소스/드레인 금속층으로 형성될 수 있다.
이와 같이, 프로세스 키(300)를 형성하는 전원배선의 개구부(310) 및 그 내부의 키 패턴(320)은 동일 또는 상이한 레이어 및 재료로 형성될 수 있으며, 반드시 게이트 금속층 또는 소스/드레인 금속층으로만 형성되는 것으로 제한되는 것은 아니다.
즉, 프로세스 키(300)를 형성하는 전원배선의 개구부(310) 및 그 내부의 키 패턴(320)은 제1전극(547) 또는 그 하부의 반사판(미도시), 제2전극(563), 뱅크(550) 및 격벽(556) 등과 동일한 레이어 및 재료로 구성될 수도 있다.
다만, 전원배선(230)은 저저항 특성을 가져야 하므로, 프로세스 키(300) 중 개구부(310)가 형성된 전원배선(230) 및 전원공급용 패드(240)는 게이트 금속층 또는 소스/드레인 금속층으로 형성되는 것이 바람직하며, 개구부(310) 내부에 형성되는 키 패턴(320)은 장비 등이 식별할 수 있는 한 게이트 금속층, 소스/드레인 금속층 이외에, 제1전극(547) 또는 그 하부의 반사판(미도시), 제2전극(563), 뱅크(550) 및 격벽(556) 등 불투명 또는 반투명 레이어의 형성과정에서 그와 동일한 공정 및 재료로 형성될 수 있을 것이다.
도 6은 본 발명의 다른 실시예에 의한 프로세스 키가 형성된 제2방식(바텀 게이트 방식)의 어레이 기판의 단면을 도시하는 것으로서, 도 6a는 박막 트랜지스터와 프로세스 키를 함께 표시한 도면이고, 도 6b는 프로세스 키의 여러 방식을 도시한다.
도 5와 마찬가지로, 도 6a에는 좌측의 비표시 영역에는 본 발명의 일 실시예에 의한 프로세스 키(300)가 도시되며, 이해를 돕기 위해서 오른쪽에는 표시영역 각 화소에 포함되는 구동 트랜지스터(DTr) 부분을 함께 도시한다.
도 6a와 같은 바텀게이트(Bottom-Gate) 방식의 OLED 표시패널 중 구동 트랜지스터를 포함한 화소영역 단면 구조와 그 제조공정을 설명하면 다음과 같다.
바텀 게이트 방식의 어레이 기판에서는 우선 글래스 대기판인 제1기판(610) 상부 스위칭 영역 및 구동 영역에는 게이트 전극(612)이 형성되어 있으며, 게이트 배선(미도시) 및 VDD배선(614)과 게이트 전극(612)을 덮으며 전면에 게이트 절연막(615)이 형성되어 있다. 또한 게이트 절연막(615) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하며 데이터 배선(미도시)이 형성되어 있으며, 구동 및 스위칭 영역에는 상기 게이트 전극(612)에 대응하여 순수 비정질 실리콘의 액티브층(619a)과 그 상부로 서로 이격하며 불순물 비정질 실리콘의 오믹콘택층(619b)으로 구성된 반도체층(619)과, 반도체층(619) 위로 서로 이격하는 소스 및 드레인 전극(621, 623)이 형성되어 있다.
이때 구동 및 스위칭 영역에 순차 적층된 상기 게이트 전극(612)과 게이트 절연막(615)과 반도체층(619)과 서로 이격하는 소스 및 드레인 전극(621, 623)은 각각 구동 및 스위칭 박막트랜지스터(DTr)를 이루며, 이러한 순수 및 불순물 비정질 실리콘을 반도체층(619)으로 하여 바텀게이트 구조를 갖는 박막트랜지스터의 경우 n타입 박막트랜지스터가 된다.
따라서, 이러한 구조를 갖는 구동 박막트랜지스터(DTr)의 드레인 전극(623)과 연결된 제 1 전극(647)은 캐소드 전극의 역할을 하게 된다.
한편, 도면에는 나타나지 않았지만, 상기 스위칭 박막트랜지스터의 게이트 전극은 상기 게이트 배선과 연결되며, 상기 스위칭 박막트랜지스터의 소스 전극은 상기 데이터 배선과 연결된다.
이러한 바텀 게이트 타입 구조를 갖는 스위칭 및 구동 박막트랜지스터 위로는 상기 구동 박막트랜지스터의 드레인 전극(623)을 노출시키는 드레인 콘택홀(643)을 갖는 보호층(640)이 형성되어 있다. 이때 상기 보호층(640)과 그 하부의 게이트 절연막(615)은 패터닝됨으로써 각 화소영역(P)별로 상기 VDD배선(614)을 노출시키는 제 1 공통 콘택홀(629)이 구비되고 있다.
다음으로, 보호층(640)형성 이후의 공정, 즉 제1전극(647), 유기발광층(660), 뱅크(650) 및 격벽(656) 층 등의 형성 공정 등은 도 5의 탑게이트 방식과 동일하므로 중복을 피하기 위하여 생략한다.
이와 같은 바텀 게이트 방식의 OLED 표시패널에서, 본 발명에 의한 프로세스 키(300)는 도 6a의 좌측부분과 같은 비표시 영역에 형성될 수 있다.
도 6a의 실시예에서는, 대기판인 제1기판(610)의 상부에 게이트 전극(620) 및 게이트 배선(미도시)을 포함하는 게이트 금속층이 형성되는 공정에서 그와 동일한 재료로 전원배선(230) 및 프로세스 키(300)가 형성된다.
즉, 제1기판(610) 상부에 게이트 금속패턴을 형성하는 공정에서 저저항 전원배선(230)의 내부 일부 영역이 뚫린 형태의 개구부(310)를 형성하고, 개구부(310) 내부에 역시 게이트 금속 재료(예를 들면, 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 하나 이상)의 키 패턴(320)을 형성함으로써, 본 실시예에 의한 프로세스 키(300)가 제조될 수 있다.
또한, 도시되지는 않았지만, 제1기판(610) 상부에 게이트 절연막(615)을 형성한 후, 화소 영역의 소스/드레인 금속층을 형성하는 과정 중에 소스/드레인 금속 재료와 동일한 재료로 프로세스 키(300)가 형성될 수도 있다.
또한, 도 6b와 같이 와 같이 프로세스 키(300)를 구성하는 개구부(310)가 형성된 전원배선(230) 및 개구부 내부의 키 패턴(320)을 각각 다른 재료로 형성할 수 있으며, 도 6b (1)의 실시예에서는 개구부(310’)가 형성된 전원배선(230’)은 소스/드레인 금속층으로 형성되고, 그 내부의 키패턴(320)는 게이트 절연막(615)를 사이로 소스/드레인 레이어 하부에 위치하는 게이트 금속패턴으로 형성된다.
또한, 도 6b의 (2) 실시예에서는 개구부(310”)가 형성된 전원배선(230”)은 제1기판(610)상의 게이트 금속패턴으로 형성되고, 그 내부의 키패턴(320”)는 게이트 절연막(615) 및 보호층(640) 위에 적층되는 제1전극 또는 반사판 등의 레이어로 형성된 것을 도시한다.
도 6a 및 도 6b와 같은 바텀 게이트 방식의 OLED 표시패널에서도 프로세스 키(300)를 형성하는 전원배선의 개구부(310) 및 그 내부의 키 패턴(320)은 게이트 금속층, 소스/드레인 금속층, 제1전극 또는 그 하부의 반사판(미도시), 제2전극, 뱅크 및 격벽 등의 레이어 중 하나 이상과 동일한 레이어 및 재료로 구성될 수도 있다.
다만, 전원배선(230)은 저저항 특성을 가져야 하므로, 프로세스 키(300) 중 개구부(310)가 형성된 전원배선(230) 및 전원공급용 패드(240)는 게이트 금속층 또는 소스/드레인 금속층으로 형성되는 것이 바람직하며, 개구부(310) 내부에 형성되는 키 패턴(320)은 장비 등이 식별할 수 있는 한 게이트 금속층, 소스/드레인 금속층 이외에, 제1전극(647) 또는 그 하부의 반사판(미도시), 제2전극(663), 뱅크(650) 및 격벽(656) 등 불투명 또는 반투명 레이어의 형성과정에서 그와 동일한 공정 및 재료로 형성될 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명의 일 실시예에 의하면, 표시장치의 표시패널에서 각종 공정 진행과정에서 사용되는 프로세스 키를 패널내부의 비표시 영역에 배치되는 비교적 폭 또는 두께가 큰 전원공급 배선부 내부에 형성함으로써, 글래스 기판의 제조 효율을 향상시키는 효과가 있다.
더 구체적으로는, OLED 등의 표시패널에서 패널내부에 형성되는 전원배선부 내부의 일부 영역을 개구한 개구부와 그 내부에 배치되는 키패턴으로 구성되는 프로세스 키를 이용함으로써, 종래의 프로세스 키가 패널 외부에 있음으로 인하여 발생되던 글래스 기판 효율 저하 및 극한 배치 불가능 등의 문제를 해결할 수 있게 되었다.
또한, 본 발명의 일 실시예를 이용하면, 프로세스 키를 표시패널 내부의 배선(전원배선)상에 형성함으로써, 패널의 베젤(Bezel) 영역에서 추가적인 공간 낭비가 제거되기 때문에 좁은 내로우 베젤(Narrow Bezel)을 구현할 수 있는 효과가 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
510, 610: 제1기판(어레이 기판) 230 : 전원배선
240 : 전원공급용 패드 300 : 프로세스 키
310, 310’, 310” : 개구부 320, 320’, 320” : 키패턴
520, 612 : 게이트 전극 516, 615 : 게이트 절연막
513, 619 : 반도체층 533, 621 : 소스 전극
536, 623 : 드레인 전극 547, 647 : 제1전극
560, 660 : 유기발광층 550, 650 : 뱅크
556, 656 : 격벽

Claims (11)

  1. 제1기판 상에 제1방향으로 연장되는 다수의 게이트 라인(GL)과, 제1방향과 수직인 제2방향으로 연장되는 다수의 데이터 라인(DL)을 포함하며, 각각의 게이트 라인과 데이터 라인에 의하여 하나의 화소영역(Pixel; P)이 정의되며, 상기 제1기판 상에서 각 화소영역에는 1 이상의 박막 트랜지스터가 형성되는 표시영역과, 상기 표시영역으로 전원을 인가하기 위한 1이상의 전원공급용 배선부가 형성된 비표시 영역을 포함하는 표시패널에 있어서,
    상기 전원공급용 배선부 내부의 일부영역을 개구하여 형성되는 개구부와, 상기 개구부 내부에 형성되는 키 패턴을 포함하는 프로세스 키가 형성되는 것을 특징으로 하는 표시패널.
  2. 제1항에 있어서,
    상기 전원공급용 배선부는 상기 제1방향으로 패널전체에 걸쳐 연장되는 1 이상의 전원배선이거나, 상기 제1방향으로 배치되는 2 이상의 전원공급용 패드이며, 상기 전원배선 또는 전원공급용 패드는 저저항 특성을 가지는 재료로 형성되는 것을 특징으로 하는 표시패널.
  3. 제2항에 있어서,
    상기 전원공급용 배선부는 상기 표시패널의 화소영역으로 고기준전압(VDD) 또는 저기준전압(Vss)을 인가하기 위한 것임을 특징으로 하는 표시패널.
  4. 제1항에 있어서,
    상기 개구부가 형성된 전원공급 배선부와 상기 키패턴은 동일한 레이어 및 재료로 형성되는 것을 특징으로 하는 표시패널.
  5. 제1항에 있어서,
    상기 개구부가 형성된 전원공급 배선부와 상기 키패턴은 서로 상이한 레이어 및 재료로 형성되는 것을 특징으로 하는 표시패널.
  6. 제1항에 있어서,
    상기 개구부가 형성된 전원공급 배선부와 상기 키패턴은 상기 표시패널을 구성하는 다수 레이어 중에서 게이트 금속패턴 또는 소스/드레인 금속패턴과 동일한 레이어 및 동일한 재료로 형성되는 것을 특징으로 하는 표시패널.
  7. 제6항에 있어서,
    상기 개구부가 형성된 전원공급 배선부는 상기 게이트 금속패턴으로 형성되고, 상기 키패턴은 소스/드레인 금속패턴으로 형성되는 것을 특징으로 하는 표시패널.
  8. 제1항에 있어서,
    상기 표시패널은 유기발광다이오드(OLED) 표시패널이고, 상기 전원공급용 배선부와 개구부 및 키 패턴은 각각 게이트 금속층, 소스/드레인 금속층 및 제1전극, 제2전극, 뱅크 및 격벽 레이어 중 선택되는 1 이상의 레이어와 동일한 레이어 및 재료로 형성되는 것을 특징으로 하는 표시패널.
  9. 제1항에 있어서,
    상기 프로세스 키는 마스크 얼라인 키(Mask Align Key), 패널 제조 이후에 각 패널별로 자르는 커팅(Cutting) 공정을 위한 커팅 얼라인 키(Cutting Align Key), 각 레이어 물질을 증착(Deposit)하는 공정시 대기판 정렬을 위한 증착 얼라인 키, 기판 검사를 위한 모니터링 얼라인 키 중 하나 이상을 포함하는 것을 특징으로 하는 표시패널.
  10. 제1항에 있어서,
    상기 프로세스 키의 키 패턴 중 하나 이상은 주위에 있는 상기 전원공급용 배선부와 전기적으로 연결된 것을 특징으로 하는 표시패널.
  11. 제1항에 있어서,
    상기 제1기판에 대향하며, 블랙매트릭스 및 칼라필터층 중 적어도 하나가 배치되는 제2기판을 더 포함하는 표시패널.
KR1020130148394A 2013-12-02 2013-12-02 프로세스 키를 포함하는 표시패널 KR102124827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130148394A KR102124827B1 (ko) 2013-12-02 2013-12-02 프로세스 키를 포함하는 표시패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130148394A KR102124827B1 (ko) 2013-12-02 2013-12-02 프로세스 키를 포함하는 표시패널

Publications (2)

Publication Number Publication Date
KR20150064277A KR20150064277A (ko) 2015-06-11
KR102124827B1 true KR102124827B1 (ko) 2020-06-22

Family

ID=53502870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130148394A KR102124827B1 (ko) 2013-12-02 2013-12-02 프로세스 키를 포함하는 표시패널

Country Status (1)

Country Link
KR (1) KR102124827B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923317B2 (en) 2020-09-08 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101902566B1 (ko) 2017-07-25 2018-09-28 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
KR20210016129A (ko) 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052440A1 (en) 2001-09-17 2003-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
US20040201097A1 (en) 2003-04-14 2004-10-14 Takashi Ohsumi Semiconductor device and method for manufacturing the same
KR100669710B1 (ko) 2004-02-18 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2009164521A (ja) 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置とその製造方法、及び露光用マスク
JP2010278144A (ja) * 2009-05-27 2010-12-09 Fujitsu Ltd 位置合せ方法及び画像表示装置の製造方法
US8367432B2 (en) 2009-07-28 2013-02-05 Renesas Electronics Corporation Manufacturing method of semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127855B1 (ko) * 2005-06-02 2012-03-21 엘지디스플레이 주식회사 액정표시소자
KR101140241B1 (ko) * 2005-06-27 2012-04-26 엘지디스플레이 주식회사 얼라인 마크를 포함한 액정표시소자
KR20120126433A (ko) * 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052440A1 (en) 2001-09-17 2003-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
US7053495B2 (en) 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
US20040201097A1 (en) 2003-04-14 2004-10-14 Takashi Ohsumi Semiconductor device and method for manufacturing the same
US7045908B2 (en) 2003-04-14 2006-05-16 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing the same
KR100669710B1 (ko) 2004-02-18 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2009164521A (ja) 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置とその製造方法、及び露光用マスク
JP2010278144A (ja) * 2009-05-27 2010-12-09 Fujitsu Ltd 位置合せ方法及び画像表示装置の製造方法
US8367432B2 (en) 2009-07-28 2013-02-05 Renesas Electronics Corporation Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923317B2 (en) 2020-09-08 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor devices

Also Published As

Publication number Publication date
KR20150064277A (ko) 2015-06-11

Similar Documents

Publication Publication Date Title
US11380713B2 (en) Array substrate and manufacturing method thereof, display panel
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102067966B1 (ko) 유기발광 다이오드 디스플레이 장치 및 그 제조방법
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
JP3695308B2 (ja) アクティブマトリクス有機ｅｌ表示装置及びその製造方法
US20210233899A1 (en) Display panel, manufacturing method of same, and tiled display panel
KR20180076661A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
KR102331171B1 (ko) 표시장치 및 그 제조방법
CN111937058B (zh) 显示设备
KR20160039080A (ko) 유기 발광 표시 장치
KR20100034436A (ko) 유기전계 발광소자 및 그 제조방법
WO2021062640A1 (zh) 电子基板及其制作方法、显示面板
KR20150035307A (ko) 유기전계발광표시장치 및 그 제조방법
KR102124827B1 (ko) 프로세스 키를 포함하는 표시패널
KR20210079614A (ko) 유기발광 표시장치
KR20100005303A (ko) 어레이 기판 및 이의 제조방법
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20100070729A (ko) 유기전계 발광소자용 어레이 기판
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102484892B1 (ko) 투명표시장치 및 이의 제조방법
KR20080102664A (ko) 표시장치
KR20160049173A (ko) 표시장치
KR20150064482A (ko) 액티브 매트릭스형 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant