DE102006028811A1 - Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen - Google Patents

Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen Download PDF

Info

Publication number
DE102006028811A1
DE102006028811A1 DE102006028811A DE102006028811A DE102006028811A1 DE 102006028811 A1 DE102006028811 A1 DE 102006028811A1 DE 102006028811 A DE102006028811 A DE 102006028811A DE 102006028811 A DE102006028811 A DE 102006028811A DE 102006028811 A1 DE102006028811 A1 DE 102006028811A1
Authority
DE
Germany
Prior art keywords
solder
layer
passivation
mask
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006028811A
Other languages
English (en)
Inventor
Octavio Trovarelli
Bernd Zimmermann
Martin Dr. Rer. Nat. Reiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102006028811A priority Critical patent/DE102006028811A1/de
Priority to JP2007159777A priority patent/JP2008004938A/ja
Priority to US11/766,326 priority patent/US7906421B2/en
Publication of DE102006028811A1 publication Critical patent/DE102006028811A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Der Erfindung, die ein Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen betrifft, bei dem auf die Oberfläche eines Halbleiterchips eine metallisch leitfähige Umverdrahtungsleitung, die mit einem Lötpad versehen wird, aufgebracht und auf das Lötpad das Lot aufgeschmolzen wird, liegt die Aufgabe zugrunde, den Aufwand zur Herstellung einer Lötstoppmaske zu minimieren. Gelöst wird dies dadurch, dass auf die metallische Oberfläche der Umverdrahtungsleitung auf das Lötpad ein eine Passivierung der Umverdrahtungsleitung verhinderndes Abdeckmaterial aufgebracht wird und anschließend eine Passivierung der Oberfläche der Umverdrahtungsleitung unter Bildung von Lötstoppeigenschaften dieser Oberfläche durchgeführt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen, bei dem auf die Oberfläche eines Halbleiterchips eine metallisch leitfähige Umverdrahtungsleitung, die mit einem Lötpad versehen wird, aufgebracht und auf das Lötpad das Lot aufgeschmolzen wird.
  • Bei der Montage von Halbleiterchips ist es bekannt, die Oberfläche der Halbleiterchips mit Lot zu versehen, um mittels dieses Lots die Halbleiterchips auf einem Substrat zu montieren und elektrisch leitend zu verbinden.
  • Eine elektrisch leitende Verbindung ist dabei zwischen einer Kontaktstelle auf der Oberfläche des Halbleiterchips und einer entsprechenden Kontaktstelle auf dem Substrat herzustellen. Da sich in aller Regel die Kontaktstellen auf dem Substrat an einer anderen Position befinden, als die Kontaktstellen auf der Oberfläche des Halbleiterchips, werden Umverdrahtungsleitungen zwischen den Kontaktstellen auf der Oberfläche des Halbleiterchips und Kontaktstellen auf dem Halbleiterchip, die den Kontaktstellen auf dem Substrat entsprechen, vorgesehen.
  • Wie beispielsweise in der DE 102 58 081 A1 beschrieben, werden die Umverdrahtungsleitungen aus einer elektrisch leitfähigen Schicht, einem so genannten Redistribution Layer erzeugt. Dabei wird zunächst auf die Halbleiteroberfläche ganzflächig eine Opferschicht, ein so genannter Seed Layer, aufgebracht. Auf diesen Seed Layer wird danach eine Maske aufgebracht, die Maskenöffnungen an den Stellen aufweist, die später die Umverdrahtungsleitungen aufnehmen sollen. Mittels eines elektrolytischen Prozesses wird sodann das Metall der Umverdrahtungs leitungen in den Maskenöffnungen abgeschieden, indem die Seed Layer mit einem elektrostatischen Potenzial beaufschlagt wird. Dabei wird zunächst eine Kupferschicht abgeschieden. Die Oberfläche dieser Kupferschicht wird durch eine Nickelschicht passiviert. Da diese Nickelschicht eine schlechte Haftungsgrundlage für das Lot darstellt, wird die Oberfläche der Nickelschicht anschließend mit einer Goldschicht versehen.
  • Möglicherweise wird in einem weiteren fotolithografischen Prozess sodann die Goldschicht auf dem Redistribution Layer partiell an den Stellen wieder entfernt, an denen der Redistribution Layer dann nicht mit Lot benetzt werden soll.
  • Um ein unkontrolliertes Abfließen von Lot in weiteren Prozessschritten zu verhindern, wird anschließend über die gesamte Oberfläche eine Schicht aus einem Lötstoplack abgeschieden. An den Stellen, an denen dann das Lot aufgebracht werden sollen, wird mittels eines fotolithografischen Prozesses die Schicht aus Lötstoplack geöffnet. In diesen Öffnungen wird sodann ein Flussmittel abgeschieden und es werden Lotkugeln aufgebracht. Mittels eines Schmelzprozesses werden die Lotkugeln sodann auf der Redistribution Layer aufgeschmolzen.
  • Nachteilig ist es bei diesem Verfahren, dass für die Realisierung der Lötstopmaske zusätzliche aufwändige Prozessschritte, wie Beschichtung, Belichtung, Entwicklung und Härten erforderlich sind, wodurch ein hoher Herstellungsaufwand entsteht.
  • Es ist somit Aufgabe der Erfindung, den Aufwand zur Herstellung einer Lötstopmaske zu minimieren.
  • Gelöst wird diese Aufgabe dadurch, dass auf die metallische Oberfläche der Umverdrahtungsleitung auf das Lötpad ein eine Passivierung der Umverdrahtungsleitung verhinderndes Abdeckma terial aufgebracht wird und anschließend eine Passivierung der Oberfläche der Umverdrahtungsleitung unter Bildung von Lötstopeigenschaften dieser Oberfläche durchgeführt wird.
  • In einer ersten Ausführung des Verfahrens wird auf die Oberfläche eines Halbleiterchips eine metallisch leitfähige Opferschicht aufgebracht. Die Oberfläche der Opferschicht wird mit einer Maske versehen, die eine Maskenöffnung für die herzustellenden Umverdrahtungsleitung aufweist. In dieser Maskenöffnung wird die Umverdrahtungsleitung schichtweise mit einer Kupferschicht und einer Passivierungsschicht aufgebracht und auf die Oberfläche der Umverdrahtungsleitung, durch die Lötstopschicht begrenzt, das Lot auf das Lötpad aufgeschmolzen. Dabei wird erfindungsgemäß nach dem Aufbringen der Kupferschicht auf die Oberfläche der Kupferschicht auf das Lötpad ein Abdeckmaterial aufgebracht. Dabei bedeckt dieses Abdeckmaterial eine Fläche, die einer herzustellenden Öffnung in der Passivierungsschicht auf dem Lötpad entspricht. Das Abdeckmaterial besteht aus einem eine nachfolgende Abscheidung der Passivierungsschicht verhindernden Material. Anschließend erfolgt die Abscheidung der Passivierungsschicht zugleich als Lötstopschicht. Danach wird die Maske und das Abdeckmaterial entfernt und auf das Lötpad in die verbleibende Öffnung in der Lötstopschicht das Lot in Form einer Lotkugel eingebracht.
  • Durch das Anordnen des Abdeckmateriales auf der Kupferschicht wird verhindert, dass sich im Bereich dieses Abdeckmateriales die Passivierungsschicht abscheidet. Wenn dann das Abdeckmaterial entfernt wird, verbleibt an dieser Stelle die Öffnung in der Passivierungsschicht. Da die Passivierungsschicht zugleich Lötstopeigenschaften aufweist, kann die Lotkugel in dieser Öffnung positioniert und aufgeschmolzen werden, ohne dass es zu einem Abfluss des Lotes kommt. Damit wird ersichtlich, dass das aufwändige lithografische Verfahren zur Herstellung einer Lötstopschicht, wie es beim Stand der Technik erforderlich ist, eingespart werden kann.
  • Eine zweckmäßige Ausgestaltung dieser ersten Ausführung der Erfindung ist darin zu sehen, dass das Abdeckmaterial zugleich mit der Maske entfernt wird. Ein zusätzlicher Prozessschritt zum Entfernen des Abdeckmateriales kann somit vermieden werden.
  • In einer zweiten Ausführung des Verfahrens wird wiederrum auf die Oberfläche eines Halbleiterchips eine metallisch leitfähige Opferschicht aufgebracht. Die Oberfläche der Opferschicht wird mit einer Maske versehen, die eine Maskenöffnung für die herzustellenden Umverdrahtungsleitung aufweist. In dieser Maskenöffnung wird die Umverdrahtungsleitung schichtweise mit einer Kupferschicht und einer Passivierungsschicht aufgebracht und auf die Oberfläche der Umverdrahtungsleitung, durch die Lötstopschicht begrenzt, das Lot auf das Lötpad aufgeschmolzen. Dabei wird nach dem Aufbringen der Kupferschicht auf die Oberfläche der Kupferschicht auf das Lötpad ein eine nachfolgende Abscheidung der Passivierungsschicht verhinderndes Abdeckmaterial mit Eigenschaften eines Flussmittels aufgebracht. Anschließend erfolgt die Abscheidung der Passivierungsschicht zugleich als Lötstopschicht. Danach wird die Maske entfernt und in eine auf dem Lötpad verbleibende Öffnung in der Lötstopschicht auf das als Flussmittel wirkende Abdeckmaterial das Lot in Form einer Lotkugel eingebracht. Der Unterschied dieser zweiten Ausführung zu der oben dargestellten ersten Ausführung besteht im Wesentlichen somit darin, dass das Abdeckmaterial nach Abscheiden der Passivierungsschicht auf der Kupferschicht verbleibt und dieses gleichzeitig als Flussmittel dient, so dass das zusätzliche Aufbringen eines Flussmittels eingespart werden kann.
  • Das erfindungsgemäße Verfahren in beiden Ausführungen kann zweckmäßigerweise weiter ausgestaltet werden, wie dies nachfolgend dargestellt ist.
  • In einer bevorzugten Variante des Verfahrens ist vorgesehen, dass die Passivierungsschicht, die zugleich die Funktion der Lötstopschicht übernimmt, selbst aus einem Material mit Lötstopeigenschaften aufgebracht wird.
  • In einfachster Art und Weise kann diese Passivierungs- und Lötstopschicht als Nickelschicht aufgebracht werden. Hierbei können herkömmliche galvanische Prozesse zur Anwendung gebracht werden.
  • In einer anderen Ausführungsform ist hierzu vorgesehen, dass die Passivierungs- und Lötstopschicht als Polymerschicht aufgebracht wird. Das verwendete Polymermaterial übernimmt zum einen die Lötstopfunktion und dient zum anderen der Abdeckung der Kupferschicht und somit der Verhinderung von Umwelteinflüssen. Für das Aufbringen einer Polymerschicht ist es nicht unbedingt erforderlich, dass hierzu ein galvanischer Prozess angewendet wird. Vielmehr ist auch hier ein Beschichten, Spritzen oder die Anwendung eines Siebdruckverfahrens möglich.
  • In einer anderen Variante des erfindungsgemäßen Verfahrens ist vorgesehen, dass die Lötstopeigenschaften der Passivierungsschicht durch eine Oxidation der Oberfläche der Passivierungsschicht erzeugt werden. Hierbei zeigt das Material der Passivierungsschicht selbst keine oder geringe Lötstopeigenschaften. Durch einen solchen Oxidationsschritt kann die Materialvielfalt, die für die Passivierungsschicht zur Verfügung steht, erhöht werden.
  • Es ist jedoch auch möglich, dass die Passivierungsschicht als eine Oxidationsschicht aus der Kupferschicht erzeugt wird.
  • In einer dritten Ausführung des erfindungsgemäßen Verfahrens ist vorgesehen, dass das Abdeckmaterial in Form einer Lötpaste aufgebracht wird, anschließend das Lot auf der Lötpaste aufgeschmolzen wird und danach die Umverdrahtungsleitung passiviert wird.
  • Hierzu ist es zweckmäßig, dass die Umverdrahtungsleitung durch Oxidation passiviert wird.
  • In zweckmäßiger Art und Weise ist bei allen drei Ausführungen vorgesehen, dass das Abdeckmaterial im Siebdruckverfahren aufgebracht wird. Mit dem Siebdruckverfahren können relativ kleine Strukturen erzeugt werden, so dass die Herstellung einer Öffnung in der Passivierungsschicht in der Größenordnung von 100 bis einigen 100 μm kein Problem darstellt.
  • Die Erfindung soll nunmehr anhand eines Ausführungsbeispiels näher erläutert werden. In den zugehörigen Zeichnungen zeigt
  • 1 den Prozessschritt des Aufbringens einer Kupferschicht auf ein Halbleiterchip,
  • 2 den Prozessschritt des Aufbringens einer Abdeckschicht,
  • 3 den Prozessschritt des Aufbringens einer Passivierungsschicht auf das Halbleiterchip,
  • 4 den Prozessschritt des Entfernens von Maske und Abdeckschicht,
  • 5 eine Draufsicht auf die Struktur gemäß 4,
  • 6 den Prozessschritt des Einbringes von Lotmittel,
  • 7 den Prozessschritt des Aufschmelzens einer Lotkugel,
  • 8 einen Querschnitt durch einen Ausschnitt eines Chips mit einer aufgebrachten Umverdrahtungsleitung gemäß einem weiteren Ausführungsbeispiel,
  • 9 den Querschnitt nach 8 mit Lötpaste auf dem Lötpad und eine Draufsicht auf das Lötpad und
  • 10 einen Querschnit durch den Ausschnitt des Chips mit einer passivierten Umverdrahtungsleitung und aufgeschmolzenem Lot und eine Draufsicht auf das Lötpad.
  • Wie in 1 dargestellt, sind auch einem Halbleiterchip 1 Kontaktstellen 2 angeordnet, die mit einer nicht näher dargestellten Schaltungsstruktur in dem Halbleiterchip 1 elektrisch leitend verbunden sind. Um diese Kontaktstellen 2 mit entsprechenden Kontaktstellen auf einem nicht näher dargestellten Substrat zu verbinden, ist es erforderlich, eine Umverdrahtung vorzunehmen. Hierzu wird auf die Oberfläche 3 des Halbleiterchip 1 eine Opferschicht 4 abgeschieden. Diese Opferschicht 4 dient der Kontaktierung der gesamten Oberfläche 3 mit einem elektrischen Potenzial zur späteren elektrolytischen Abscheidung von Schichten.
  • Die Oberseite der Opferschicht 4 wird mit einer Maske 5 versehen. Die Maske 5 ist mit Maskenöffnungen 6 versehen. Wie in 1 dargestellt, wird im Bereich der Maskenöffnung 6 eine Kupferschicht abgeschieden, die in Folge der Strukturierung über die Maskenöffnung eine Umverdrahtungsleitung 7 bildet.
  • Nachfolgend wird ein erstes Ausführungsbeispiel beschrieben, welches Anspruch 1 in Verbindung mit Anspruch 2 entspricht.
  • Wie in 2 dargestellt, wird mittels eines Siebdruckverfahrens in dem Bereich 8, der später das in 4 dargestellte Lötpad 9 in Form einer Öffnung einer Passivierungsschicht 10 bilden wird, ein Abdeckmaterial 11 aufgebracht, welches aus einem organischen Material besteht.
  • Wie in 3 dargestellt, wird anschließend auf die Oberseite der Kupferschicht der Unverdrahtungsleitung 7 die Passivierungsschicht 10 abgeschieden. Die Passivierungsschicht 10 besteht aus einer Nickelschicht.
  • Da das Material des Abdeckmateriales 11 so gewählt wurde, dass dieses eine Abscheidung der Passivierungsschicht 10 auf dem Abdeckmaterial 11 verhindert, entsteht nach Entfernung des Abdeckmateriales 11 von der Oberseite der Umverdrahtungsleitung 7 ein Lötpad 9 in Form einer Öffnung in der Passivierungsschicht 10. Damit ist die Umverdrahtungsleitung 7 an seiner Vorderseite mit dem Lötpad 9 versehen, welches der späteren Herstellung einer nicht näher dargestellten elektrisch leitenden Verbindung nach außen dient. Mittels der Umverdrahtungsleitung 7 ist dann das Lötpad 9 mit den Kontaktstellen 2 elektrisch leitend verbunden.
  • Wie in 5 dargestellt, wird durch die Passivierungsschicht 10 das Lötpad 9 in seinem gesamten Umfang begrenzt. Da die Passivierungsschicht 10 auch als Lötstopschicht wirkt, wird dadurch ein Abfließen eines Lotes vermieden.
  • Auf das Lötpad 9, d. h. in die Öffnung der Passivierungsschicht 10 wird dann entsprechend 6 ein Flussmittel 12 eingebracht. Anschließend wird, wie in 7 dargestellt, auf das Lötpad 9 das Lot 13 aufgebracht, indem eine Lotkugel 14 eingelegt und ein Schmelzprozess eingeleitet wird, so dass sich die Lotkugel 14 mit Unterstützung des Flussmittels 12 mit der Kupferschicht der Umverdrahtungsleitung 7 verbindet. Nunmehr steht der Halbleiterchip 1 für eine Montage auf einem Substrat zur Verfügung.
  • Nachfolgend wird ein zweites Ausführungsbeispiel beschrieben, welches Anspruch 1 in Verbindung mit Anspruch 4 entspricht. Hierbei besteht das Abdeckmaterial 11 bereits aus einem Flussmittel, welches in der ersten Ausführungsform in 6 als Flussmittel 12 aufgebracht wird.
  • Wie in 3 dargestellt, wird nach oben bereits zu 1 und 2 beschriebenen Prozessschritten anschließend auf die Oberseite der Kupferschicht der Unverdrahtungsleitung 7 die Passivierungsschicht 10 abgeschieden. Die Passivierungsschicht 10 besteht aus einer Nickelschicht.
  • Da das Abdeckmaterial 11 aus Flussmittel 12 besteht, welches ebenfalls eine Abscheidung der Passivierungsschicht 10 verhindert, entsteht auf der Oberseite der Umverdrahtungsleitung 7 ein Lötpad 9 in Form einer Öffnung in der Passivierungsschicht 10. Damit ist die Umverdrahtungsleitung 7 an seiner Vorderseite mit dem Lötpad 9 versehen, welches der späteren Herstellung einer nicht näher dargestellten elektrisch leitenden Verbindung nach außen dient. Mittels der Umverdrahtungsleitung 7 ist dann das Lötpad 9 mit den Kontaktstellen 2 elektrisch leitend verbunden. Eine Entfernung des Abdeckmateriales 11, wie in 4 dargestellt und ein Aufbringen von Flussmittel 12, wie in 6 dargestellt, kann bei dieser zweiten Ausführungsform entfallen.
  • Auch bei dieser Variante des Verfahrens wird, wie in 5 dargestellt, durch die Passivierungsschicht 10 das Lötpad 9 in seinem gesamten Umfang begrenzt. Da die Passivierungsschicht 10 auch als Lötstopschicht wirkt, wird dadurch ein Abfließen eines Lotes vermieden.
  • Wie in 7 dargestellt, wird dann auf das Lötpad 9 die Lotkugel 13 eingelegt und ein Schmelzprozess eingeleitet, so dass sich die Lotkugel 13 mit Unterstützung des Flussmittels 12 mit der Kupferschicht der Umverdrahtungsleitung 7 verbindet. Nunmehr steht der Halbleiterchip 1 für eine Montage auf einem Substrat zur Verfügung.
  • Nachfolgend wird ein drittes Ausführungsbeispiel beschrieben, welches Anspruch 1 in Verbindung mit Anspruch 10 entspricht.
  • Wie in 8 dargestellt, wird auch hier davon ausgegangen, dass eine Umverdrahtungsleitung 7 für eine Verbindung einer Kontaktstelle 2 mit einer nicht näher dargestellten äußeren Kontaktstelle vorgesehen ist. Die Umverdrahtungsleitung 7 besteht auch in diesem Falle aus einem lötfähigem Metall und ist beispielsweise aus einer Kupferschicht erzeugt.
  • Wie in 9 dargestellt, wird nunmehr direkt auf die Umverdrahtungsleitung 7 durch ein Siebdruckverfahren eine Lötpaste 15 auf das Lötpad 9 aufgebracht. Die Lötpaste 15 selbst ist ein pastöstes Material, welches aus kleinen Partikeln eines Lotes, die in einem Flussmittel gebunden sind, besteht.
  • Wie in 10 dargestellt, wird die Umverdrahtungsleitung 7 anschließend einem Oxidationsprozess unterzogen, so dass die Umverdrahtungsleitung 7 auf ihrer Oberseite mit einer Oxidschicht 16 versehen wird.
  • Da die Lötpaste 15 gleichzeitig die Funktion eines Abdeckmateriales 11, wie es in den vorangegangenen beiden Ausführungsbeispielen beschrieben ist, einnimmt, erfolgt unter der Lötpaste 15 keine Oxidation der Umverdrahtungsleitung 7. Andererseits stellt die Oxidschicht 16 einen Lötstopschicht dar. Wird nun anschließend die Umverdrahtungsleitung 7 einer Schmelztemperatur für die Lötpaste 15 ausgesetzt, so verschmelzen die Lotpartikel in der Lötpaste 15 und das Lot 14 wird mit dem Lötpad 9 verbunden. Durch die Funktion der Oxidschicht 16 als Lötstopschicht wird dabei verhindert, dass das Lot 14 auf dem Lötpad 9 breit fließt. Nunmehr steht der Halbleiterchip 1 für eine Montage auf einem Substrat zur Verfügung.
    • 1
    Halbleiterchip
    2
    Kontaktstelle
    3
    Oberfläche
    4
    Opferschicht
    5
    Maske
    6
    Maskenöffnung
    7
    Umverdrahtungsleitung
    8
    Bereich
    9
    Lötpad
    10
    Passivierungsschicht
    11
    Abdeckmaterial
    12
    Flussmittel
    13
    Lotkugel
    14
    Lot
    15
    Lötpaste
    16
    Oxidschicht

Claims (12)

  1. Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen, bei dem auf die Oberfläche (3) eines Halbleiterchips (1) eine metallisch leitfähige Umverdrahtungsleitung (7), die mit einem Lötpad (9) versehen wird, aufgebracht und auf das Lötpad (9) das Lot (13) aufgeschmolzen wird, dadurch gekennzeichnet, dass auf die metallische Oberfläche der Umverdrahtungsleitung (7) auf das Lötpad (9) ein eine Passivierung der Umverdrahtungsleitung (7) verhinderndes Abdeckmaterial (11) aufgebracht wird und anschließend eine Passivierung der Oberfläche der Umverdrahtungsleitung (7) unter Bildung von Lötstopeigenschaften dieser Oberfläche durchgeführt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die Oberfläche (3) eines Halbleiterchips (1) eine metallisch leitfähige Opferschicht (4) aufgebracht wird, die Oberfläche der Opferschicht (4) mit einer Maske (5) versehen wird, die eine Makenöffnung (6) für die herzustellende Umverdrahtungsleitung aufweist, in dieser Maskenöffnung (6) die Umverdrahtungsleitung schichtweise mit einer Kupferschicht (7) und einer Passivierungsschicht (10) aufgebracht wird und auf die Oberfläche der Umverdrahtungsleitung, durch die Lötstopschicht begrenzt, das Lot (13) auf das Lötpad aufgeschmolzen wird, wobei zunächst die Kupferschicht (7) aufgebracht wird, anschließend auf die Oberfläche der Kupferschicht (7) auf das Lötpad ein eine nachfolgende Abscheidung der Passivierungsschicht (10) verhinderndes Abdeckmaterial (11) aufgebracht wird, anschließend die Abscheidung der Passivierungsschicht (10) zugleich als Lötstopschicht erfolgt und danach die Maske (5) und das Abdeckmaterial (11) entfernt und in eine auf dem Lötpad verbleibende Öffnung (9) in der Lötstopschicht das Lot (13) in Form einer Lotkugel (14) eingebracht wird.
  3. Verfahren nach Anspruch 2, ddadurch gekennzeichnet, dass das Abdeckmaterial (11) zugleich mit der Maske (5) entfernt wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die in Oberfläche (3) eines Halbleiterchips (1) eine metallisch leitfähige Opferschicht (4) aufgebracht wird, die Oberfläche der Opferschicht (4) mit einer Maske (5) versehen wird, die eine Makenöffnung (6) für die herzustellende Umverdrahtungsleitung aufweist, in dieser Maskenöffnung (6) die Umverdrahtungsleitung schichtweise mit einer Kupferschicht (7) und einer Passivierungsschicht (10) aufgebracht wird und auf die Oberfläche der Umverdrahtungsleitung, durch die Lötstopschicht begrenzt, auf das Lötpad das Lot (13) aufgeschmolzen wird, wobei zunächst die Kupferschicht (7) aufgebracht wird, anschließend auf die Oberfläche der Kupferschicht (7) auf das Lötpad ein eine nachfolgende Abscheidung der Passivierungsschicht (10) verhinderndes Abdeckmaterial (11) mit Eigenschaften eines Flussmittels aufgebracht wird, anschließend die Abscheidung der Passivierungsschicht (10) zugleich als Lötstopschicht erfolgt und danach die Maske (5) entfernt und in eine auf dem Lötpad verbleibende Öffnung (9) in der Lötstopschicht auf das als Flussmittel wirkendes Abdeckmaterial (11) das Lot (13) in Form einer Lotkugel (14) eingebracht wird.
  5. Verfahren nach Anspruch 2 oder 4, dadurch gekennzeichnet, dass die Passivierungsschicht (10) und zugleich Lötstopschicht aus einem Material mit Lötstopeigenschaften aufgebracht wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Passivierungs- und Lötstopschicht (10) als Nickelschicht aufgebracht wird.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Passivierungs- und Lötstopschicht (10) als Polymerschicht aufgebracht wird.
  8. Verfahren nach Anspruch 2 oder 4, dadurch gekennzeichnet, dass die Lötstopeigenschaften der Passivierungsschicht (10) durch eine Oxidation der Oberfläche der Passivierungsschicht (10) erzeugt werden.
  9. Verfahren nach Anspruch 2 oder 4, dadurch gekennzeichnet, dass die Passivierungsschicht (10) als eine Oxidationsschicht aus der Kupferschicht (10) erzeugt wird.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Abdeckmaterial in Form einer Lötpaste (15) aufgebracht wird, anschließend das Lot (13) aus der Lötpaste (15) aufgeschmolzen wird und danach die Umverdrahtungsleitung (7) passiviert wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Umverdrahtungsleitung (7) durch Oxidation passiviert wird.
  12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das Abdeckmaterial (11) im Siebdruckverfahren aufgebracht wird.
DE102006028811A 2006-06-21 2006-06-21 Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen Ceased DE102006028811A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006028811A DE102006028811A1 (de) 2006-06-21 2006-06-21 Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen
JP2007159777A JP2008004938A (ja) 2006-06-21 2007-06-18 再配線にはんだを付ける方法
US11/766,326 US7906421B2 (en) 2006-06-21 2007-06-21 Method for applying solder to redistribution lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006028811A DE102006028811A1 (de) 2006-06-21 2006-06-21 Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen

Publications (1)

Publication Number Publication Date
DE102006028811A1 true DE102006028811A1 (de) 2007-12-27

Family

ID=38721132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006028811A Ceased DE102006028811A1 (de) 2006-06-21 2006-06-21 Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen

Country Status (3)

Country Link
US (1) US7906421B2 (de)
JP (1) JP2008004938A (de)
DE (1) DE102006028811A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140041975A (ko) 2012-09-25 2014-04-07 삼성전자주식회사 범프 구조체 및 이를 포함하는 전기적 연결 구조체
CN110911287B (zh) * 2018-09-17 2021-09-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19712219A1 (de) * 1997-03-24 1998-10-01 Bosch Gmbh Robert Verfahren zur Herstellung von Lothöckern definierter Größe
US20020173073A1 (en) * 2001-05-16 2002-11-21 Industrial Technology Research Institute Fabricating process for forming multi-layered metal bumps by electroless plating
US20020185721A1 (en) * 1999-09-30 2002-12-12 Chan Seung Hwang Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same
US20040121606A1 (en) * 2002-12-23 2004-06-24 Motorola, Inc. Flip-chip structure and method for high quality inductors and transformers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
EP1050905B1 (de) * 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung mit isolierender Schicht
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
DE10258081A1 (de) 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
JP3989869B2 (ja) * 2003-04-14 2007-10-10 沖電気工業株式会社 半導体装置及びその製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19712219A1 (de) * 1997-03-24 1998-10-01 Bosch Gmbh Robert Verfahren zur Herstellung von Lothöckern definierter Größe
US20020185721A1 (en) * 1999-09-30 2002-12-12 Chan Seung Hwang Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same
US20020173073A1 (en) * 2001-05-16 2002-11-21 Industrial Technology Research Institute Fabricating process for forming multi-layered metal bumps by electroless plating
US20040121606A1 (en) * 2002-12-23 2004-06-24 Motorola, Inc. Flip-chip structure and method for high quality inductors and transformers

Also Published As

Publication number Publication date
US7906421B2 (en) 2011-03-15
US20070298602A1 (en) 2007-12-27
JP2008004938A (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE112015006047B4 (de) Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE68908341T2 (de) Verfahren zum Montieren eines elektronischen Bausteins und diesen verwendende Speicherkarte.
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
WO1997004910A1 (de) Flussmittelfreie kontaktierung von bauelementen
DE102006028811A1 (de) Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen
DE102018215672A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung und Leiterplattenanordnung
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE102008054415A1 (de) Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
WO2019012050A1 (de) Einpressstift und verfahren zu dessen herstellung
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE102004023897A1 (de) Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen
DE10258081A1 (de) Verfahren zum Herstellen einer Lötstopp-Anordnung
AT515446A1 (de) Strukturierung der Lötstoppmaske von Leiterplatten zur Verbesserung der Lötergebnisse

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection