DE102004023897A1 - Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen - Google Patents

Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen Download PDF

Info

Publication number
DE102004023897A1
DE102004023897A1 DE102004023897A DE102004023897A DE102004023897A1 DE 102004023897 A1 DE102004023897 A1 DE 102004023897A1 DE 102004023897 A DE102004023897 A DE 102004023897A DE 102004023897 A DE102004023897 A DE 102004023897A DE 102004023897 A1 DE102004023897 A1 DE 102004023897A1
Authority
DE
Germany
Prior art keywords
interconnects
resist mask
copper
contact surfaces
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004023897A
Other languages
English (en)
Inventor
Axel Brintzinger
Octavio Trovarelli
David Wallis
Stefan Ruckmich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004023897A priority Critical patent/DE102004023897A1/de
Publication of DE102004023897A1 publication Critical patent/DE102004023897A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/03902—Multiple masking steps
    • H01L2224/03906—Multiple masking steps with modification of the same mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von geschützten Leitbahnen und Kontaktflächen auf elektronischen Bauelementen, deren eine Oberfläche mit einer Diffusionsbarriere und einer ersten Kupfer-Keimschicht überzogen sind, wobei in den Maskenöffnungen einer Resist-Maske aus positivem Resist die Kupferkerne der Leitbahnen und Kontaktflächen galvanisch abgeschieden, anschließend deren Flanken durch einen weiteren Lithographieprozess der Positiv-Resist-Maske freigelegt, die Kupferkerne der Leitbahnen und Kontaktflächen von einer Nickel-Gold-Schicht vollständig umhüllt werden und anschließend die Positiv-Resist-Maske entfernt wird. Mit der Erfindung soll ein Verfahren angegeben werden, mit dem geschützte metallische Leitbahnen und Kontaktflächen auf verschiedenen elektronischen Bauelementen kostengünstig herstellbar sind. Erreicht wird das dadurch, dass zum Freilegen der Flanken die Positiv-Resist-Maske vollständig entfernt wird und anschließend für die Umhüllung der Kupferkerne eine zweite Negativ-Resist-Maske hergestellt wird, so dass der Kupferkern der herzustellenden Leitbahnen und Kontaktflächen zuzüglich eines umfänglich vollständigen umgebenden Randbereiches frei bleibt.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von geschützten Leitbahnen und Kontaktflächen auf elektronischen Bauelementen, deren eine Oberfläche mit einer Diffusionsbarriere und einer ersten Kupfer-Keimschicht überzogen sind, wobei in den Maskenöffnungen einer Resist-Maske aus positivem Resist die Kupferkerne der Leitbahnen und Kontaktflächen galvanisch abgeschieden, anschließend deren Flanken durch einen weiteren Lithographieprozess der Positiv-Resist-Maske freigelegt, die Kupferkerne der Leitbahnen und Kontaktflächen von einer Nickel-Gold-Schicht vollständig umhüllt werden und anschließend die Positiv-Resist-Maske entfernt wird.
  • Derartige in einer Ebene angeordnete Leitbahnen dienen bekanntermaßen insbesondere der Umverdrahtung der Kontaktflächen (Kontakt-Pads) des Bauelements in die auf der Oberfläche des Bauelements vorzugsweise als Raster angeordneten Anschlusskontakte, die in verschiedenen Anwendungsfällen auch als Kontaktflächen ausgeführt sind und mit deren Hilfe das Bauelement in eine elektronische Schaltung integriert wird. Sofern für die zuverlässige Kontaktierung bei der Verbindung von Materialien mit deutlich abweichenden Ausdehnungskoeffizienten die Anschlusskontakte auf nachgiebigen Erhebungen angeordnet sind, auf so genannten Elastomer-Bumps, ist auch eine dreidimensionale Ausdehnung der Umverdrahtung möglich.
  • Diese Anordnungen gewinnen zunehmend für Wafer-Level-Packages oder Chip-Size-Packages an Bedeutung, die im Wafer-Verband gefertigt werden und vor der Vereinzelung für die üblichen, nachfolgenden Montageprozesse alle gleichzeitig Umverdrahtung, Schutzpassivierung (BCB) und Anschlusskontakte erhalten.
  • Um der stetigen Forderung nach noch kleineren Bauelementeabmessungen gerecht zu werden, weisen diese Bauelemente keine Gehäuse, sondern höchstens schützende Passivierungs- oder Kunststoffschichten auf, so dass deren Abmessungen genau oder nahezu denen des enthaltenen integrierten Schaltkreises (Chips) entsprechen.
  • Diese passivierenden Schichten aus dielektrischem Material dehnen sich über das gesamte Bauelement aus und können somit auch einen Schutz für die Umverdrahtungen darstellen. Dieser ganzflächige dünne Überzug ist jedoch für Bauelemente, welche eine dreidimensionale Struktur im Sinne von über die Bauelementoberfläche hinausragenden Objekten aufweisen, nicht geeignet. Da von diesen Erhebungen jedoch die den Überzug bildende Masse häufig abfließt und so die Leitbahnen und insbesondere die auf der Kuppe ausgebildeten Kontaktflächen nicht bedeckt werden, ist dieser Schutz für dreidimensionale Strukturen nicht anwendbar.
  • Einen gesonderten Schutz der Leitbahnen und Kontaktflächen bieten Schichten, welche lediglich die Kupfer-Leitbahnen und Kupfer-Kontaktflächen umhüllen, beispielsweise eine Nickel-Gold-Schicht. Diese Schutzschicht umfasst eine, vorzugsweise gesputterte Nickelschicht (Nickellayer) und eine Goldschicht (Goldlayer) und wird mittels einer zweiten Maske hergestellt, welche nach der Änderung der Maskenstruktur der die Kupfer-Strukturen abbildenden, ersten Maske zu fertigen ist. Jedoch auch diese direkt geschützten Leitbahnen weisen nach Zuverlässigkeitstests, beispielsweise den Ultrakurzzeittests (HAST), Korrosionsanzeichen auf.
  • Als Ursache dieser Korrosionsanzeichen wurden Reste des positiven Resists festgestellt, welche aufgrund der Flanken form des Kupferkerns der Leitbahnen und Kontaktflächen nach der Entwicklung des ersten Resists im Überhangbereich der Flanken verbleiben und dort von der umhüllenden Nickel-Gold-Schicht eingeschlossen werden. Dieser Resistrest bindet aufgrund der hydrophoben Resisteigenschaft Feuchtigkeit, was wiederum die Ursache für die Korrosion oder Popcorning oder für eine Kontamination des Bauelements sein kann.
    •
  • Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem geschützte metallische Leitbahnen und Kontaktflächen auf verschiedenen elektronischen Bauelementen kostengünstig mit den bekannten und erprobten Verfahren herstellbar sind, welche die oben dargestellten Nachteile nicht aufweisen.
  • Erfindungsgemäß wird die Aufgabe dadurch gelöst, dass zum Freilegen der Flanken der Kupferkerne von Leitbahnen und Kontaktflächen die Positiv-Resist-Maske vollständig entfernt wird und anschließend für die Umhüllung der Kupferkerne eine zweite, Negativ-Resist-Maske hergestellt wird, so dass der Kupferkern der herzustellenden Leitbahnen und Kontaktflächen zuzüglich eines umfänglich vollständigen umgebenden Randbereiches frei bleibt.
  • Das erfindungsgemäße Verfahren ist durch die Kombination von positivem und negativem Resist für jeweils eine eigenständige Maske gekennzeichnet. Beide Masken, die Positiv-Resist-Maske und die Negativ-Resist-Maske, sind dabei in vorteilhafter Weise hinsichtlich ihrer Herstellung, Strukturierung und insbesondere auch der Entfernung vollständig unabhängig voneinander. Damit ist gewährleistet, dass die Leitbahnen und die Kontaktflächen vollständig von einer schützenden Metall-Schicht umgeben sind und der Einschluss kontaminierender Materialien, beispielsweise von Resistresten vollständig vermieden wird.
  • Durch die unabhängige Behandlung jeder Maske kann insbeson dere auch die erste Positiv-Resist-Maske gestrippt und somit vollständig entfernt werden, so dass die hydrophoben Eigenschaften des Resists nicht zu den bekannten Schädigungen und Ausfällen führen kann. Die fototechnische Entfernung durch Entwicklung wird gänzlich vermieden und somit dessen Nachteile in den Überhangbereichen der geneigten Flanken der Kupferkerne, auf welche die dort verbleibenden Resist-Reste zurückzuführen sind, beseitigt.
  • Indem die zweite Negativ-Resist-Maske so ausgeführt wird, dass die Kupferkerne der Leitbahnen und der Kontaktflächen umfänglich überall vom einem maskenfreien Rand umgeben sind, wird bei dem Beschichtungsverfahren zum Aufbringen der umhüllenden Schutzschicht auch auf diesem freien Randbereich die umhüllende Metallschicht abgeschieden, da dort die Keimschicht des elektronischen Bauelements frei liegt und die Basis für die dortige Beschichtung bildet. Diese Keimschicht des elektronischen Bauelements bildet gemeinsam mit der Diffusionsbarriere den ersten, unteren Teil der Umhüllung. Den zweiten, oberen Teil der umhüllenden Schicht bildet die auf den Kupferkern aufgebrachte Nickel-Gold-Schicht, die ebenfalls aus zwei Layern, dem Nickel- und dem Goldlayer besteht und sich an die freien Abschlüsse der Diffusionsbarriere und Keimschicht anschließen, so dass nunmehr der Kupferkern vollständig umhüllt ist.
  • Dieser schichtartige Aufbau einer Leitbahn unter Verwendung von Kupfer als elektrischer Leiter wird aufgrund seiner Leistungsparameter und seiner Zuverlässigkeit bekanntermaßen bevorzugt und kann auch mit dem erfindungsgemäßen Verfahren beibehalten werden. An den mit dem vorgestellten Verfahren zu realisierenden Leitbahnen kann aufgrund der vollständigen Verkapselung des Kupferkerns insbesondere jene Korrosion verhindert werden, welche zum Beispiel an freiliegenden und damit im feuchten Medium während eines Zuverlässigkeitstests als elektrolytische Elemente wirkenden Kupfer-Nickel-Gold-Übergängen auftritt.
  • Da der die Leitbahnen und Kontaktflächen umgebende freie Randbereich nach der Herstellung der Negativ-Resist-Maske entsprechend einer besonders vorteilhaften Ausführungsform der Erfindung in einer Breite hergestellt wird, die größenordnungsmäßig der Dicke der umhüllenden Nickel-Gold-Schicht entspricht, wird den Forderungen nach minimaler Skalierung der Bauelemente, insbesondere in der Wafer-Technologie entsprochen. Diese Breite ist ausreichend, um den zweiten, die Kupferkerne abdeckenden Teil der Umhüllung sicher an den ersten Teil, die Keimschicht und die Diffusionsbarriere des elektronischen Bauelements anzuschließen, so dass kein Kupfer frei liegt und in feuchtem Medium die beschriebenen elektrolytischen Elemente sicher vermieden werden.
  • Indem entsprechend einer speziellen Ausführung der Erfindung die Diffusionsbarriere aus Tantal-Nitrid besteht, ist eine sehr wirksame Diffusionsbarriere zwischen dem Kupfer der Leitbahn und dem elektronischen Bauelement vorhanden. Gleichzeitig kann das Tantal-Nitrid auch als Ätzbarriere für die Kupfer-Keimschicht in einem nachfolgenden standardmäßigen Ätzschritt dienen.
  • Zur Herstellung der Nickel-Gold-Schicht ist in einer anderen vorteilhaften erfinderischen Ausgestaltung vorgesehen, dass deren beide Einzelschichten, die Nickel und die Goldschicht, gesputtert werden. Damit kommt ein erprobter Verfahrensschritt zur Anwendung, mit dem differenzierbare und präzise, dünne Schichten herstellbar sind, was von besonderem Vorteil ist, um die erfindungsgemäße, vollständige Umhüllung des Kupferkerns der Leitbahnen und Kontaktflächen zu erzeugen. Da beim Sputtern die gesamte Oberfläche, also auch die mit Lach beschichteten Bereiche der Oberfläche, mit Metall beschichtet wird, ist es erforderlich, das Metall von den Flächen wider zu entfernen, wo es nicht benötigt wird. das kann einfach durch einen üblichen Lift-Off-Schritt erfolgen.
  • Für die Anwendung des Verfahrens in der Wafer-Level-Package- Technologie handelt es sich, wie beschrieben, bei dem elektronischen Bauelement um ein Halbleiterbauelement, welches in diesem speziellen Anwendungsfall sich noch im Wafer-Verband befindet und in dieser Fertigungsphase mit den der Umverdrahtung dienenden Leitbahnen und Kontaktflächen versehen wird. Ebenso ist es jedoch auch möglich, dass das elektronische Bauelement ein bereits vereinzeltes Halbleiterbauelement oder ein Polymerbauelement ist, je nach dem wo und unter welchen Anforderungen derartige Leitbahnen und Kontaktflächen benötigt werden.
    •
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Die zugehörige Zeichnung zeigt in
  • 1 eine schematische Schnittdarstellung durch eine Leitbahn entsprechend dem Stand der Technik und
  • 2 eine schematische Darstellung der erfindungsgemäßen Verfahrensschritte.
  • In 1 ist ein elektronisches Bauelement 1, im Ausführungsbeispiel ein Halbleiterbauelement dargestellt, auf welchem eine Leitbahn 2 aufgebracht ist. Die Leitbahn 2 besteht aus einem Kupferkern 3, welcher auf einer Keimschicht 4 aus Kupfer angeordnet und ansonsten von einer Nickel-Gold-Schicht 5 umhüllt ist.
  • Der Kupferkern 3 weist an seinen seitlichen Flanken 6 einen Überhang 7 auf, der durch einen Resist-Rest 8 ausgefüllt ist. Dieser Resist-Rest 8 ist ein Rest der bekanntermaßen durch fotografische Entwicklung entfernten Resist-Maske und verursacht aufgrund seiner hydrophoben Eigenschaften Fehler in Zuverlässigkeitstests, die unter feuchten Umgebungsbedingungen stattfinden.
  • In 2a) bis 2h) sind dagegen schematisch die wesentlichen erfindungsgemäßen Verfahrensschritte zur Herstellung einer vollständig mit einer Nickel-Gold-Schicht 5 umhüllten Leitbahn 2 abgebildet.
  • 2a) zeigt die Oberfläche eines elektronischen Bauelements 1, welche eine Diffusionsbarriere 9 aus Tantalnitrid und darüber aufgebrachte Kupferkeimschicht 10 aufweist. Auf die Kupfer-Keimschicht 10 wurde vollflächig ein elektrophoretischer Positiv-Resist 11 abgeschieden. Zur Herstellung der Positiv-Resist-Maske 11 wird der Positiv-Resist 11 mittels einer ersten Maske 12 belichtet und nachfolgend entwickelt, so dass eine Strukturierung erfolgt, in deren Ergebnis die Leitbahnstruktur in dem Positiv-Resist 11 abgebildet ist (2b). Die Öffnungen der Positiv-Resist-Maske 11 weisen dabei flach abfallende, seitliche Flanken 6 auf.
  • In die Maskenöffnungen der Positiv-Resist-Maske 11 ist, wie in 2c) dargestellt, nachfolgend durch galvanische Abscheidung der Kupferkern 3 der Leitbahn 2 aufgebracht, dessen seitliche Begrenzungsflächen infolge der Flankenform der Maskenöffnungen mit der Oberfläche des elektronischen Bauelements 1 einen spitzen Winkel und somit auf jeder Seite einen Überhang 7 bilden.
  • Nachfolgend wird die Positiv-Resist-Maske 11 durch Strippen vollständig entfernt, auch in dem kritischen Bereich des Überhangs 7. Die elektrophoretische Abscheidung des zweiten, Negativ-Resists erfolgt ebenfalls vollflächig auf der Oberfläche des elektronischen Bauelements 1, so dass diese mit einer gleichmäßig dicken Resistschicht bedeckt ist und dabei der Topografie der nunmehr den Kupferkern 3 aufweisenden Oberfläche des elektronischen Bauelements 1 entspricht. Der Negativ-Resist 15 füllt auch die Bereiche des Überhangs 7 seitlich des Kupferkerns 3 aus (2d).
  • Die nachfolgende Belichtung des Negativ-Resists 15 erfolgt gemäß der 2e) und 2f) mit einer zweiten Maske 13 so, dass die Maskenöffnung den Kupferkern 3 und einen über die maximale Breite des trapezförmigen Querschnitts des Kupferkerns 3 hinausgehenden Randbereich 14 frei legt. Dafür wird der auf dem Bauelement zu verbleibende Bereich des Negativ-Resists 15 belichtet. Die Maskenöffnung der somit hergestellten Negativ-Resist-Maske 15 weist, wie bereits die Maskenöffnung der Positiv-Resist-Maske 11, flach abfallende, seitliche 6 Flanken auf, die infolge der Verwendung von Negativ-Resist 15 jedoch nicht in den Überhang 7 unterhalb der seitlichen Begrenzung des Kupferkerns 3 ragen, sondern ebenfalls den erfindungsgemäßen Randbereich 14 frei lassen (2f).
  • Anschließend erfolgt das Plattieren des Kupferkerns 3 nacheinander mit Nickel und Gold. Da die Abscheidung des Nickels 5 und des Goldes 5' nur in den Maskenöffnungen der Negativ-Resist-Maske 15 erfolgt und da der Randbereich 14 resistfrei ist, schließt sich diese abgeschiedene Nickel-Gold-Schicht 5, 5' an die auf der Oberfläche des elektronischen Bauelements 1 verbliebenen Kupfer-Keimschicht 10 lückenlos an und umhüllt der Kupferkern 3 der Leitbahn 2 vollständig (2f).
  • Nach der Umhüllung des Kupferkerns 3 erfolgt das Strippen und damit vollständige entfernen der Negativ-Resist-Maske 15 und anschließend das Ätzen der Kupfer-Keimschicht 10 und der Diffusionsbarriere 9 auf der den Kupferkern 3 umgebenden Oberfläche des elektronischen Bauelements 1 (2h).
    • 1
    elektronisches Bauelement
    2
    Leitbahn
    3
    Kupferkern
    4
    Keimschicht
    5
    Nickel-Schicht
    5'
    Gold-Schicht
    6
    Flanken
    7
    Überhang
    8
    Resist-Rest
    9
    Diffusionsbarriere
    10
    Kupfer-Keimschicht
    11
    Positiv-Resist, Positiv-Resist-Maske
    12
    erste Maske
    13
    zweite Maske
    14
    Randbereich
    15
    Negativ-Resist, Negativ-Resist-Maske

Claims (6)

  1. Verfahren zur Herstellung von geschützten Leitbahnen und Kontaktflächen auf elektronischen Bauelementen, deren eine Oberfläche mit einer Diffusionsbarriere und einer ersten Kupfer-Keimschicht überzogen sind, wobei in den Maskenöffnungen einer Resist-Maske aus positivem Resist die Kupferkerne der Leitbahnen und Kontaktflächen galvanisch abgeschieden, anschließend deren Flanken durch einen weiteren Lithographieprozess der Positiv-Resist-Maske freigelegt, die Kupferkerne der Leitbahnen und Kontaktflächen von einer Nickel-Gold-Schicht vollständig umhüllt werden und anschließend die Positiv-Resist-Maske entfernt wird, dadurch gekennzeichnet, dass zum Freilegen der Flanken die Positiv-Resist-Maske (11) vollständig entfernt wird und anschließend für die Umhüllung der Kupferkerne (3) eine zweite, Negativ-Resist-Maske (15) hergestellt wird, so dass der Kupferkern (3) der herzustellenden Leitbahnen (2) und Kontaktflächen zuzüglich eines umfänglich vollständigen umgebenden Randbereiches frei gehalten bleibt.
  2. Verfahren zur Herstellung von Leitbahnen und Kontaktflächen nach Anspruch 1, dadurch gekennzeichnet, dass bei der Herstellung der zweiten Resist-Maske ein die Leitbahnen und Kantaktflächen umgebender Randbereich frei gehalten wird, dessen Breite ungefähr der Größenordnung der Dicke der umhüllenden Nickel-Gold-Schicht entspricht.
  3. Verfahren zur Herstellung von Leitbahnen und Kontakt flächen nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Diffusionsbarriere (9) aus Tantal-Nitrid besteht.
  4. Verfahren zur Herstellung von Leitbahnen und Kontaktflächen nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Nickel-Gold-Schicht gesputtert wird.
  5. Verfahren zur Herstellung von Metall-Leitbahnen nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das elektronische Bauelement (1) ein Halbleiterbauelement ist.
  6. Verfahren zur Herstellung von Metall-Leitbahnen nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet dass das elektronische Bauelement (1) ein Polymerbauelement ist.
DE102004023897A 2004-05-12 2004-05-12 Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen Ceased DE102004023897A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004023897A DE102004023897A1 (de) 2004-05-12 2004-05-12 Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004023897A DE102004023897A1 (de) 2004-05-12 2004-05-12 Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen

Publications (1)

Publication Number Publication Date
DE102004023897A1 true DE102004023897A1 (de) 2005-12-15

Family

ID=35404212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004023897A Ceased DE102004023897A1 (de) 2004-05-12 2004-05-12 Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen

Country Status (1)

Country Link
DE (1) DE102004023897A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018015156A1 (en) * 2016-07-19 2018-01-25 Danfoss Silicon Power Gmbh Electrical assembly comprising a metal body arranged on a semiconductor chip and a connecting material arranged between the semiconductor chip and the metal body and connecting them
EP3483308A1 (de) * 2017-11-13 2019-05-15 Analog Devices Global Unlimited Company Plattierte metallisierungsstrukturen
CN115188678A (zh) * 2022-06-24 2022-10-14 弘大芯源(深圳)半导体有限公司 一种微波集成电路导电互联的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
DE10156054C2 (de) * 2001-11-15 2003-11-13 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
DE10156054C2 (de) * 2001-11-15 2003-11-13 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018015156A1 (en) * 2016-07-19 2018-01-25 Danfoss Silicon Power Gmbh Electrical assembly comprising a metal body arranged on a semiconductor chip and a connecting material arranged between the semiconductor chip and the metal body and connecting them
EP3483308A1 (de) * 2017-11-13 2019-05-15 Analog Devices Global Unlimited Company Plattierte metallisierungsstrukturen
CN109786355A (zh) * 2017-11-13 2019-05-21 亚德诺半导体无限责任公司 电镀金属化结构
US10699948B2 (en) 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures
US20200328114A1 (en) * 2017-11-13 2020-10-15 Analog Devices Global Unlimited Company Plated metallization structures
CN109786355B (zh) * 2017-11-13 2023-09-15 亚德诺半导体国际无限责任公司 电镀金属化结构
US11862518B2 (en) 2017-11-13 2024-01-02 Analog Devices International Unlimited Company Plated metallization structures
CN115188678A (zh) * 2022-06-24 2022-10-14 弘大芯源(深圳)半导体有限公司 一种微波集成电路导电互联的制造方法
CN115188678B (zh) * 2022-06-24 2024-03-19 弘大芯源(深圳)半导体有限公司 一种微波集成电路导电互联的制造方法

Similar Documents

Publication Publication Date Title
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE3339957C2 (de)
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE3702354A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
EP1463684A2 (de) Verfahren zum erzeugen einer schutzabdeckung für ein bauelement
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102004023897A1 (de) Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen
DE102007035902A1 (de) Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE102006051490B4 (de) Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection