DE3339957C2 - - Google Patents

Info

Publication number
DE3339957C2
DE3339957C2 DE3339957A DE3339957A DE3339957C2 DE 3339957 C2 DE3339957 C2 DE 3339957C2 DE 3339957 A DE3339957 A DE 3339957A DE 3339957 A DE3339957 A DE 3339957A DE 3339957 C2 DE3339957 C2 DE 3339957C2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
openings
metallization
polymeric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3339957A
Other languages
English (en)
Other versions
DE3339957A1 (de
Inventor
Masaharu Fujisawa Kanagawa Jp Aoyama
Masahiro Yokohama Jp Abe
Takashi Kamakura Kanagawa Jp Ajima
Toshio Yokosuka Kanagawa Jp Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3339957A1 publication Critical patent/DE3339957A1/de
Application granted granted Critical
Publication of DE3339957C2 publication Critical patent/DE3339957C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallisierungsstruktur, deren Teile in Öffnungen einer Isolierschicht angeordnet sind, wobei die Dicke der Metallisierungsstruktur und die Dicke der Isolierschicht im wesentlichen gleich sind, so daß eine annähernd ebene Oberfläche vorhanden ist, bei welchem zuerst die Öffnungen in der Isolierschicht ausgebildet werden, dann eine Metallschicht ganzflächig niedergeschlagen wird und schließlich die oberhalb der Isolierschicht liegenden Teile der Metallschicht unter Zuhilfenahme einer Hilfsschicht aus einem polymeren bzw. polymerisierbaren Material entfernt werden.
Ein Verfahren dieser Art ist aus der DE-OS 26 15 862 bekannt.
Die Integrationsdichte von bekannten Halbleiteranordnungen wie z. B. integrierten Schaltungen ist stark angewachsen. Aus diesem Grund muß auch die Integrationsdichte der Metallisierungsstruktur zwangsläufig zunehmen. So haben z. B. in einem Halbleitersubstrat gebildete Schaltungselemente oft nur eine niedrige Integrationsdichte. Dies liegt daran, daß die Integrationsdichte der Metallisierungsstruktur niedrig ist, so daß die Integrationsdichte der Halbleiterelemente ebenfalls niedrig wird. Die Integrationsdichte der Metallisierungsstruktur kann besonders stark dadurch verbessert werden, daß die Metallisierungsstruktur zusätzlich zur Mikrostrukturierung als eine vielschichtige Struktur (multi-layer) ausgebildet wird.
Zur Schaffung einer vielschichtigen Metallisierungsstruktur dürfen die Metallisierungsschichten im Bereich von Stufen nicht unterbrochen werden. Zu diesem Zweck ist es zum Beispiel aus der DE-OS 28 32 740 bekannt, die Ränder der Stufen in der darunterliegenden Schicht abgeschrägt oder konisch auszubilden. Gemäß einer anderen Möglichkeit kann eine Isolationszwischenschicht eine scharfe Stufe im Bereich der darunterliegenden Schicht aufweisen. Um dann die Metallisierungsschicht mit einer Mikrostrukturierung zu versehen und um eine vielschichtige Metallisierungsstruktur zu erhalten, ist es erforderlich, daß die Metallisierungsschicht und die Isolationsschicht in einer Struktur gebildet werden, die eine ebene Oberfläche aufweist.
Bei dem aus der DE-OS 26 15 862 bekannten Verfahren wird zur Lösung dieses Problems die Hilfsschicht aus polymerem bzw. polymersierbarem Material vor dem Niederschlagen der Metallschicht auf die Isolierschicht aufgebracht und später wieder abgelöst, wobei die oberhalb der Isolierschicht liegenden Teile der Metallschicht entfernt werden. Da die Dicke der Isolierschicht und die Dicke der Metallschicht im wesentlichen gleich sind, entsteht eine annähernd ebene Oberfläche.
Ein im Prinzip ähnliches Verfahren ist in der DE-OS 23 51 943 beschrieben.
Ein anderes Verfahren zur Bildung einer flachen Metallisierungsstruktur ist in der EP-00 19 391 A1 beschrieben. Gemäß diesem Verfahren wird ein wärmehärtbarer Polyimidharzfilm als isolierende Zwischenschicht verwendet. Dieses Verfahren umfaßt den Schritt zur Bildung eines Polyimidharzfilms, um die gesamte Oberfläche eines Halbleitersubstrats zu bedecken, auf dem eine erste Metallisierungsstruktur vorgesehen ist. Durch Verwendung einer geeigneten Maske wird ein Kontaktloch in dem Polyimidharzfilm gebildet. Nach der Entfernung der Maske wird eine zweite Metallisierungsschicht auf dem Polyimidharzfilm gebildet, die auf der Oberfläche des Halbleitersubstrats hervorragt. Daher wird an einer Schnittstelle zwischen der ersten und zweiten Metallisierungsschicht durch den Polyimidharzfilm im wesentlichen kein gestufter Bereich gebildet, so daß nach diesem Verfahren eine vielschichtige Metallisierungsstruktur gebildet werden kann, die eine im wesentlichen flache Oberfläche hat.
Da jedoch nach dem obengenannten Verfahren Polyimidharz als Isolationsschicht in dem Halbleiterprodukt übrig bleibt, besteht hierin eine gewisse Problematik. Als erstes ist das Polyimidharz hygroskopisch, so daß ein Halbleiterbauelement, welches in einem kompakten Plastikgehäuse eingekapselt ist, gegenüber Feuchtigkeit eine geringere Resistenz aufweist. Zweitens tendiert das Polyimidharz dazu, durch eine an das Halbleiterbauelement angelegte Steuer- oder Vorspannung polarisiert zu werden. Als Ergebnis davon neigen die elektrischen Charakteristika des Halbleiterbauelementes dazu, sich zu ändern, wodurch die Betriebssicherheit verringert wird.
Aus der DE-OS 28 32 740 ist ein Verfahren bekannt, die Unebenheiten einer Isolatoroberfläche durch Aufbringen und Verteilen einer Schicht eines polymerisierten Materials mit gutem Fließvermögen auszugleichen, die Schicht durch Erhitzen zu härten und schließlich die gehärtete Schicht unter Beibehaltung einer annähernd ebenen Oberfläche bis auf die Reste des Materials, die die Unebenheiten in der Isolatoroberfläche ausfüllen, wieder abzutragen.
Aus der DE-OS 21 64 838 ist es bekannt, eine Isolierschicht durch nichtreaktives Ionenätzen unter gleichzeitiger Einebnung der Oberfläche abzutragen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, das eine Alternative zu herkömmlichen Ausgestaltungen eines solchen Verfahrens darstellt.
Erfindungsgemäß wird diese Aufgabe mit den kennzeichnenden Merkmalen des Patentanspruchs 1 gelöst.
Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den dem Patentanspruch 1 nachgeordneten Patentansprüchen.
Ausführungsbeispiele des erfindungsgemäßen Verfahrens werden im folgenden anhand der beigefügten Zeichnungen näher beschrieben. Darin zeigen
Fig. 1A bis 1F Schnitte durch eine Halbleiteranordnung zur Darstellung von Schritten des erfindungsgemäßen Verfahrens und
Fig. 2A bis 2E Schnitte durch eine Halbleiteranordnung zur weiter ins Einzelne gehenden Darstellung von Schritten des erfindungsgemäßen Verfahrens.
Gemäß Fig. 1A wird eine erste Isolierschicht 12 auf einem Halbleitersubstrat 11 gebildet, welches vorbestimmte Halbleiterbereiche (nicht dargestellt) aufweist. Die Isolierschicht 12 weist nicht dargestellte Kontaktlöcher oder Ausnehmungen auf, durch welche die Halbleiterbereiche freigelegt werden. Eine zweite Isolierschicht 13 wird auf der ersten Isolierschicht 12 gebildet. Nuten oder Rinnen 14a und 14b, die die gleiche Struktur aufweisen wie das vorraussichtliche Verbindungsleitungsmuster, werden in der zweiten Isolierschicht 13 gebildet. Die Rinnen 14a und 14b haben die erste Isolierschicht 12 als Bodenbereich. Die Rinnen 14a und 14b werden so ausgewählt, daß sie mit dem Bodenbereich der Kontaktausnehmung der ersten Isolationsschicht ausgerichtet sind.
Eine durchgehende metallische Materialschicht 15 wird durch Vakuumverdampfen oder -zerstäuben bzw. -sprühen auf der gesamten Oberfläche der Struktur gemäß Fig. 1A gleichmäßig gebildet, wie dies in Fig. 1B dargestellt ist. Die metallische Materialschicht 15 wird auf der zweiten Isolierschicht 13 gebildet und in die Rinnen 14a und 14b gefüllt. Die metallische Materialschicht 15 weist Rinnen 16a und 16b auf, die jeweils den Rinnen 14a und 14b entsprechen.
Ein organisches polymeres Material mit gutem Fließvermögen wird auf die metallische Materialschicht 15 gebracht, um eine Schicht 17 zu bilden. In diesem Fall wird das polymere Material aufgrund seines Fließvermögens in die Rinnen 16a und 16b gefüllt. Bereiche der Schicht 17, welche den Rinnen 16a und 16b entsprechen, sind dicker als der verbleibende Bereich. Die Oberfläche der Schicht 17 wird im wesentlichen flach.
Die polymere Materialschicht 17 und die metallische Materialschicht 15 werden durch Plasmaionenätzung in Richtung der Dicke geätzt. Wenn die polymere Materialschicht 17 geätzt wird, bis ein Bereich der metallischen Materialschicht 15 freigelegt wird, welcher auf der zweiten Isolierschicht 13 gebildet ist, verbleiben Bereiche 17a und 17b der polymeren Materialschicht 17 in den Rinnen 16a und 16b der metallischen Materialschicht 15 jeweils zurück, wie dies in Fig. 1D gezeigt ist. Beim anschließenden Voranschreiten des Ätzvorganges werden die metallische Materialschicht 15 sowie die verbleibenden Bereiche 17a und 17b der polymeren Materialschicht 17 so lange entfernt, bis die zweite Isolierschicht freigelegt ist. Als ein Ergebnis bleiben die Bereiche 15a und 15b der metallischen Materialschicht 15 nur in den Rinnen 14a und 14b der zweiten Isolierschicht 13 jeweils zurück, wie dies in Fig. 1E zu sehen ist. Wenn nun ein Polymer, das eine Ätz­ geschwindigkeit aufweist, die geringer als die des metallischen Materials ist, verbleiben Bereiche (17a′ und 17b′) der polymeren Schicht 17 von geringer Dicke auf den Bereichen 15a und 15b zurück. Um diese Bereiche zu entfernen, wird ein Ionenätzen angewendet.
Wie in Fig. 1F gezeigt, erhält man Metallisierungsschichten 15a′ und 15b′, die das verbleibende metallische Material umfassen und die durch die zweite Isolierschicht 13 umgeben sind. Die Ebene der Oberfläche der Schichten 15a′ und 15b′ ist im wesentlichen die gleiche wie die der zweiten Isolierschicht 13, welche die Schichten 15a′ und 15b′ umgibt. Auf diese Weise kann eine Metallisierungsstruktur zur Erzielung einer im wesentlichen ebenen Oberfläche gebildet werden, wobei die Metallisierungsstruktur die Schichten 15a′ und 15b′ sowie die zweite Isolierschicht 13 umfaßt.
Die Schichten 15a′ und 15b′, die die Metallisierungsschichten bilden, haben dasselbe Oberflächenniveau wie die zweite Isolierschicht 13. Wenn zusätzlich weitere Isolierschichten unter weiter aufzubringenden Metallisierungsschichten gebildet werden, kann eine vielschichtige Metallisierungsstruktur erzielt werden.
Die erste Isolierschicht 12 kann einen Siliziumoxidfilm oder eine zweischichtige Struktur umfassen, die aus einem Siliziumoxidfilm und einem Silizium-Nitridfilm gebildet ist. Die zweite Isolierschicht kann einen Siliziumoxidfilm oder ähnlichen Film aufweisen. In stärker bevorzugter Weise umfaßt die zweite Isolierschicht ein Material, wie z. B. Phosphorsilikat-Glas, welches die Spannung in dem Halbleiterbauteil reduziert.
Das metallische Material ist nicht auf ein bestimmtes Material beschränkt; es kann irgendein beliebiges Material sein, das für eine Verbindungs- oder Leitungsschicht eines Halbleiterbauelementes verwendet wird. Als Beispiele für das metallische Material sind Aluminium oder Aluminiumlegierungen (z. B. Al-Si-Legierung), Edelmetalle wie z. B. Gold und Platin und Metalle wie Wolfram, Molybdän, Titan, Nickel und ähnliche anzusehen. Das metallische Material wird vorzugsweise aus der Gruppe Aluminium und Aluminiumlegierungen sowie aus den Edelmetallen, wie z. B. Platin und Gold, ausgewählt. Die Metallisierungsschicht kann eine Laminat-Struktur von diesen metallischen Materialien aufweisen.
Das organische polymere Material umfaßt vorzugsweise ein Polyimidharz und ein Fotolackmaterial. Da das polymere Material zur Bildung der Schicht 17 verwendet wird, welches in die Rinnen 16a und 16b der metallischen Materialschicht 15 gefüllt wird und welches eine im wesentlichen flache Oberfläche aufweist, muß das organische polymere Material eine geeignete Fließfähigkeit aufweisen, wenn es aufgebracht wird. Eine geeignete Fließfähigkeit kann durch Auflösen des polymeren Materials in einer Lösung erhalten werden. Das polymere Material wird vorzugsweise durch Schleuderbeschichtung aufgebracht. Nach dem Aufbringen des Polymermaterials wird es durch Erhitzen oder ähnliche Behandlung gehärtet.
Die organische polymere Materialschicht 17 und die metallische Materialschicht 15 werden durch nichtreaktive Ionen, wie z. B. solche von Argon, Xenon, Neon oder Stickstoff geätzt. Dieses nichtreaktive Ionenätzen entfernt das organische Material und das metallische Material mit im wesentlichen ähnlicher Geschwindigkeit.
Die vorliegende Erfindung wird detaillierter anhand der Fig. 2A bis 2E beschrieben.
Wie in Fig. 2A gezeigt, werden ein Siliziumoxidfilm 25 mit einer Dicke von 0,1µm und ein Silizium-Nitridfilm 26 mit einer Dicke von 0,5µm nacheinander auf einem Siliziumsubstrat 21 gebildet. Eine p⁺-Typ-Region 22, eine n⁺-Typ-Region 23, die in der p⁺-Typ-Region 22 gebildet ist, und eine n⁺-Typ-Region 24, die außerhalb der p⁺-Typ-Region 22 gebildet ist, werden in der Oberflächenschicht des Siliziumsubstrats 21 in einer koplanaren Weise gebildet. Bereiche des Silizium-Nitridfilms 26, die den Bereichen 22, 23 und 24 entsprechen, werden zur Bildung von Öffnungen 27a, 27b und 27c geätzt, wonach sie teilweise den Siliziumoxidfilm 25 freilegen.
Eine Phosphorsilikatglas-(PSG)-Schicht 28 wird durch chemische Aufdampfung auf der Struktur nach Fig. 2A bei einer Temperatur von z. B. 500°C bis zu einer Dicke von z. B. 1µm abgelagert. Bereiche der PSG-Schicht 28, die die den Öffnungen 27a, 27b und 27c entsprechenden Bereiche umfassen, werden selektiv in Übereinstimmung mit dem zu bildenden Metallisierungsschichtmuster entfernt. Als Ergebnis werden in der PSG-Schicht 28 Rinnen 29a, 29b und 29c gebildet. Die Öffnungen 27a, 27b und 27c des Silizium-Nitridfilms 26 werden am Boden der Rinne 29a, 29b und 29c jeweils freigelegt. Der Siliziumoxidfilm 25 wird durch die Öffnungen 27a, 27b und 27c selektiv entfernt, wobei der freigelegte Bereich des Silikon-Nitridfilms 26 als eine Maske benutzt wird. Als Ergebnis werden Kontaktlöcher 30a, 30b und 30c, welche die Halbleiterregionen 22, 23 und 24 teilweise freilegen, in der Isolierschicht gebildet, die aus dem Siliziumoxidfilm und Silizium-Nitridfilm (Fig. 2B) besteht.
Darauffolgend wird eine Aluminium-1%-Siliziumlegierung durch Sprühen bzw. Zerstäuben aufgebracht, um auf diese Weise die gesamte Oberfläche der Struktur gemäß Fig. 2B bis zu einer Dicke von z: B. 1,0µm zu bedecken, wobei hierbei eine metallische Materialschicht 31 gebildet wird. Danach wird eine positiv arbeitende Fotolackschicht 33 auf der metallischen Materialschicht 31 (Fig. 2C) gebildet. Die Schicht 31 weist Rinnen 32a, 32b und 32c auf, die jeweils den Rinnen 29a, 29b und 29c der PSG-Schicht 28 entsprechen.
Da das Fotolackmaterial Fließfähigkeit zeigt, wird es in die Rinnen der metallischen Materialschicht 31 gefüllt. Somit sind die Bereiche des Fotolackfilmes, der den Rinnen entspricht, dicker als der verbleibende Bereich, der der PSG-Schicht 28 entspricht. Wenn z. B. ein Fotomaterial, welches eine Viskosität von 15 Zentipoise aufweist, durch Schleuderbeschichtung bei einer Geschwindigkeit von 5000 U/min aufgebracht wird, weist der Fotolackfilmbereich, der einem hervorragenden Bereich 31a der metallischen Materialschicht 31 entspricht, eine Dicke von ungefähr 0,7µm auf. Der Bereich 31b, der den Rinnen 29a, 29b und 29c entspricht, von denen jede eine Tiefe von 1µm aufweist, hat eine Dicke von ungefähr 1,3µm.
Die in Fig. 2C gezeigte Struktur ist in einer Vakuumkammer angeordnet. Das Ätzen wird mit Argon-Ionen ausgeführt. Die Fotolackschicht 33 und die metallische Materialschicht 31 werden mit einer Ätzgeschwindigkeit von ungefähr 35 nm/min und von ungefähr 60 nm/min jeweils geätzt, und zwar durch Verwendung eines Ionenbündels oder Strahls, welcher eine Stromdichte von ungefähr 1 mA/cm2 bei einer Beschleunigungsspannung von 600 V aufweist. In diesem Fall braucht man ungefähr 40 Minuten, um den hervorstehenden Bereich 31a auf der PSG-Schicht 28 vollständig zu entfernen und um den Fotolackfilm auf einem verbleibenden metallischen Materialschichtbereich 31a fast zu entfernen. Der Fotolack, der auf dem vorstehenden Bereich 31a dünnschichtig zurückbleibt, kann bekanntlich auch durch ein Sauerstoffplasma entfernt werden. Als Ergebnis werden jeweils die Metallisierungsschichten aus den Schichtteilen 31c, 31d und 31e, die im wesentlichen das gleiche Oberflächenniveau wie das der PSG-Schicht aufweisen, gebildet. Die Seitenoberflächen der Schichten 31c, 31d und 31e werden von der PSG-Schicht 28 umgeben (Fig. 2D). Die Metallisierungsschichten berühren die Halbleiterregionen 22, 23 und 24 durch die Kontaktlöcher 30a, 30b und 30c, die in der Isolierschicht 25, 26 gebildet sind.
Eine Isolierzwischenschicht 35, die einen Siliziumoxidfilm und/oder einen Silizium-Nitridfilm, eine PSG-Schicht (zur Bildung eines Zwischenstückes unter den Metallisierungsschichten) aufweist, und eine metallische Materialschicht werden in ähnlicher Weise auf der in Fig. 2D gezeigten Struktur gebildet. Die resultierende Struktur wird in ähnlicher Weise ionen-geätzt, um Metallisierungsschichten 37a und 37b zu bilden, die die Metallisierungsschichten 31c und 31d jeweils durch die Kontaktlöcher 36a und 36b berühren, die in der Isolierschicht 35 (Fig. 2E) vorhanden sind. Die Metallisierungsschichten 37a und 37b werden an ihren Seiten von der PSG-Schicht 34 berührt oder umgeben. Die zweiten Metallisierungsschichten 37a und 37b sind so ausgebildet, daß sie die ersten Metallisierungsschichten 31c, 31d und 31e über die dazwischen befindliche Isolierschicht 35 kreuzen bzw. überqueren.
Gemäß der zuvor beschriebenen Erfindung ist die Metallisierungsschicht von der Isolierschicht so umgeben, daß die Metallisierungsschicht auf gleichem Niveau mit der Isolierschicht liegt, wobei hierbei eine Metallisierungsstruktur geschaffen wird, die eine im wesentlichen flache Oberfläche aufweist. Sogar wenn die zweite Metallisierungsschicht, die dritte Metallisierungsschicht usw. in der gleichen Weise wie zuvor beschrieben gebildet werden, kann eine vielschichtige Metallisierungsstruktur ohne Bruch in der Metallisierungsschicht geschaffen werden. Zusätzlich zu diesem Vorteil ist zu erwähnen, daß kein polymeres Material in der Metallisierungsstruktur vorhanden ist, so daß hygroskopisch bedingte Fehler und eine Verschlechterung der elektrischen Charakteristika des Halbleiterbausteines nicht auftreten.

Claims (10)

1. Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallisierungsstruktur, deren Teile in Öffnungen einer Isolierschicht angeordnet sind, wobei die Dicke der Metallisierungsstruktur und die Dicke der Isolierschicht im wesentlichen gleich sind, so daß eine annähernd ebene Oberfläche vorhanden ist, bei welchem zuerst die Öffnungen in der Isolierschicht ausgebildet werden, dann eine Metallschicht ganzflächig niedergeschlagen wird und schließlich die oberhalb der Isolierschicht liegenden Teile der Metallschicht unter Zuhilfenahme einer Hilfsschicht aus einem polymeren bzw. polymerisierbaren Material entfernt werden, dadurch gekennzeichnet, daß die Metallschicht (15; 31) ganzflächig auf der freiliegenden Oberfläche der Isolierschicht (13; 28) und in den Öffnungen niedergeschlagen wird, daß eine Schicht (17; 33) aus einem polymerisierbaren oder aus einem polymeren, in einem Lösungsmittel gelösten Material mit gutem Fließvermögen auf der freiliegenden Oberfläche aufgebracht und verteilt wird, so daß insgesamt eine ebene Oberfläche erhalten wird, und daß danach die Schicht (17; 33) aus dem polymerisierbaren oder aus dem polymeren, in einem Lösungsmittel gelösten Material durch Erhitzen oder eine entsprechende Behandlung gehärtet wird und schließlich die Schicht aus dem derart gehärteten Material sowie die auf der Isolierschicht (13; 28) befindlichen Teile der Metallschicht (15; 31) durch nichtreaktives Ionenätzen unter Beibehaltung einer annähernd ebenen Oberfläche abgetragen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß unter der Isolierschicht (13; 28) eine weitere Isolierschicht (12; 25, 26) angeordnet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in der weiteren Isolierschicht (12; 25, 26) weitere Öffnungen ausgebildet werden, die mit den Öffnungen in der Isolierschicht in Verbindung stehen, und daß in der Halbleiteranordnung Halbleiterzonen (22, 23, 24) vorgesehen werden, die durch die weiteren Öffnungen in der weiteren Isolierschicht (12; 25, 26) zugänglich sind.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die weitere Isolierschicht (12; 25) aus Siliziumoxid hergestellt wird.
5. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die weitere Isolierschicht aus einer Schicht (25) aus Siliziumoxid und einer Schicht (26) aus Siliziumnitrid hergestellt wird.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die von der Metallschicht abgedeckte Isolierschicht (13; 28) aus Phosphorsilikatglas hergestellt wird.
7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Metallschicht (15; 31) aus einem Material aus der Gruppe bestehend aus Aluminium oder einer Aluminiumlegierung, Platin, Gold, Wolfram, Molybdän, Titan und Nickel hergestellt wird.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die polymere Materialschicht (17; 33) aus einem Material aus der Gruppe der Polyimide und Fotolacke hergestellt wird.
9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die polymere Materialschicht (17; 33) durch Schleuderbeschichtung gebildet wird.
10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zum nichtreaktiven Ionenätzen Ionen aus der Gruppe der Argon-, Xenon-, Neon- und Stickstoff-Ionen verwendet werden.
DE19833339957 1982-11-04 1983-11-04 Verfahren zur herstellung eines halbleiterbauelementes Granted DE3339957A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57192491A JPS5982746A (ja) 1982-11-04 1982-11-04 半導体装置の電極配線方法

Publications (2)

Publication Number Publication Date
DE3339957A1 DE3339957A1 (de) 1984-07-12
DE3339957C2 true DE3339957C2 (de) 1991-05-29

Family

ID=16292184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833339957 Granted DE3339957A1 (de) 1982-11-04 1983-11-04 Verfahren zur herstellung eines halbleiterbauelementes

Country Status (3)

Country Link
US (1) US4520041A (de)
JP (1) JPS5982746A (de)
DE (1) DE3339957A1 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
FR2563048B1 (fr) * 1984-04-13 1986-05-30 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
US4715109A (en) * 1985-06-12 1987-12-29 Texas Instruments Incorporated Method of forming a high density vertical stud titanium silicide for reachup contact applications
GB2186424A (en) * 1986-01-30 1987-08-12 Plessey Co Plc Method for producing integrated circuit interconnects
US4824802A (en) * 1986-02-28 1989-04-25 General Electric Company Method of filling interlevel dielectric via or contact holes in multilevel VLSI metallization structures
EP0234407A1 (de) * 1986-02-28 1987-09-02 General Electric Company Verfahren zum Auffüllen von Verbindungs- oder Kontaktlöchern in einer mehrlagigen VLSI-Metallisierungsstruktur
DE3627417A1 (de) * 1986-08-13 1988-02-18 Siemens Ag Verfahren zum herstellen von niederohmigen verbindungen in der isolationsschicht zwischen zwei metallisierungsebenen
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
JPS63278351A (ja) * 1987-05-11 1988-11-16 Nec Corp 集積回路の製造方法
JP2557898B2 (ja) * 1987-07-31 1996-11-27 株式会社東芝 半導体装置
US4956313A (en) * 1987-08-17 1990-09-11 International Business Machines Corporation Via-filling and planarization technique
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
US4855252A (en) * 1988-08-22 1989-08-08 International Business Machines Corporation Process for making self-aligned contacts
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
US5112776A (en) * 1988-11-10 1992-05-12 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
JPH02141737A (ja) * 1988-11-24 1990-05-31 Canon Inc 背面投射型スクリーン及びそれを用いた背面投射型画像表示装置
GB8907898D0 (en) * 1989-04-07 1989-05-24 Inmos Ltd Semiconductor devices and fabrication thereof
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
FR2650472A1 (fr) * 1989-07-27 1991-02-01 Bull Sa Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant
US4939105A (en) * 1989-08-03 1990-07-03 Micron Technology, Inc. Planarizing contact etch
JPH0414831A (ja) * 1990-05-08 1992-01-20 Sony Corp 配線形成方法
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5137597A (en) * 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
IT1252056B (it) 1991-11-22 1995-05-29 St Microelectronics Srl Procedimento per la realizzazione di contatti metallici ad alta stabilita' in un circuito integrato ad uno o piu' livelli di metallizzazione
US5217926A (en) * 1992-01-23 1993-06-08 Micron Technology, Inc. Method of passivating a semiconductor wafer
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5858547A (en) * 1994-07-06 1999-01-12 Alliedsignal, Inc. Novolac polymer planarization films for microelectronic structures
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US5527736A (en) * 1995-04-03 1996-06-18 Taiwan Semiconductor Manufacturing Co. Dimple-free tungsten etching back process
US5591673A (en) * 1995-07-05 1997-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Tungsten stud process for stacked via applications
US5661085A (en) * 1996-06-17 1997-08-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming a low contact leakage and low contact resistance integrated circuit device electrode
US5981385A (en) * 1997-01-27 1999-11-09 Taiwan Semiconductor Manufacturing Company Ltd. Dimple elimination in a tungsten etch back process by reverse image patterning
US6334249B2 (en) 1997-04-22 2002-01-01 Texas Instruments Incorporated Cavity-filling method for reducing surface topography and roughness
JPH1140664A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp 半導体装置の製造方法
US6177360B1 (en) * 1997-11-06 2001-01-23 International Business Machines Corporation Process for manufacture of integrated circuit device
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
CN103337501B (zh) * 2013-06-24 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制作方法、平板显示装置
US9423247B2 (en) * 2014-06-18 2016-08-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Positioning graphic component for substrate detection and method of manufacturing the same
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642333B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1286737A (en) * 1969-10-15 1972-08-23 Itt Multilevel conductive systems
FR2119930B1 (de) * 1970-12-31 1974-08-19 Ibm
JPS4960870A (de) * 1972-10-16 1974-06-13
JPS5811736B2 (ja) * 1974-10-15 1983-03-04 日本電気株式会社 ハンドウタイソウチ
DE2547792C3 (de) * 1974-10-25 1978-08-31 Hitachi, Ltd., Tokio Verfahren zur Herstellung eines Halbleiterbauelementes
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
JPS5425178A (en) * 1977-07-27 1979-02-24 Fujitsu Ltd Manufacture for semiconductor device
EP0019391B1 (de) * 1979-05-12 1982-10-06 Fujitsu Limited Verfahren zur Herstellung einer elektronischen Vorrichtung mit Vielschicht-Verdrahtungsstruktur
JPS56140648A (en) * 1980-04-04 1981-11-04 Hitachi Ltd Semiconductor integrated circuit device
JPS5756948A (en) * 1980-09-22 1982-04-05 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
US4520041A (en) 1985-05-28
DE3339957A1 (de) 1984-07-12
JPS5982746A (ja) 1984-05-12

Similar Documents

Publication Publication Date Title
DE3339957C2 (de)
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE1965546A1 (de) Halbleiterbauelement
DE4446881A1 (de) Durchgangsloch und Herstellungsverfahren eines Durchgangslochs
DE10349692A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2319883A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE3634167C2 (de)
DE3117950A1 (de) Planare duennfilmtransistoren, transistoranordnungen und verfahren zu ihrer herstellung
DE2945533A1 (de) Verfahren zur herstellung eines verdrahtungssystems und mit einem derartigen verdrahtungssystem versehene halbleiteranordnung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE3702354A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2315710C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE19614584A1 (de) Verbesserter Luftbrückenverdrahtungsaufbau für integrierte monolithische Mikrowellenschaltungen (MMIC)
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
EP0177845A1 (de) Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee