DE102018111574A1 - Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes - Google Patents

Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes Download PDF

Info

Publication number
DE102018111574A1
DE102018111574A1 DE102018111574.1A DE102018111574A DE102018111574A1 DE 102018111574 A1 DE102018111574 A1 DE 102018111574A1 DE 102018111574 A DE102018111574 A DE 102018111574A DE 102018111574 A1 DE102018111574 A1 DE 102018111574A1
Authority
DE
Germany
Prior art keywords
package component
conductive pillars
package
underfill
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018111574.1A
Other languages
English (en)
Inventor
Ying-Jui Huang
Chien Ling Hwang
Chih-Wei Lin
Ching-Hua Hsieh
Chung-Shi Liu
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018111574A1 publication Critical patent/DE102018111574A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

Ein Verfahren umfasst ein Anordnen einer ersten Package-Komponente und einer zweiten Package-Komponente über einem Träger. Die ersten leitfähigen Säulen der ersten Package-Komponente und zweite leitfähige Säulen der zweiten Package-Komponente sind dem Träger zugewandt. Das Verfahren umfasst ferner: Kapseln der ersten Package-Komponente und der zweiten Package-Komponente in einem Kapselungsmaterial, Debonden der ersten Package-Komponente und der zweiten Package-Komponente von dem Träger, Planarisieren der ersten leitfähigen Säulen, der zweiten leitfähigen Säulen und des Kapselungsmaterials, und Ausbilden von Umverteilungsleitungen, um die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen elektrisch zu koppeln.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der folgenden vorläufig eingereichten US-Patentanmeldung: Anmeldung Serien-Nr.: 62/565,446 , eingereicht am 29. September 2017 mit dem Titel „Aligning Bumps in Fan-Out Packing process“, wobei die Anmeldung hier durch Rückbezug aufgenommen ist.
  • STAND DER TECHNIK
  • Bei der Entwicklung von Halbleitertechnologien werden Halbleiter-Chips/Dies zunehmend kleiner. Inzwischen müssen mehr Funktionen in die Halbleiter-Dies integriert werden. Demzufolge müssen die Halbleiter-Dies zunehmend größere Zahlen von I/O-Pads aufweisen, die in kleinere Bereiche integriert werden, und die Dichte der I/O-Pads steigt schnell mit der Zeit. Folglich wird das Häusen der Halbleiter-Dies schwieriger, was die Ausbeute der Häusung negativ beeinflusst.
  • Herkömmliche Häusungstechnologien können in zwei Kategorien unterteilt werden. In der ersten Kategorie werden Dies auf einem Wafer gehäust, bevor sie durchgesägt werden. Diese Häusungstechnologie weist einige vorteilhafte Merkmale auf, wie z.B. einen größeren Durchsatz und niedrigere Kosten. Außerdem wird weniger Underfill und Moldmasse benötigt. Jedoch weist diese Häusungstechnologie auch Nachteile auf. Da die Größen der Dies zunehmend kleiner werden, und die entsprechenden Gehäuse lediglich Gehäuse des Fan-In-Typs sein können, in denen die I/O-Pads jedes Dies auf ein Gebiet direkt über der Fläche des jeweiligen Dies beschränkt sind. Bei den begrenzten Flächen der Dies ist die Anzahl der I/O-Pads aufgrund der Beschränkung des Abstands der I/O-Pads begrenzt. Wenn der Abstand der Pads reduziert werden soll, können Lotbrücken auftreten. Bei der Anforderung einer festen Kugelgröße müssen außerdem Lotkugeln eine bestimmte Größe aufweisen, was wiederum die Anzahl von Lotkugeln beschränkt, die in die Fläche eines Die integriert werden können.
  • In der anderen Häusungskategorie werden Dies von Wafern vor der Häusung gesägt. Ein vorteilhaftes Merkmal dieser Häusungstechnologie ist die Möglichkeit des Ausbildens von Fan-Out-Packages, was bedeutet, dass die I/O-Pads auf einem Die auf eine größere Fläche als der Die umverteilt werden können, und somit kann die Anzahl von I/O-Pads, die in die Flächen der Dies integriert werden, erhöht werden. Ein weiteres vorteilhaftes Merkmal dieser Häusungstechnologie besteht darin, dass „erwiesenermaßen fehlerfreie Chips“ (Known good dies) gehäust werden, und fehlerhafte Dies ausgesondert werden, weswegen Kosten und Aufwand nicht auf die fehlerhaften Dies verschwendet werden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
    • 1 bis 14 zeigen die Querschnittsansichten von Zwischenstufen im Ausbilden eines Package gemäß einigen Ausführungsformen.
    • 15 bis 22 zeigen die Querschnittsansichten von Zwischenstufen im Ausbilden eines Package gemäß einigen Ausführungsformen.
    • 23 zeigt eine Draufsicht auf Metallpads und Führungsstreifen gemäß einigen Ausführungsformen.
    • 24A und 24B zeigen jeweils eine Querschnittsansicht bzw. eine Draufsicht auf leitfähige Säulen in Package-Komponenten und Restlötzinnbereiche gemäß einigen Ausführungsformen.
    • 25 zeigt eine vergrößerte Ansicht eines Abschnitts eines Package, das einen planarisierten Underfill und Kapselungsmaterial umfasst, gemäß einigen Ausführungsformen.
    • 26 und 27 zeigen Prozessabläufe zum Ausbilden von Packages gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „darunter liegend“, „unter“, „unterer“, „darüber liegend“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Integrierte Fan-Out-Packages (InFO-Packages) und die Verfahren zum Ausbilden von diesem werden gemäß verschiedenen Ausführungsbeispielen bereitgestellt. Die Zwischenstufen des Ausbildens der InFO-Packages sind gemäß einigen Ausführungsförmen dargestellt. Einige Abwandlungen einiger Ausführungsformen werden besprochen. In den verschiedenen Ansichten und Ausführungsbeispielen werden gleiche Bezugszeichen verwendet, um auf gleiche Elemente zu verweisen.
  • 1 bis 14 zeigen die Querschnittsansichten von Zwischenstufen im Ausbilden eines Package gemäß einigen Ausführungsformen. Die in 1 bis 14 gezeigten Schritte sind ebenfalls schematisch in dem in 26 gezeigten Prozessablauf 200 dargestellt.
  • Unter Bezugnahme auf 1 wird ein Träger 20 bereitgestellt, und ein Lösefilm 22 wird auf dem Träger 20 aufgeschichtet. Der Träger 20 wird aus einem transparenten Material ausgebildet und kann ein Glasträger, ein Keramikträger, ein organischer Träger oder dergleichen sein. Der Träger 20 kann eine kreisförmige Form in einer Draufsicht aufweisen und kann eine Größe eines Siliziumwafers aufweisen. Zum Beispiel kann der Träger 20 einen 8-Zoll-Durchmesser, einen 12-Zoll-Durchmesser oder dergleichen aufweisen. Der Lösefilm 22 steht mit der oberen Fläche des Trägers 20 in physischem Kontakt. Der Lösefilm 22 kann aus einem LTHC-Beschichtungsmaterial (Light-To-Heat-Conversion) ausgebildet werden. Der Lösefilm 22 kann mithilfe einer Beschichtung auf den Träger 20 aufgebracht werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist das LTHC-Beschichtungsmaterial in der Lage, sich unter der Wärme von Licht/Strahlung (wie z.B. eines Lasers) zu zersetzen, und daher kann es den Träger 20 von der darauf ausgebildeten Struktur lösen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die LTHC-Schicht 22 Kohlenschwarz (Kohlenstoffpartikeln), ein Lösungsmittel, einen Füllstoff und/oder ein Epoxid. Die LTHC-Schicht 22 kann in einer fließfähigen Form aufgeschichtet werden und wird dann zum Beispiel unter Ultraviolett-Licht (UV) gehärtet.
  • Gemäß einigen Ausführungsformen wird, wie ebenfalls in 1 gezeigt, eine Polymerpufferschicht 24 auf dem Lösefilm 22 ausgebildet. Gemäß einigen Ausführungsformen wird die Polymerpufferschicht 24 aus Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder einem anderen geeigneten Polymer gefertigt. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird die Polymerpufferschicht 24 nicht ausgebildet. Dementsprechend ist die Polymerpufferschicht 24 mit gestrichelten Linien dargestellt, um anzuzeigen, dass sie ausgebildet sein kann oder nicht.
  • 1 zeigt außerdem das Ausbilden einer Metallschicht 26, das mithilfe einer Abscheidung durchgeführt werden kann. Der entsprechende Schritt ist als Schritt 202 in dem in 26 dargestellten Prozessablauf gezeigt. Die Metallschicht 26 kann zum Beispiel unter Verwendung einer physikalischen Gasphasenabscheidung (PVD) ausgebildet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird keine dielektrische Schicht zwischen der LTHC-Beschichtung 22 und der Metallschicht 26 ausgebildet und daher steht die Metallschicht 26 in physischem Kontakt mit der LTHC-Schicht 22. Zum Beispiel wird keine Polymerschicht, wie z.B. Polyimidschicht, Polybenzoxazolschicht (PBO) oder Benzocyclobutenschicht (BCB) zwischen der Metallschicht 26 und der LTHC-Schicht 22 angeordnet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Metallschicht 26 eine Titanschicht 26A und eine Kupferschicht 26B über der Titanschicht 26A. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist die Metallschicht 26 eine homogene Schicht, die eine Kupferschicht sein kann.
  • Nun wird Bezug auf 2 genommen. Als Nächstes wird die Metallschicht 26 mithilfe von Ätzen strukturiert, und Metallpads 28 werden ausgebildet. Der entsprechende Schritt ist als Schritt 204 in dem in 26 dargestellten Prozessablauf gezeigt. Die Positionen und die Größen der Metallpads 28 werden derart bestimmt, dass sie den Positionen und Größen der anschließend angeordneten Package-Komponenten 32A und 32B (dargestellt in 3) entsprechen, so dass die Package-Komponenten 32A und 32B an die Metallpads 28 gebondet werden können. Zusätzlich zu den Metallpads 28 können die verbleibenden Abschnitte der Metallschicht 26 Führungsstreifen 30 umfassen oder nicht, die längliche Streifen sind. 23 zeigt eine Draufsicht auf einige Beispiele für Metallpads 28 und Führungsstreifen 30 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Wie in 23 dargestellt, sind zumindest einige der Führungsstreifen 30 zwischen zwei Gruppen von Metallpads 28 angeordnet, und die Führungsstreifen 30 führen von einer Gruppe zu der anderen. 23 zeigt auch schematisch Package-Komponenten 32A und 32B, die anschließend an die Metallpads 28 in dem in 3 dargestellten Schritt gebondet werden.
  • Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfasst das Ausbilden der Metallpads 28 und der Führungsstreifen 30: Abscheiden einer flächendeckenden Metallkeimschicht, Ausbilden und Strukturieren eines Fotolacks, um einige Abschnitte der flächendeckenden Metallkeimschicht freizulegen, Plattieren eines metallischen Materials in den Öffnungen in dem Fotolack, Entfernen des Fotolacks, und Ätzen der Abschnitte der Metallkeimschicht, die nicht mit dem Fotolack abgedeckt sind. Die verbleibenden Abschnitte des plattierten metallischen Materials und der Metallkeimschicht bilden die Metallpads 28 und die Führungsstreifen 30.
  • 3 zeigt das Anordnen/Anbringen von Package-Komponenten 32A und 32B, die auch gemeinsam und einzeln als Package-Komponenten 32 oder Vorrichtungen 32 bezeichnet werden. Die Package-Komponenten 32A und 32B können Vorrichtungs-Dies umfassen, die integrierte Schaltungsvorrichtungen (wie z.B. aktive Vorrichtungen, die zum Beispiel Transistoren umfassen) an der Vorderfläche (der nach unten weisenden Fläche) des jeweiligen Halbleitersubstrats 34A und 34B umfassen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann jede der Package-Komponenten 32A und 32B ein Logik-Die sein, der ein CPU-Die (zentrale Verarbeitungseinheit), ein GPU-Die (Grafikverarbeitungseinheit), ein Die einer mobilen Anwendung, ein MCU-Die (Mikrosteuereinheit) ein IO-Die (Eingabe-Ausgabe), ein BB-Die (BaseBand) oder ein AP-Die (Anwendungsprozessor) sein kann. Jede der Package-Komponenten 32A und 32B kann auch ein System-on-Chip-Die, ein Speicher-Die (wie z.B. SRAM-Die (statischer Direktzugriffsspeicher) oder ein DRAM-Die (dynamischer Direktzugriffsspeicher), ein HBM-Würfel (High-Bandwidth-Memory) oder dergleichen sein.
  • Die Package-Komponenten 32A und 32B können Halbleitersubstrate 34A und 34B umfassen, die auch Siliziumsubstrate gemäß einigen Ausführungsbeispielen sein können. Die Package-Komponenten 32A und 32B können auch jeweils Verbindungsstrukturen 36A bzw. 36B und leitfähige Säulen 38A bzw. 38B umfassen. Die Verbindungsstrukturen 36A und 36B können dielektrische Schichten und Metallleitungen und Durchkontaktierungen in den dielektrischen Schichten umfassen. Leitfähige Säulen 38A und 38B können Metallsäulen sein und können Kupfersäulen umfassen, die zusätzliche Schichten, wie z.B. Nickelschichten, Goldschichten, Palladiumschichten oder dergleichen umfassen können oder nicht. Die leitfähigen Säulen 38A und 38B können vertikale und gerade Ränder aufweisen, und können jeweils unter den jeweiligen Flächendielektrikumsschichten in den Package-Komponenten 32A und 32B hervorstehen. Die leitfähigen Säulen 38A und 38B werden als Abschnitte der Package-Komponenten 32A und 32B vorgeformt, und werden jeweils mit den integrierten Schaltungsvorrichtungen, wie z.B. Transistoren, in den Package-Komponenten 32A und 32B, elektrisch gekoppelt.
  • Die Package-Komponenten (Vorrichtungen) 32 werden an die Metallpads 28 über Lötzinnbereiche 40 gebondet, die Teile der vorgeformten Package-Komponenten 32 sein können. Der entsprechende Schritt ist als Schritt 206 in dem in 26 dargestellten Prozessablauf gezeigt. Das Bonden umfasst einen Ausrichtungsschritt, ein leichtes Drücken auf jede der Package-Komponenten 32 und einen Reflow-Prozess. Der Reflow kann durchgeführt werden, nachdem alle Package-Komponenten 32 angeordnet wurden, oder er kann für jede der Package-Komponenten 32 durchgeführt werden. Die Positionen der leitfähigen Säulen 38A und 38B werden auf die jeweiligen Metallpads 28 ausgerichtet. Die horizontalen Größen der Metallpads 28 können größer, gleich oder kleiner als die horizontalen Größen der jeweiligen darüberliegenden leitfähigen Säulen 38A und 38B sein. Der Reflow-Prozess ist auch ein selbstjustierender Prozess, da die Positionen der Package-Komponenten 32A und 32B durch die geschmolzenen Lötzinnbereiche 40 ausgerichtet werden. Sofern die Metallpads 28 genau auf den vorgesehenen Positionen ausgebildet werden, werden dementsprechend die Package-Komponenten 32A und 32B auf die vorgesehenen Positionen auf dem Träger 20 ausgerichtet Durch derartiges Anordnen der Package-Komponenten 32A und 32B, dass sie nach unten weisen, um zu ermöglichen, dass die leitfähigen Säulen 38A und 38B mit den Metallpads 28, die sich auf derselben Ebene befinden, gebondet werden, werden außerdem die unteren Flächen der leitfähigen Säulen 38A und 38B auf eine im Wesentlichen selbe horizontale Ebene ausgerichtet.
  • Da sich der Träger 20 auf einer Waferebene befindet, werden, obwohl eine Package-Komponente 32A und eine Package-Komponente 32B dargestellt sind, mehrere identische Vorrichtungs-Dies 32A und mehrere identische Vorrichtungs-Dies 32B an die jeweiligen Metallpads 28 gebondet. Die Package-Komponenten 32A und 32B können als Vorrichtungsgruppen angeordnet werden, von denen jede eine Package-Komponente 32A und eine Package-Komponente 32B umfasst. Die Vorrichtungsgruppen können als ein Array, das mehrere Zeilen und mehrere Spalten umfasst, angeordnet werden.
  • 4 zeigt das Verteilen und Härten des Underfills 42. Der entsprechende Schritt ist als Schritt 208 in dem in 26 dargestellten Prozessablauf gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird der Underfill 42 durch eine Abgabeeinrichtung 44 auf einer Seite der Vorrichtungsgruppe, die die Package-Komponenten 32A und 32B umfasst, verteilt. Der Underfill 42 fließt dann in den Spalt zwischen der Pufferschicht 24 und der Package-Komponente 32A, den Spalt zwischen den Package-Komponenten 32A und 32B und den Spalt zwischen der Pufferschicht 24 und der Package-Komponente 32B. Die Führungsstreifen 30 weisen die Funktion des Führens des Flusses des Underfills 42 auf, so dass es für den Underfill 42 einfacher ist, durch den Spalt zwischen den Package-Komponenten 32A und 32B zu fließen und in den Spalt zwischen der Pufferschicht 24 und der Package-Komponente 32B zu fließen. Ohne die Führungsstreifen 30 ist es wahrscheinlicher, dass sich der Underfill 42 in dem Spalt zwischen den Package-Komponenten 32A und 32B sammelt und weniger Underfill 42 in den Spalt zwischen der Pufferschicht 24 und der Package-Komponente 32B fließt.
  • Der Underfill 42 kann ein Basismaterial 42B (siehe 25), das ein Polymer, ein Harz, ein Epoxid oder dergleichen sein kann, und Füllpartikeln 42B in dem Basismaterial 42A umfassen. Die Füllpartikeln 42B können dielektrische Partikeln aus SiO2, Al2O3, Silica oder dergleichen sein und können sphärische Formen aufweisen. Außerdem können die sphärischen Füllpartikeln mehrere verschiedene Durchmesser aufweisen. Sowohl die Füllerpartikel 42B als auch das Basismaterial 42A im Underfill 42 können in physischem Kontakt mit der Polymerpufferschicht 24 (4) oder der LTHC-Schicht 22, falls die Polymerschicht 24 nicht ausgebildet wird, stehen.
  • Als Nächstes werden die Package-Komponenten 32A und 32B in einem Kapselungsmaterial 46 gekapselt, wie in 5 gezeigt. Der entsprechende Schritt ist als Schritt 210 in dem in 26 dargestellten Prozessablauf gezeigt. Das Kapselungsmaterial 46 füllt die Spalte zwischen benachbarten Package-Komponenten 32A und 32B. Das Kapselungsmaterial 46 kann eine Moldmasse, eine Formunterfüllung (Underfill), ein Epoxid und/oder ein Harz umfassen. Die obere Fläche des Kapselungsmaterials 46 ist höher als die oberen Flächen beider Package-Komponenten 32A und 32B. Das Kapselungsmaterial 46 kann auch ein Basismaterial 46A (25), das ein Polymer, ein Harz, ein Epoxid oder dergleichen sein kann, und Füllpartikeln 46B in dem Basismaterial 46A umfassen. Die Füllpartikeln 46B können dielektrische Partikeln aus SiO2, Al2O3, Silica oder dergleichen sein und können sphärische Formen aufweisen. Außerdem können die sphärischen Füllpartikeln 46B mehrere verschiedene Durchmesser aufweisen. Wie in 25 in Verbindung mit 5 dargestellt, können sowohl die Füllpartikeln 46B als auch das Basismaterial 46A in physischem Kontakt mit der Polymerpufferschicht 24 oder der LTHC-Schicht 22, falls die Polymerschicht 24 nicht ausgebildet ist, stehen.
  • In einem anschließenden Schritt wird, wie in 6 dargestellt, ein Planarisierungsschritt, wie z.B. ein chemisch-mechanischer Polierschritt (CMP) oder ein mechanischer Schleifschritt, durchgeführt, um das Kapselungsmaterial 46 zu dünnen, bis eine oder beide der Package-Komponenten 32A und 32B freigelegt werden. Der entsprechende Schritt ist als Schritt 212 in dem in 26 dargestellten Prozessablauf gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die Substrate 34A und 34B, die Siliziumsubstrate sein können, freigelegt. Aufgrund des Planarisierungsprozesses liegen die oberen Flächen der Package-Komponenten 32A und 32B im Wesentlichen auf gleicher Höhe (komplanar) mit den oberen Flächen des Kapselungsmaterials 46. Gemäß alternativen Ausführungsformen ist, nachdem die Planarisierung abgeschlossen ist, eine der Package-Komponenten 32A und 32B nicht freigelegt, und ist mit einer verbleibenden Schicht des Kapselungsmaterials 46 direkt über ihr abgedeckt. In der gesamten Beschreibung wird die über der LTHC -Schicht 22 liegende Struktur als Verbundwafer 54 bezeichnet.
  • 7 zeigt einen Trägerwechsel. Der entsprechende Schritt ist als Schritt 214 in dem in 26 dargestellten Prozessablauf gezeigt. Während des Trägerwechsels wird der Träger 50 an den dargestellten Flächen der Package-Komponenten 32A und 32B und des Kapselungsmaterials 46 zum Beispiel mithilfe des Lösefilms 52 angebracht. Der Träger 50 wird im Verhältnis zum Träger 20 (6) auf einer entgegengesetzten Seite des Verbundwafers 54 angebracht. Als Nächstes werden die Package-Komponenten 32A und 32B und das Kapselungsmaterial 46 von dem Träger 20 (6) abgenommen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst der Abbau ein Zersetzen der LTHC-Schicht 22, was ein Projizieren einer wärmetragenden Strahlung, wie z.B. eines Laserstrahls, auf die LTHC-Schicht 22 umfasst. Folglich wird die LTHC-Schicht 22 zersetzt und der Träger 20 kann von der LTHC 22 abgehoben werden. Der Verbundwafer 54 wird daher vom Träger 20 debondet (abgenommen). Die resultierende Struktur ist in 7 dargestellt. Wenn der Verbundwafer 54 die Polymerpufferschicht 24 (6) umfasst, wird die Polymerpufferschicht 24 ebenfalls entfernt, wodurch der Underfill 42 und das Kapselungsmaterial 46 freigelegt werden, wie ebenfalls in 7 dargestellt. Die Metallpads 28 und die Führungsstreifen 30 werden auf diese Weise freigelegt.
  • Als Nächstes wird ein Planarisierungsschritt, wie z.B. CMP oder ein mechanisches Schleifen, durchgeführt, um die Metallpads 28, die Führungsstreifen 30 und die Lötzinnbereiche 40 zu entfernen, so dass die oberen Flächen der leitfähigen Säulen 38 freigelegt werden. Der entsprechende Schritt ist als Schritt 216 in dem in 26 dargestellten Prozessablauf gezeigt. Die resultierende Struktur ist in 8 dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden alle Lötzinnbereiche 40 entfernt, und daher wird kein Rückstand der Lötzinnbereiche 40 im Verbundwafer 54 belassen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung fließen beim Bonden der Package-Komponenten 32A und 32B an die Metallpads 28 einige Abschnitte der Lötzinnbereiche 40 zu den Seitenwänden der leitfähigen Säulen 38A und 38B. Diese Abschnitte der Lötzinnbereiche 40 können im Verbundwafer 54 belassen werden oder nicht, wie in 8 dargestellt. 24A zeigt eine vergrößerte Ansicht des Gebiets 56 in 8. Wie in 24A dargestellt, kontaktieren die Restabschnitte des Lötzinnbereichs 40 die Seitenwand des oberen Abschnitts der leitfähigen Säule 38A (oder 38B) und kontaktieren nicht die Seitenwand des unteren Abschnitts der jeweiligen leitfähigen Säule 38A (oder 38B). 24B zeigt eine Draufsicht auf den Bereich 56. Wie in 24B dargestellt, können die Restabschnitte des Lötzinnbereichs 40 einen Abschnitt der Seitenwand in der Draufsicht kontaktieren, und sie kontaktieren nicht die anderen Abschnitte. Es ist ebenfalls möglich, dass der Restabschnitt des Lötzinnbereichs 40 einen Ring bildet, der die leitfähige Säule 38A (oder 38B) umgibt, wie durch eine gestrichelte Linie gezeigt. Die Strukturen des Lötzinnbereichs 40 sind willkürlich. Zum Beispiel können die Restabschnitte des Lötzinnbereichs 40 auf einigen leitfähigen Säulen 38A und 38B und nicht auf anderen von den leitfähigen Säulen 38A und 38B belassen werden.
  • 9 bis 12 zeigen das Ausbilden einer Vorderseiten-Verbindungsstruktur. Der entsprechende Schritt ist als Schritt 218 in dem in 26 dargestellten Prozessablauf gezeigt. 9 zeigt das Ausbilden einer ersten Schicht von Umverteilungsleitungen (RDLs) und der entsprechenden dielektrischen Schichten. Die dielektrische Schicht 60 wird auf einer Oberseite der Package-Komponenten 32A und 32B und des Kapselungsmaterials 46 ausgebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 60 aus einem Polymer, wie z.B. PBO, Polyimid oder dergleichen, ausgebildet. Das Ausbildungsverfahren umfasst ein Aufschichten der dielektrischen Schicht 60 in einer fließfähigen Form und anschließendes Härten der dielektrischen Schicht 60. Gemäß einigen alternativen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 60 aus einem anorganischen dielektrischen Material, wie z.B. Siliziumnitrid, Siliziumoxid oder dergleichen, ausgebildet. Das Ausbildungsverfahren kann eine chemische Gasphasenabscheidung (CVD), eine Atomlagenabscheidung (ALD), eine Plasma-unterstützte chemische Gasphasenabscheidung (PECVD) oder andere geeignete Abscheidungsverfahren umfassen. Öffnungen (belegt durch Merkmale 62) werden dann in der dielektrischen Schicht 60 ausgebildet, um die darunterliegenden leitfähigen Säulen 38A und 38B zum Beispiel mithilfe eines fotolithografischen Prozesses freizulegen. Gemäß einigen Ausführungsformen, in denen die dielektrische Schicht 60 aus einem lichtempfindlichen Material, wie z.B. PBO oder Polyimid, ausgebildet wird, umfasst das Ausbilden der Öffnungen eine Fotobelichtung unter Verwendung einer lithografischen Maske und einen Entwicklungsschritt.
  • Als Nächstes werden, wie in 9 ebenfalls dargestellt, Umverteilungsleitungen (RDLs) 62 ausgebildet. Die RDLs 62 umfassen Durchkontaktierungen, die sich in die dielektrische Schicht 60 erstrecken, um mit den leitfähigen Säulen 38A und 38B verbunden zu werden, und Metallleiterbahnen (Metallleitungen) über der dielektrischen Schicht 60. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die RDLs 62 in einem Plattierungsprozess ausgebildet, der ein Abscheiden einer Metallkeimschicht, ein Ausbilden und Strukturieren eines Fotolacks über der Metallkeimschicht, und Plattieren eines Metallmaterials, wie z.B. Kupfer und/oder Aluminium, über der Metallkeimschicht umfasst. Die Metallkeimschicht und das plattierte Metallmaterial können aus demselben Metall oder verschiedenen Metallen ausgebildet werden. Der plattierte Fotolack wird dann entfernt, worauf ein Ätzen der Abschnitte der Metallkeimschicht folgt, die zuvor mit dem strukturierten Fotolack abgedeckt waren.
  • Aufgrund des Plattierungsprozesses sind die Metallleitungsabschnitte der RDLs 62 möglicherweise nicht plan und die Metallleitungsabschnitte der RDLs 62 direkt über den Durchkontaktierungsabschnitten können Aussparungen (Vertiefungen) aufweisen, wie durch die schematisch gezeigten gestrichelten Linien 62A dargestellt. Außerdem besteht keine erkennbare Grenzfläche zwischen den Durchkontaktierungsabschnitten und den Metallleitungsabschnitten der RDLs 62. Obwohl nicht dargestellt, können die in 14 und 20 gezeigten, anschließend ausgebildeten RDLs 62, 66 und 70 eine ähnliche Vertiefung aufweisen, was anzeigt, dass die RDLs 62, 66 und 70 nach dem Verteilen des Kapselungsmaterials 46 und des Underfills 42 ausgebildet werden.
  • Eine dielektrische Schicht 64 wird über der dielektrischen Schicht 60 und den RDLs 62 ausgebildet. Die dielektrische Schicht 64 kann unter Verwendung eines Materials ausgebildet werden, das aus denselben in Frage kommenden Materialien wie beim Ausbilden der dielektrischen Schicht 60 ausgewählt wird, die PBO, Polyimid, BCB oder andere organische und anorganische Materialien umfassen können.
  • Öffnungen können dann in der dielektrischen Schicht 64 ausgebildet werden, um einige Abschnitte der RDLs 62 freizulegen. Unter Bezugnahme auf 10 werden RDLs 66 ausgebildet. Die RDLs 66 umfassen außerdem Durchkontaktierungsabschnitte, die sich in die Öffnungen in der dielektrischen Schicht 64 erstrecken, um die RDLs 62 zu kontaktieren, und Metallleitungsabschnitte über der dielektrischen Schicht 64. Das Ausbilden der RDLs 66 kann dem Ausbilden der RDLs 62 gleich sein, das ein Ausbilden einer Keimschicht, ein Ausbilden einer strukturierten Maske, ein Plattieren der RDLs 66 und anschließendes Entfernen der strukturierten Maske und unerwünschter Abschnitte der Keimschicht umfasst. Eine dielektrische Schicht 68 wird dann ausgebildet. Die dielektrische Schicht 68 kann aus einem Material ausgebildet werden, das aus derselben Gruppe von in Frage kommenden Materialien ausgewählt wird, wie beim Ausbilden der dielektrischen Schichten 60 und 64.
  • 11 zeigt das Ausbilden der RDLs 70. Die RDLs 70 können auch aus einem Metall oder einer Metalllegierung ausbildet werden, das/die Aluminium, Kupfer, Wolfram oder Legierungen davon umfasst. Es versteht sich, dass das Package eine beliebige Anzahl von RDL-Schichten aufweisen kann, wie z.B. eine Schicht, zwei Schichten oder mehr als drei Schichten, obwohl in den dargestellten Ausführungsbeispielen drei Schichten von RDLs (62, 66 und 70) ausgebildet werden.
  • 12 zeigt das Ausbilden der dielektrischen Schicht 72, der UBMs (lötfähigen Metallisierungen) 74 und elektrischer Verbinder 76 gemäß einigen Ausführungsbeispielen. Die dielektrische Schicht 72 kann aus einem Material ausgebildet werden, das aus derselben Gruppe von in Frage kommenden Materialien ausgewählt wird, wie beim Ausbilden der dielektrischen Schichten 60, 64 und 68. Zum Beispiel kann die dielektrische Schicht 72 unter Verwendung von PBO, Polyimid oder BCB ausgebildet werden. Öffnungen werden in der dielektrischen Schicht 72 ausgebildet, um die darunterliegenden Metallpads freizulegen, die in den dargestellten Ausführungsbeispielen Teile der RDLs 70 darstellen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden UBMs 74 ausgebildet, so dass sie sich in die Öffnungen in der dielektrischen Schicht 72 erstrecken. Die UMBs 74 können aus Nickel, Kupfer, Titan oder Mehrfachschichten davon ausgebildet werden. Gemäß einigen Ausführungsformbeispielen umfassen die UBMs 74 eine Titanschicht und eine Kupferschicht über der Titanschicht.
  • Elektrische Verbinder 76 werden dann ausgebildet. Das Ausbilden der elektrischen Verbinder 76 kann ein Plattieren einer Nicht-Lötzinn-Metallsäule (wie z.B. Kupfer) auf den freigelegten Abschnitten der UBMs 74, Plattieren einer Lötzinnschicht und anschließendes Wiederaufschmelzen der Lötzinnschicht 76 umfassen. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfasst das Ausbilden der elektrischen Verbinder 76 ein Durchführen eines Plattierungsschritts, um Lötzinnschichten direkt auf den UBMs 74 auszubilden, und anschließendes Aufschmelzen der Lötzinnschichten.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird der Verbundwafer 54 vom Träger 50 debondet (12), wobei der resultierende Wafer 54 in 13 dargestellt ist. Der Verbundwafer 54 kann an einem Dicing-Band angebracht werden. Der Verbundwafer 54 umfasst mehrere Packages 54', die miteinander identisch sind, wobei jedes der Packages 54' Package-Komponenten 32A und 32B umfasst. Der Verbundwafer 54 wird dann in mehrere diskrete Packages 54' mithilfe einer Die-Säge vereinzelt. Der entsprechende Schritt ist als Schritt 220 in dem in 26 dargestellten Prozessablauf gezeigt.
  • 14 stellt das Bonden eines Package 54' an die Package-Komponente 80 und somit das Ausbilden eines Package 84 dar. Der entsprechende Schritt ist als Schritt 222 in dem in 26 dargestellten Prozessablauf gezeigt. Das Bonden wird über die elektrischen Verbinder 76 und die Lötzinnbereiche 78 durchgeführt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die Package-Komponente 80 ein Package-Substrat, das ein kernloses Substrat oder ein Substrat, das einen Kern aufweist, sein kann. Gemäß anderen Ausführungsformen der vorliegenden Offenbarung umfasst die Package-Komponente 80 eine gedruckte Leiterplatte oder ein Package.
  • 25 zeigt eine vergrößerte Ansicht des Bereichs 86 im Package 84, wie in 14 dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Kapselungsmaterial 46 ein Basismaterial 46A und Füllpartikeln in dem Basismaterial 46A. Außerdem kann der Underfill 42 ein Basismaterial 42A und Füllpartikeln 42B im Basismaterial 42A umfassen. Die Füllpartikeln 42B und 46B können sphärische Formen aufweisen und können aus dielektrischen Materialien, wie z.B. Silica, ausgebildet werden. Da die Abschnitte des Underfills 42, die den Package-Komponenten 32A und 32B (welche die leitfähigen Säulen 38A und 38B umfassen) zugewandt sind, nicht mithilfe eines CMP oder eines mechanischen Schleifens planarisiert werden, weisen die sphärischen Partikeln 42B, die in Kontakt mit der dargestellten oberen Fläche und vertikalen Rändern der Package-Komponenten 32A und 32B stehen, sphärische Flächen auf. Als ein Vergleich wurden die Abschnitte des Kapselungsmaterials 46 und des Underfills 42, die mit der dielektrischen Schicht 60 in Kontakt stehen, in dem in 8 dargestellten Schritt planarisiert. Dementsprechend werden die sphärischen Partikeln 42B und 46B, die mit der dielektrischen Schicht 60 in Kontakt stehen, während der Planarisierung teilweise geschnitten, und daher weisen sie im Wesentlichen plane obere Flächen (und keine abgerundeten oberen Flächen) auf, die mit der dielektrischen Schicht 60 in Kontakt stehen. Innere sphärische Partikeln 42B und 46B, die keiner Planarisierung unterzogen werden, weisen dagegen weiterhin die ursprünglichen Formen mit nicht planen (wie z.B. sphärischen) Flächen auf. In der gesamten Beschreibung werden die Partikeln 42B und 46B, die in der Planarisierung geschliffen wurden, als Teilpartikeln bezeichnet. Außerdem wurden die Abschnitte des Kapselungsmaterials 46 an der Unterseite des Package 84 in dem in 6 dargestellten Schritt planarisiert. Dementsprechend werden die sphärischen Partikeln 46B an der unteren Fläche des Packages 84 während der Planarisierung teilweise geschnitten, und daher weisen sie im Wesentlichen plane untere Flächen (und keine abgerundeten unteren Flächen) auf.
  • Wie ebenfalls in 14 dargestellt, werden die oberen Abschnitte des Underfills 42 zunehmend breiter als die jeweiligen darunterliegenden Abschnitte des Underfills 42. Gemäß einigen Ausführungsformen kann, wie durch gestrichelte Linien 42' dargestellt, die Planarisierung veranlassen, dass der Abschnitt des Underfills 42, der zu der Package-Komponente 32A benachbart ist, von dem Abschnitt des Underfills 42, der benachbart zur Package-Komponente 32B ist, getrennt wird. Außerdem zeigen die gestrichelten Linien 42' auch, wie der Underfill 42 aussieht, wenn eine Querschnittsansicht des Underfills 42 von der Ebene, die die Linie B-B in 14 enthält, erlangt wird.
  • 15 bis 22 zeigen Querschnittsansichten von Zwischenstufen im Ausbilden eines InFO-Package gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die in 15 bis 22 gezeigten Schritte sind ebenfalls schematisch in dem in 27 gezeigten Prozessablauf 300 dargestellt. Diese Ausführungsformen sind den in 1 bis 14 dargestellten Ausführungsformen ähnlich, mit der Ausnahme, dass leitfähige Säulen von Package-Komponenten in einen Film eingeführt und nicht an Metallpads gebondet werden. Wenn nicht anders angegeben, sind die Materialien und die Verfahren zum Ausbilden der Komponenten in diesen Ausführungsformen im Wesentlichen mit den gleichen Komponenten identisch, die mit gleichen Bezugszeichen in den in 1 bis 14 dargestellten Ausführungsformen gekennzeichnet sind. Die Einzelheiten hinsichtlich des Ausbildungsprozesses und der Materialien der Komponenten, die in 15 bis 22 dargestellt sind, können somit in der Besprechung der in 1 bis 14 dargestellten Ausführungsformen gefunden werden.
  • Unter Bezugnahme auf 15 wird ein Schablonenfilm 23 über dem Träger 20 ausgebildet oder angehaftet. Der entsprechende Schritt ist als Schritt 302 in dem in 27 dargestellten Prozessablauf gezeigt. Der Schablonenfilm 23 kann ein vorgeformter Film sein, der über dem Träger 20 angehaftet wird, oder er kann über dem Träger 20 aufgeschichtet werden. Der Schablonenfilm 23 kann aus einem homogenen Material frei von leitfähigen Merkmalen, Metallmerkmalen usw. darin ausgebildet werden. Der Schablonenfilm 23 kann aus einem Haftfilm ausgebildet werden, der ein Die-Befestigungsfilm sein kann, welcher zum Anbringen von Vorrichtungs-Dies an anderen Flächen verwendet wird. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die LTHC-Schicht 22 auf dem Träger 20 aufgeschichtet und der Schablonenfilm 23 wird über der LTHC-Schicht 22 ausgebildet und kann mit ihr in Kontakt stehen. Gemäß einigen alternativen Ausführungsformen der vorliegenden Offenbarung wird die LTHC-Schicht 22 nicht ausgebildet und der Schablonenfilm 23 steht mit dem Träger 20 in Kontakt.
  • Unter Bezugnahme auf 16 werden Package-Komponenten 32A und 32B auf dem Schablonenfilm 23 bestückt. Der entsprechende Schritt ist als Schritt 304 in dem in 27 dargestellten Prozessablauf gezeigt. Die leitfähigen Säulen 38A und 38B stehen zumindest mit dem Schablonenfilm7 23 in Kontakt. Eine leichte Kraft kann auf die Package-Komponenten 32A und 32B ausgeübt werden, so dass sich die leitfähigen Säulen 38A und 38B in den Schablonenfilm 23 erstrecken, so dass die Abschnitte der Package-Komponenten 32A und 32B auf dem Schablonenfilm 23 festgemacht werden. Zum Beispiel können sich die leitfähigen Säulen 38A und 38B von ungefähr 20 Prozent bis ungefähr 80 Prozent der Dicke des Schablonenfilms 23 erstrecken. Wie in 16 dargestellt, kann die Länge der leitfähigen Säulen 38A von der Länge der leitfähigen Säulen 38B verschieden sein. Durch derartiges Anordnen der Package-Komponenten 32A und 32B, so dass sie nach unten weisen, werden die unteren Flächen der leitfähigen Säulen 38A und 38B auf im Wesentlichen eine selbe horizontal Ebene ausgerichtet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung findet der in 16 gezeigte Prozessschritt auf der Waferebene statt. Dementsprechend gibt es mehrere Vorrichtungsgruppen, die mit der Vorrichtungsgruppe identisch sind, die die auf dem Schablonenfilm 23 angeordneten Package-Komponenten 32A und 32B umfasst. Wie in 16 dargestellt, können sich die oberen Flächen der Package-Komponenten 32A und 32B auf derselben Ebene befinden oder nicht.
  • Unter Bezugnahme auf 17 wird der Underfill 42 zum Beispiel von einer Seite der Vorrichtungsgruppe verteilt. Der entsprechende Schritt ist als Schritt 306 in dem in 27 dargestellten Prozessablauf gezeigt. Der Underfill 42 fließt in die Spalte zwischen dem Schablonenfilm 23, der Package-Komponente 32A und der Package-Komponente 32B. Das Material und die Zusammensetzung des Underfills 42 können gleich sein, wie für die in 1 bis 14 dargestellten Ausführungsformen besprochen, und können das Basismaterial 42A und Füllpartikeln 42B umfassen, wie in 25 dargestellt.
  • Als Nächstes werden die Package-Komponenten 32A und 32B im Kapselungsmaterial 46 gekapselt, wie in 18 gezeigt. Der entsprechende Schritt ist als Schritt 308 in dem in 27 dargestellten Prozessablauf gezeigt. Das Kapselungsmaterial 46 kann ein Basismaterial, das ein Polymer, ein Harz, ein Epoxid oder dergleichen sein kann, und Füllpartikeln in dem Basismaterial umfassen, die jeweils als 46A bzw. 46B in 25 dargestellt sind.
  • In einem anschließenden Schritt wird, wie in 19 dargestellt, ein Planarisierungsschritt, wie z.B. ein CMP oder ein mechanischer Schleifschritt, durchgeführt, um das Kapselungsmaterial zu dünnen, bis eine oder beide Package-Komponenten 32A und 32B freigelegt werden. Der entsprechende Schritt ist als Schritt 310 in dem in 27 dargestellten Prozessablauf gezeigt. Gemäß alternativen Ausführungsformen ist, nachdem die Planarisierung abgeschlossen wurde, eine der Package-Komponenten 32A und 32B nicht freigelegt, und ist mit einer verbleibenden Schicht des Kapselungsmaterials direkt über ihr abgedeckt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die Substrate 34A und 34B, die Siliziumsubstrate sein können, freigelegt. Aufgrund des Planarisierungsprozesses befinden sich die oberen Flächen der Package-Komponenten 32A und 32B im Wesentlichen auf gleicher Höhe (komplanar) mit den oberen Flächen des Kapselungsmaterials 46. Der Verbundwafer 54 wird auf diese Weise ausgebildet.
  • 20 zeigt ein einen Trägerwechsel Der entsprechende Schritt ist als Schritt 312 in dem in 27 dargestellten Prozessablauf gezeigt. Während des Trägerwechsels wird der Träger 50 an den dargestellten Flächen des Verbundwafers 54 zum Beispiel mithilfe des Lösefilms 52 angebracht. Der Träger 50 wird im Verhältnis zum Träger 20 (19) auf einer entgegengesetzten Seite des Verbundwafers 54 angebracht. Als Nächstes werden die Package-Komponenten 32A und 32B und das Kapselungsmaterial 46 von dem Träger 20 (19) debondet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Debonden ein Zersetzen der LTHC-Schicht 22, was ein Projizieren einer wärmetragenden Strahlung, wie z.B. eines Laserstrahls, auf die LTHC-Schicht 22 über den Träger 20 umfasst. Wenn sich der Schablonenfilm 23 direkt auf dem Träger 50 befindet, kann der Schablonenfilm 23 aus einem thermischen Lösefilm ausgebildet werden, der sich bei einer erhöhten Temperatur dehnt, und daher vom Träger 20 gelöst wird. Folglich wird der Verbundwafer 54 vom Träger 20 debondet (abgenommen). Die resultierende Struktur ist in 20 dargestellt.
  • Der Schablonenfilm 23 kann einige Restabschnitte aufweisen, die an den leitfähigen Säulen 38A und 38B angebracht sind. Als Nächstes wird ein Planarisierungsschritt, wie z.B. CMP oder mechanisches Schleifen, durchgeführt, um die Restabschnitte des Schablonenfilms 23 zu entfernen und die Flächen der leitfähigen Säulen 38A und 38B zu planarisieren. Der entsprechende Schritt ist als Schritt 314 in dem in 27 dargestellten Prozessablauf gezeigt. Die oberen Flächen der Säulen 38A und 38B sind daher mit den oberen Flächen des Kapselungsmaterials 46 und des Underfills 42 komplanar.
  • Die anschließenden Schritte sind im Wesentlichen gleich, wie in 9 bis 13 dargestellt, in denen die Vorderseiten-Verbindungsstruktur ausgebildet wird, und die resultierende Struktur ist in 22 dargestellt. Der entsprechende Schritt ist als Schritt 316 in dem in 27 dargestellten Prozessablauf gezeigt. Der Verbundwafer 54 ist, wie in 22 dargestellt, dem in 13 dargestellten Verbundwafer 54 ähnlich, mit der Ausnahme, dass kein Lötzinnrückstand auf den Seitenwänden der leitfähigen Säulen 38A und 38B vorhanden ist, da kein Lötzinnbereich an die leitfähigen Säulen 38A und 38B gebondet wurde. In den anschließenden Schritten wird der Verbundwafer 54 in mehrere identische Packages 54' vereinzelt, wobei eines in 14 dargestellt ist. Der entsprechende Schritt ist als Schritt 318 in dem in 27 dargestellten Prozessablauf gezeigt. Außerdem kann das Package 54' an die Package-Komponente 80 gebondet werden und das resultierende Package 84 ist ebenfalls in 14 dargestellt. Der entsprechende Schritt ist als Schritt 320 in dem in 27 dargestellten Prozessablauf gezeigt.
  • In den vorstehend dargestellten Ausführungsbeispielen werden einige Beispielprozesse und Merkmale gemäß einigen Ausführungsformen der vorliegenden Offenbarung besprochen. Andere Merkmale und Prozesse können ebenfalls aufgenommen werden. Zum Beispiel können Teststrukturen aufgenommen werden, um den Verifizierungstest der dreidimensionalen (3D-) Häusung oder der 3DIC-Vorrichtungen zu unterstützen. Die Teststrukturen können zum Beispiel Testpads umfassen, die in einer Umverteilungsschicht oder auf einem Substrat ausgebildet sind, was das Testen der 3D-Häusung oder 3DIC, die Verwendung von Nadeln und/oder Probecards und dergleichen ermöglicht. Das Verifizierungstesten kann an Zwischenstrukturen sowie der fertigen Struktur durchgeführt werden. Außerdem können die hier offenbarten Strukturen und Verfahren in Verbindung mit Testmethodologien verwendet werden, die eine Zwischenverifikation von erwiesenermaßen fehlerfreien Chips (Known Good Dies) aufnehmen, um die Ausbeute zu erhöhen und Kosten zu senken.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Bei einer herkömmlichen InFO-Package-Ausbildung werden die Rückflächen von Package-Komponenten (wie z.B. Vorrichtungs-Dies) an einem Lösefilm mithilfe von Die-Befestigungsfilmen angebracht und die leitfähigen Säulen in den Vorrichtungs-Dies weisen nach oben. Die Package-Komponenten werden dann gekapselt und RDLs werden derart ausgebildet, dass sie mit den leitfähigen Säulen verbunden werden. Es wurde festgestellt, dass Prozessschwankungen vorhanden sind, die verursachen, dass die Dicke von Package-Komponenten variiert, obwohl die Package-Komponenten bewusst derart hergestellt werden, dass sie dieselbe Dicke aufweisen. Zum Beispiel kann die Dicke eines HBM-Würfels eine Abweichung von ±25 µm aufweisen. Die Abweichung verursacht die Schwierigkeit beim Ausbilden der RDLs. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die leitfähigen Säulen der Package-Komponenten entweder durch Lötzinnbonden an die Metallpads oder durch Anbringen an einem Schablonenfilm auf eine selbe Ebene ausgerichtet. Der Unterschied der Längen von leitfähigen Säulen und der Unterschied der Dicken der Package-Komponenten werden auf diese Weise ausgeglichen. Das Prozessfenster wird somit erhöht.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren: Anordnen einer ersten Package-Komponente und einer zweiten Package-Komponente über einem Träger, wobei erste leitfähige Säulen der ersten Package-Komponente und zweite leitfähige Säulen der zweiten Package-Komponente dem Träger zugewandt sind; Kapseln der ersten Package-Komponente und der zweiten Package-Komponente in dem Kapselungsmaterial; Debonden der ersten Package-Komponente und der zweiten Package-Komponente von dem Träger; Planarisieren der ersten leitfähigen Säulen, der zweiten leitfähigen Säulen und des Kapselungsmaterials; und Ausbilden von Umverteilungsleitungen, um die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen elektrisch zu koppeln. In einer Ausführungsform werden beim Durchführen des Kapselns Flächen der ersten leitfähigen Säulen und der zweiten leitfähigen Säulen auf eine im Wesentlichen gleiche Ebene ausgerichtet. In einer Ausführungsform umfasst das Verfahren ferner ein Verteilen eines Underfills zwischen dem Träger und der ersten Package-Komponente und zwischen dem Träger und der zweiten Package-Komponente, wobei bei der Planarisierung der Underfill auch planarisiert wird. In einer Ausführungsform umfasst das Verfahren ferner ein Ausbilden mehrerer Metallpads über dem Träger; Bonden der ersten leitfähigen Säulen und der zweiten leitfähigen Säulen an die mehreren Metallpads; und Entfernen der mehreren Metallpads von den ersten leitfähigen Säulen und der zweiten leitfähigen Säulen. In einer Ausführungsform umfasst das Entfernen ein Durchführen eines chemisch-mechanischen Polierens oder eines mechanischen Schleifens an den mehreren Metallpads. In einer Ausführungsform umfasst das Verfahren ferner ein Ausbilden eines Schablonenfilms über dem Träger, wobei die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen in den Schablonenfilm eingeführt werden; und Entfernen des Schablonenfilms. In einer Ausführungsform umfasst das Entfernen des Schablonenfilms ein Durchführen eines chemisch-mechanischen Polierens oder eines mechanischen Schleifens an dem Schablonenfilm.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren: Ausbilden mehrerer Metallpads über einem Träger; Bonden erster leitfähiger Säulen einer ersten Package-Komponente und zweiter leitfähiger Säulen einer zweiten Package-Komponente an die mehreren Metallpads; Verteilen eines Underfills, der unter der ersten Package-Komponente und der zweiten Package-Komponente liegt; Kapseln der ersten Package-Komponente und der zweiten Package-Komponente in einem Kapselungsmaterial, um einen Verbundwafer auszubilden; Debonden des Verbundwafers von dem Träger; und Durchführen einer ersten Planarisierung an der ersten Package-Komponente und der zweiten Package-Komponente, dem Underfill und dem Kapselungsmaterial, um die mehreren Metallpads zu entfernen. In einer Ausführungsform werden die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen an die mehreren Metallpads über Lötzinnbereiche gebondet. In einer Ausführungsform werden nach der ersten Planarisierung Lötzinnbereiche entfernt, um Flächen der ersten leitfähigen Säulen und der zweiten leitfähigen Säulen freizulegen. In einer Ausführungsform bleibt nach der ersten Planarisierung ein Restabschnitt der Lötzinnbereiche auf einer Seitenwand einer von den ersten leitfähigen Säulen und den zweiten leitfähigen Säulen zurück. In einer Ausführungsform umfasst das Verfahren ferner, nach dem Debonden, ein Durchführen einer zweiten Planarisierung an dem Kapselungsmaterial, um mindestens eine von der ersten Package-Komponente und der zweiten Package-Komponente freizulegen. In einer Ausführungsform umfasst das Verfahren ferner, wenn die mehreren Metallpads ausgebildet werden, ein Ausbilden mehrerer Führungsstreifen, wobei die mehreren Führungsstreifen einen Underfill derart leiten, dass er von der ersten Package-Komponente zu der zweiten Package-Komponente fließt. In einer Ausführungsform umfasst das Verfahren ferner ein Entfernen der mehreren Führungsstreifen in der ersten Planarisierung.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Package eine erste Package-Komponente und eine zweite Package-Komponente; ein Kapselungsmaterial, das die erste Package-Komponente und die zweite Package-Komponente darin kapselt; eine dielektrische Schicht über dem Kapselungsmaterial und in Kontakt mit ihm; einen Underfill, umfassend: einen ersten Abschnitt zwischen der ersten Package-Komponente und der dielektrischen Schicht, wobei sich erste leitfähigen Säulen der ersten Package-Komponente in dem Underfill befinden, ein oberer Abschnitt des Underfills breiter ist als untere Abschnitte des Underfills; und einen zweiten Abschnitt zwischen der zweiten Package-Komponente und der dielektrischen Schicht, wobei sich zweite leitfähige Säulen der zweiten Package-Komponente in dem Underfill befinden; und Umverteilungsleitungen, die sich in die dielektrische Schicht erstrecken, um die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen zu kontaktieren. In einer Ausführungsform weisen die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen verschiedene Längen auf. In einer Ausführungsform umfasst der Underfill: erste sphärische Partikeln, und ersten Teilpartikeln, die die dielektrische Schicht kontaktieren. In einer Ausführungsform umfasst das Kapselungsmaterial: zweite sphärische Partikeln und zweite Teilpartikeln, die die dielektrische Schicht kontaktieren. In einer Ausführungsform umfasst die erste Package-Komponente einen Vorrichtungs-Die. In einer Ausführungsform erstreckt sich der Underfill seitlich über Ränder der ersten Package-Komponente hinaus.
  • Das Vorstehende skizziert Merkmale mehrerer Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann sollte ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/565446 [0001]

Claims (20)

  1. Verfahren, umfassend: Anordnen einer ersten Package-Komponente und einer zweiten Package-Komponente über einem Träger, wobei erste leitfähige Säulen der ersten Package-Komponente und zweite leitfähige Säulen der zweiten Package-Komponente dem Träger zugewandt sind, Kapseln der ersten Package-Komponente und der zweiten Package-Komponente in einem Kapselungsmaterial, Debonden der ersten Package-Komponente und der zweiten Package-Komponente von dem Träger, Planarisieren der ersten leitfähigen Säulen, der zweiten leitfähigen Säulen und des Kapselungsmaterials, und Ausbilden von Umverteilungsleitungen, um die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen elektrisch zu koppeln.
  2. Verfahren nach Anspruch 1 oder 2, wobei, wenn das Kapseln durchgeführt wird, Flächen der ersten leitfähigen Säulen und der zweiten leitfähigen Säulen auf eine im Wesentlichen gleiche Ebene ausgerichtet werden.
  3. Verfahren nach Anspruch 1, das ferner ein Verteilen eines Underfills zwischen dem Träger und der ersten Package-Komponente und zwischen dem Träger und der zweiten Package-Komponente umfasst, wobei bei der Planarisierung der Underfill auch planarisiert wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Ausbilden mehrerer Metallpads über dem Träger, Bonden der ersten leitfähigen Säulen und der zweiten leitfähigen Säulen an die mehreren Metallpads, und Entfernen der mehreren Metallpads von den ersten leitfähigen Säulen und den zweiten leitfähigen Säulen.
  5. Verfahren nach Anspruch 4, wobei das Entfernen ein Durchführen eines chemisch-mechanischen Polierens oder eines mechanischen Schleifens an den mehreren Metallpads umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Ausbilden eines Schablonenfilms über dem Träger, wobei die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen in den Schablonenfilm eingeführt werden, und Entfernen des Schablonenfilms.
  7. Verfahren nach Anspruch 6, wobei das Entfernen des Schablonenfilms ein Durchführen eines chemisch-mechanischen Polierens oder eines mechanischen Schleifens an dem Schablonenfilm umfasst.
  8. Verfahren, umfassend: Ausbilden mehrerer Metallpads über einem Träger, Bonden erster leitfähiger Säulen einer ersten Package-Komponente und zweiter leitfähiger Säulen einer zweiten Package-Komponente an die mehreren Metallpads, Verteilen eines Underfills, der unter der ersten Package-Komponente und der zweiten Package-Komponente liegt, Kapseln der ersten Package-Komponente und der zweiten Package-Komponente in einem Kapselungsmaterial, um einen Verbundwafer auszubilden, Debonden des Verbundwafers von dem Träger, und Durchführen einer ersten Planarisierung an der ersten Package-Komponente und der zweiten Package-Komponente, dem Underfill und dem Kapselungsmaterial, um die mehreren Metallpads zu entfernen.
  9. Verfahren nach Anspruch 8, wobei die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen an die mehreren Metallpads über Lötzinnbereiche gebondet werden.
  10. Verfahren nach Anspruch 9, wobei nach der ersten Planarisierung Lötzinnbereiche entfernt werden, um Flächen der ersten leitfähigen Säulen und der zweiten leitfähigen Säulen freizulegen.
  11. Verfahren nach Anspruch 9 oder 10, wobei nach der ersten Planarisierung ein Restabschnitt der Lötzinnbereiche auf einer Seitenwand einer von den ersten leitfähigen Säulen und den zweiten leitfähigen Säulen belassen wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 11, ferner umfassend: vor dem Debonden, Durchführen einer zweiten Planarisierung an dem Kapselungsmaterial, um mindestens eine von der ersten Package-Komponente und der zweiten Package-Komponente freizulegen.
  13. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 12, ferner umfassend: wenn die mehreren Metallpads ausgebildet werden, Ausbilden mehrerer Führungsstreifen, wobei die mehreren Führungsstreifen den Underfill derart führen, dass er von der ersten Package-Komponente zu der zweiten Package-Komponente fließt.
  14. Verfahren nach Anspruch 13, das ferner ein Entfernen der mehreren Führungsstreifen in der ersten Planarisierung umfasst.
  15. Package, umfassend: eine erste Package-Komponente und eine zweite Package-Komponente, ein Kapselungsmaterial, das die erste Package-Komponente und die zweite Package-Komponente darin kapselt, eine dielektrische Schicht über dem Kapselungsmaterial und in Kontakt mit ihm, einen Underfill, umfassend: einen ersten Abschnitt zwischen der ersten Package-Komponente und der dielektrischen Schicht, wobei sich erste leitfähige Säulen der ersten Package-Komponente in dem Underfill befinden, und ein oberer Abschnitt des Underfills breiter ist als untere Abschnitte des Underfills, und einen zweiten Abschnitt zwischen der zweiten Package-Komponente und der dielektrischen Schicht, wobei sich zweite leitfähige Säulen der zweiten Package-Komponente in dem Underfill befinden, und Umverteilungsleitungen, die sich in die dielektrische Schicht erstrecken, um die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen zu kontaktieren.
  16. Package nach Anspruch 15, wobei die ersten leitfähigen Säulen und die zweiten leitfähigen Säulen verschiedene Längen aufweisen.
  17. Package nach Anspruch 15 oder 16, wobei der Underfill umfasst: erste sphärische Partikeln, und erste Teilpartikeln, die die dielektrische Schicht kontaktieren.
  18. Package nach einem der vorhergehenden Ansprüche 15 bis 17, wobei das Kapselungsmaterial umfasst: zweite sphärische Partikeln, und zweite Teilpartikeln, die die dielektrische Schicht kontaktieren.
  19. Package nach einem der vorhergehenden Ansprüche 15 bis 18, wobei die erste Package-Komponente einen Vorrichtungs-Die umfasst.
  20. Package nach einem der vorhergehenden Ansprüche 15 bis 19, wobei sich der Underfill seitlich über Ränder der ersten Package-Komponente hinaus erstreckt.
DE102018111574.1A 2017-09-29 2018-05-15 Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes Pending DE102018111574A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565446P 2017-09-29 2017-09-29
US62/565,446 2017-09-29
US15/966,468 US11217555B2 (en) 2017-09-29 2018-04-30 Aligning bumps in fan-out packaging process
US15/966,468 2018-04-30

Publications (1)

Publication Number Publication Date
DE102018111574A1 true DE102018111574A1 (de) 2019-04-04

Family

ID=65728097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018111574.1A Pending DE102018111574A1 (de) 2017-09-29 2018-05-15 Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes

Country Status (2)

Country Link
US (2) US11217555B2 (de)
DE (1) DE102018111574A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397902B1 (ko) * 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
US11282717B2 (en) * 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap
CN108962772B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
TWI697078B (zh) * 2018-08-03 2020-06-21 欣興電子股份有限公司 封裝基板結構與其接合方法
US10923438B2 (en) 2019-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US11011444B2 (en) * 2019-08-14 2021-05-18 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
US11088125B2 (en) 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. IPD modules with flexible connection scheme in packaging
US11107771B2 (en) 2019-12-26 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Segregated power and ground design for yield improvement
US11373989B1 (en) * 2020-08-28 2022-06-28 Xilinx, Inc. Package integration for laterally mounted IC dies with dissimilar solder interconnects
US11705420B2 (en) * 2020-10-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-bump connection to interconnect structure and manufacturing method thereof
US11955396B2 (en) * 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US11688657B2 (en) * 2021-02-10 2023-06-27 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593168B1 (en) * 2000-02-03 2003-07-15 Advanced Micro Devices, Inc. Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
US6734567B2 (en) * 2002-08-23 2004-05-11 Texas Instruments Incorporated Flip-chip device strengthened by substrate metal ring
US7829380B2 (en) * 2006-10-31 2010-11-09 Qimonda Ag Solder pillar bumping and a method of making the same
KR101111586B1 (ko) * 2007-10-17 2012-03-13 파나소닉 주식회사 실장 구조체
US8159067B2 (en) * 2008-08-13 2012-04-17 International Business Machines Corporation Underfill flow guide structures
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US10192796B2 (en) * 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
US8933551B2 (en) 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
US9230936B2 (en) * 2014-03-04 2016-01-05 Qualcomm Incorporated Integrated device comprising high density interconnects and redistribution layers
US9520352B2 (en) 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
KR102341732B1 (ko) 2015-01-30 2021-12-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9595482B2 (en) * 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
WO2017099788A1 (en) * 2015-12-11 2017-06-15 Intel Corporation Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
US9721923B1 (en) * 2016-04-14 2017-08-01 Micron Technology, Inc. Semiconductor package with multiple coplanar interposers
US10504827B2 (en) 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20190103375A1 (en) 2019-04-04
US11217555B2 (en) 2022-01-04
US20220130794A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102019116734A1 (de) Fan-out-package mit einem steuerbaren standoff-abstand
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102015110635A1 (de) Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren
DE102018130035B4 (de) Package und verfahren
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102015105855A1 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102018110840A1 (de) Prozesse zum verringern von leckstrom und zum verbessern der adhäsion
DE102018106672A1 (de) LTHC als Ladungssperre beim Info-Package-Ausbilden
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102018126129A1 (de) Verfahren zum Bilden von Umverteilungsleitungen, und darauf gebildeter Aufbau
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102018108932B4 (de) Package mit Info-Struktur und Verfahren zu dessen Ausbildung
DE102019114968B3 (de) Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication