DE3544539C2 - Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung - Google Patents

Description

Die Erfindung bezieht sich allgemein auf Halbleiter­ anordnungen mit Metallisierungsmustern verschiedener Schichtdicke auf den einzelnen Teilen der Anordnungsober­ fläche, insbesondere auf integrierte Halbleiterschal­ tungen mit einem dünnen Metallisierungsmuster über einem komplexen Teil der Schaltung sowie einem dickeren Metallmuster über einem verhältnismäßig einfachen Teil der Schaltung, sowie auf Herstellungsverfahren dazu.

Bisher wurden Halbleiterbauelemente und integrierte Schaltungen im allgemeinen mit einem Metallisierungs­ muster einer einzigen gleichmäßigen Stärke zur elek­ trischen Verbindung aller Komponenten auf dem Substrat versehen. Bei vielen integrierten Schaltungen sind jedoch Steuerschaltungen und Leistungsschaltungen auf dem gleichen Substrat kombiniert. Da sich die Ausmaße der Komponenten verkleinert haben und die stromführen­ den Anforderungen der Leistungselemente sich mit dem Stand der Technik vergrößert haben, ist es notwendig geworden, zumindest zwei Metallisierungsstärken in solchen Schal­ tungen vorzusehen. Über dem komplexeren Teil der Schal­ tung ist eine verhältnismäßig dünne Metallschicht ange­ ordnet, insbesondere für die Steuerschaltungen. Diese verhältnismäßig dünnen Metallisierungsmuster ermögli­ chen die Herstellung feiner Leitungen, mit denen in dem Teil niedriger Leistung der integrierten Schaltung eine hohe Leistungsdichte erzielt werden kann. Über den Leistungsausgabeeinheiten bzw. dem Teil der integrier­ ten Schaltung mit hohem Strom ist ein wesentlich dicke­ res Metallnetzwerk angeordnet. An dieser Stelle ist es weniger erforderlich, sehr feine Leitungszüge vorzuse­ hen; es ist jedoch erforderlich, zur Minimierung der internen Spannungsabfälle dickere Leitungszüge vor­ zusehen, um die sonst auftretenden Leistungsverluste und eine Störung der Stromverteilung innerhalb der Leistungseinheiten zu vermeiden.

In der Vergangenheit wurden solche Metallisierungen mit zwei verschiedenen Stärken durch eine Folge von Aufbrin­ gungs- und Mustergebungsschritten durchgeführt. Zuerst wurde eine dünne Metallschicht aufgebracht, und es er­ folgte eine entsprechende Formgebung, um Verbindungs­ wege über der gesamten Schaltung herzustellen. Dann wurde eine Isolierschicht, typischerweise eine aufge­ dampfte, chemische Oxidschicht, über der ersten Metall­ schicht aufgebracht und entsprechend geformt, um die­ jenige Teile der ersten Metallschicht freizulegen, die mit der dickeren Schicht in Verbindung stehen müssen. Dann wurde die dickere Metallschicht aufgebracht und geformt, damit diese nur in den gewünschten Regionen erhalten bleibt. Auf diese Weise war also eine Gesamt­ anzahl von drei Aufbringungsschritten und drei Formungs­ schritten erforderlich, um ein Metallmuster mit zwei verschiedenen Stärken zu erreichen. Dies bedeutete einen hohen Aufwand und führte zusätzlich zu anderen Problemen, wie z. B. der mechanischen Festigkeit der dickeren Metallteile über der aufgebrachten Oxid­ schicht.

Es hat deshalb ein Bedürfnis nach einem besseren Aufbau und einem besseren Verfahren bestanden, mit dem zu­ mindest zwei verschiedene Metallschichtstärken in zwei oder mehr verschiedenen Teilen der Halbleiteranordnung oder integrierten Schaltung hergestellt werden können, ohne daß hierbei die verhältnismäßig hohen Kosten oder die nachteiligen Eigenschaften der bekannten Systeme anfallen.

Aus der DE-OS 34 14 781 ist es bereits bekannt, eine Halbleiterein­ richtung in Form einer Vielschicht-Verbindungsstruktur aufzubauen. Die die einzelnen Elemente der Halbleitereinrichtung verbindenden Metallschichten bestehen aus Aluminium oder Aluminiumlegierungen, die durch eine Isolierschicht voneinander getrennt sind. Um eine bessere Haftung der Aluminium enthaltenden Metallschicht auf der Isolierschicht zu bewirken, ist eine Titanschicht zwischengefügt.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung mit Metallisierungsmustern von mindestens zwei verschiedenen Schichtdicken auf demselben Halbleitersubstrat bei verhältnismäßig niedri­ gen Kosten und ohne das Auftreten der bisher bekannten Nachteile herzustellen. Insbesondere sollen Metallisierungs­ muster mit mindestens zwei verschiedenen Schicht­ stärken auf demselben Haltleiterchip hergestellt werden, ohne daß das Aufbringen einer Isolierschicht erfor­ derlich ist; und schließlich soll ein entsprechendes Verfahren zur Herstellung solcher Metallisierungsmuster angegeben werden.

Das erfindungsgemäße Verfahren soll eine möglichst geringe Anzahl von Verfahrensschritten aufweisen, und hierbei soll insbesondere die Anzahl der Metallaufbrin­ gungsschritte zur Herstellung von mindestens zwei ver­ schiedenen Schichtstärken reduziert werden. Das Ziel hierbei ist, einen Aufbau und ein Verfahren zum Aufbrin­ gen von Metallschichtmustern anzugeben, das mit einem einzigen Metallaufbringungsschritt auskommt.

Diese Aufgabe wird bei einer Halbleiteranordnung erfindungsgemäß dadurch gelöst, daß zwei Metalli­ sierungsmuster vorgesehen sind, von denen das erste drei übereinan­ der angeordnete und miteinander verbundene Metallschichten und das zweite nur eine Metallschicht der drei Metallschichten aufweist, wobei die beiden Metallisierungsmuster in verschiedenen Bereichen der Halbleiteranordnung gebildet sind.

Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen. Verfahren zum Herstellen einer Halbleiteranordnung mit zwei Metallisierungsmustern unterschiedlicher Schichtdicken sind in Anspruch 7 und 8 angegeben.

Die Metallisierung erfolgt also in drei Metallschichten, von denen zumindest die mittlere Metallschicht anders zusammengesetzt ist, z. B. Titan enthält, als die beiden anderen, vorzugsweise Aluminium enthaltenden Metallschichten, wodurch ein Ätzen der unteren Metall­ schicht vermieden wird, wenn die obere Metallschicht durch ein chemisches Ätzverfahren geformt wird.

Gemäß einem Verfahren werden drei Metallschichten in einer einzigen Aufbring­ folge erzeugt, während eine erste Maske benutzt wird, um die dicken Metallteile durch Ätzen durch die oberen zwei Metallschichten zu formen. Eine zweite Maske wird dann benutzt, um die dünnen Metallisierungsmuster durch Formen der unteren Metallschicht zu erzeugen.

Gemäß einem weiteren Verfahren wird eine Anordnung mit drei Metallschichten dadurch geschaffen, daß eine erste Metallschicht aufge­ bracht und geätzt wird, um ein erstes Metallisierungs­ muster mit einer verhältnismäßig dünnen Schicht zu bil­ den. Dann werden auf die erste Schicht zwei zusätzliche Metallschichten aufgebracht, mit einer Maske versehen und geätzt, um ein zweites Metallisierungsmuster mit einer verhältnismäßig dicken Metallschicht zu formen. Die mittlere Metallschicht verhindert ein chemisches Angreifen der unteren Schicht, während das Muster in der oberen Schicht gebildet wird.

Es folgt die Beschreibung von Ausführungsbei­ spielen in Verbindung mit den beigefügten Zeichnungen. Es zeigen:

Fig. 1 bis 3 Querschnitte durch eine metallisierte integrierte Schaltung gemäß einem ersten bevorzugten Verfahren der vor­ liegenden Erfindung und

Fig. 4 bis 6 Querschnitte durch eine metallisierte integrierte Schaltung gemäß einem zweiten Verfahren der vorliegenden Erfin­ dung.

In Fig. 1 ist ein Schnitt durch ein Halbleitersubstrat 1 von der Seite aus zu sehen. In dieser Darstellung ent­ hält das Halbleitersubstrat eine integrierte Schaltung, die aus isolierten N- Wannenregionen 2 und 4 besteht, die durch eine P+ Region 3 voneinander getrennt sind. Es sind verschiedene Dotier-Einbringungsverfahren be­ kannt, um in die obere Fläche des Substrats 1 zusätz­ lich dotierte Regionen in die isolierten Wannenregionen 2 und 4 einzubringen. Im vorliegenden Beispiel enthält die Wannenregion 4 verschiedene Niedrigpegel-MOS-Ansteuer­ schaltungen, während die Wannenregion 2 eine MOS- Leistungshalbleiteranordnung enthält. Eine solche Auf­ teilung zwischen Niedrigpegel-Schaltungen (die vorzugs­ weise ein sehr dichtes Metallisierungsmuster enthalten) und Leistungsschaltungen (die höheren Ströme in dem Me­ tall führen) ist üblich in den geläufigen integrierten Schaltungen. Ein Metallisierungsmuster mit einer sehr freien Geo­ metrie ist erforderlich, um im Niedrigpegel-Teil der Schaltung Platz zu sparen, während die Metallisierungsmuster über dem Leistungsteil der integrierten Schaltung verhältnis­ mäßig dick sein müsssen, um die entsprechenden Ströme führen zu können. Deshalb ist das Metallisierungsmuster der Halbleiteranordnung über dem Leistungsteil der inte­ grierten Schaltung vorzugsweise dicker als über dem Niedrigpegelbereich, in dem ein dünneres Metallisie­ rungsmuster die Bildung feinere Formen erleichtert.

Fig. 1 zeigt die Halbleiteranordnung gemäß der vorlie­ genden Erfindung nach Durchführung des ersten der Ver­ fahrensschritte zur Herstellung eines Metallisierungsmusters mit verschiedenen Schichtstärken. Eine erste Metallschicht 8 aus niedergeschlagenem Metall besteht vorzugsweise aus einem Aluminium enthaltenden Film, der die Verbindungen zu den verschiedenen Teilen der integrierten Schaltung herstellt. Diese Metallschicht 8 ist vorzugsweise 0,5 bis 1,0 µ dick und kann geringe Mengen anderer Elemente wie Silizium und Kupfer enthalten, um Reaktionen mit dem Haltleitersubstrat zu vermeiden und eine Elektro-Migration zu verlangsamen. Als nächstes wird eine zweite Metallschicht 10 aus Titan mit einer Stärke im Be­ reich von 0,1 bis 0,2 µ über die erste, Aluminium ent­ haltende Metallschicht 8 aufgebracht. Zuletzt wird eine ver­ hältnismäßig dicke, Aluminium enthaltenden Metallschicht 12 über die ersten beiden Metallschichten aufgebracht. Im vorlie­ genden Beispiel ist die Metallschicht 12 etwa 3 µ dick; sie könnte jedoch auch dicker oder dünner sein, je nach den zu führenden Strömen. Auch die Aluminium enthaltende Metallschicht 12 kann geringfügige Zusätze anderer Elemente wie Kupfer oder Silizium aus den oben angegebenen Gründen enthalten. Unter der Metallschicht 8 befindet sich eine Oxidschicht 6.

Fig. 2 zeigt die integrierte Schaltung nach Durchfüh­ rung eines photolithographischen Ätzschrittes, durch den über den Niedrigpegelteilen bzw. der Wannenregion 4 die gesamte Aluminium enthaltende Metallschicht 12 und ausge­ wählte Teile über dem Leistungsteil bzw. der Wannenregion 2 ent­ fernt worden sind, so daß die dicken Metallschichtregio­ nen 12a stehengeblieben sind. Durch Anwendung eines Ätz­ mittels, das die Aluminium enthaltende Metallschicht 12 nur langsam angreift, um die Aluminium enthaltende Metallschicht 8 für den Formungsschritt zur Bildung der Metallisie­ rungsmuster mit feiner Geometrie freizulegen, wird die durch die Metallschichtregionen 12a nicht bedeckte Titan- Metallschicht 10 weggeätzt, und zwar durch ein Ätzmittel, das Aluminium kaum angreift.

Fig. 3 zeigt nun die integrierte Schaltung nach Anwen­ dung eines photolithographischen Ätzschrittes, mit dem die Aluminium enthaltende Metallschicht 8 in ein Metallisierungsmuster 14 mit verhältnismäßig feiner Geometrie über den Niedrig­ pegelteil 4 geätzt worden ist. Auf diese Weise enthält die fertig integrierte Schaltung drei Metall­ schichten 8, 10, 12, die so geformt sind, daß sie ein verhältnis­ mäßig dickes Metallisierungsmuster über dem Leistungs­ teil 2 der Schaltung und eine einzige Metallschicht 8 mit einem Metallisierungsmuster verhältnismäßig feine Geometrie und ver­ hältnismäßig kleiner Metallstärke über dem Niedrigpegel­ teil 4 der integrierten Schaltung enthält. Auch wenn im vorliegenden Ausführungsbeispiel Aluminiumlegierungen und Titan benutzt werden, so ist es selbstverständlich möglich, beliebige andere Kombinationen von Metall­ schichten zu verwenden, die voneinander abweichende Widerstände gegenüber den verwendeten Ätzmitteln auf­ weisen.

Der Aufbau und das durchgeführte Verfahren gemäß den Fig. 1 bis 3 sind sehr einfach, da alle Metall­ schichten 8, 10, 12 in einem einzigen Metallaufbringschritt auf­ gebracht werden können und nur zwei formgebende Ätz­ schritte erforderlich sind. Eine wesentliche Einschrän­ kung dieses Beispiels gemäß der vorliegenden Erfindung besteht darin, daß verhältnismäßig große Stufen auf­ treten, nachdem die obere Metallschicht 12 geätzt wor­ den ist. Wenn die Photoresist-Schicht aufgebracht wird, um das Muster der unteren Metallschicht 8 zu bilden, können an den verhältnismäßig großen Stufen Brüche auftreten, was zu unerwünschten Angriffen des Metallisierungs­ musters über der Leistungsanordnung führen kann. In allen Fällen, in denen die obere Metallschicht 12 ver­ hältnismäßig dick ist, sollte eine andere vorteilhafte Ausführungsform der vorliegenden Erfindung angewandt werden, wie sie nachfolgend in Verbindung mit den Fig. 4 bis 6 beschrieben wird.

Fig. 4 zeigt einen Zustand der integrierten Schaltung, bei dem eine erste, verhältnismäßig dünne Metallschicht 16 aus Aluminium oder einer Aluminiumlegierung über dem gesamten Wafer aufgebracht und durch Ätzen geformt worden ist, um Metallisierungsmuster über sowohl dem Leistungsteil als auch dem Niedrigpegelteil der inte­ grierten Schaltung zu bilden. Nach diesem Formungs­ schritt werden eine dünne Titan-Metallschicht 18 und eine ver­ hältnismäßig dicke Metallschicht 20 aus Aluminium oder einer Aluminiumlegierung aufgebracht, wie in Fig. 5 gezeigt. Die obere Metallschicht 20 ist derart geformt worden, daß sie von dem Niedrigpegelteil 4 der integrierten Schaltung völlig entfernt worden ist und daß sie das gewünschte Metallisierungmuster über dem Leistungsteil 2 bildet. Ebenso wie in der ersten Ausführungsform verhindert die Titan-Metallschicht 18, daß das Ätzmittel das darunterliegende Muster der Metallschicht 16 angreift. Das Titan wird dann einem Ätzmittel ausgesetzt, das Aluminium nur langsam angreift, so daß sich die endgültige, fertige Form nach Fig. 6 ergibt. Bei der zweiten Ausführungsform wurde also der Metallisierungsschritt der ersten Ausführungs­ form aufgespalten.

Claims (9)

1. Halbleiteranordnung mit Metallisierungsmustern verschiedener Schichtdicke, dadurch gekennzeichnet, daß zwei Metallisierungsmuster vorgesehen sind, von denen das erste drei übereinander angeordnete und miteinander verbundene Metallschichten (8, 10, 12; 16, 18, 20) und das zweite nur eine Metallschicht (8; 16) der drei Metallschichten aufweist, wobei die beiden Metallisierungsmuster in verschiedenen Bereichen (2, 4) der Halbleiteranordnung gebildet sind.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Metallisierungsmuster drei übereinanderlie­ gende Metallschichten (8, 10, 12; 16, 18, 20) enthält, von denen zumindest die mittlere (10; 18) der Metallschichten anders zusammengesetzt ist als die anderen beiden Metallschichten (8, 12; 16, 20).

3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die drei Metallschichten (8, 10, 12; 16, 18, 20) aus zwei Aluminium enthaltenden Schichten (8, 12; 16, 20) bestehen, die durch eine Titan enthaltende Metallschicht (10; 18) voneinander getrennt sind.

4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß eine (12; 20) der beiden Aluminium enthaltenden Metallschichten wesentlich dicker als die andere (8; 16) ist.

5. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Metallisierungsmuster eine feinere Geo­ metrie aufweist als das erste Metallisierungsmuster.

6. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Metallisierungsmuster an Schaltungsteile (4) mit niedrigem Pegel und das erste Metallisierungssmuster an mindestens ein Leistungsteil (2) angeschlossen ist.

7. Verfahren zum Herstellen einer Halbleiteranordnung mit zwei Metallisierungs­ mustern unterschiedlicher Schichtdicke, gekennzeichnet durch:
das Aufbringen von drei Metallschichten (8, 10, 12) auf die Halbleiteranordnung, von denen die mittlere Metallschicht (10) eine andere Zusammensetzung aufweist als die beiden anderen Metallschichten (8, 12),
das Ätzen der oberen Metallschicht (12) zur Bildung eines ersten Metallisierungs­ musters mit dicker Schichtdicke in einem ersten Bereich der Halbleiteranordnung und zur vollständigen Entfernung der oberen Metallschicht (12) in einem zweiten Bereich der Halbleiteranordnung,
das Ätzen der mittleren Metallschicht (10),
das Ätzen der unteren Metallschicht (8), wobei ein zweites Metallisierungsmuster mit dünner Schichtdicke im zweiten Bereich der Halbleiteranordnung gebildet wird.

8. Verfahren zur Herstellung einer Halbleiteranordnung mit zwei Metallisierungs­ mustern unterschiedlicher Schichtdicke, gekennzeichnet durch Schritte in der folgenden Reihenfolge:
Aufbringen einer unteren Metallschicht (16),
Ätzen der Metallschicht (16) zur Bildung eines ersten und zweiten Metallisierungs­ musters in einem ersten und zweiten Bereich der Halbleiteranordnung,
Aufbringen einer mittleren (18) und einer oberen Metallschicht (20), wobei die mittlere Metallschicht (18) eine andere Zusammensetzung aufweist als die beiden anderen Metallschichten (16, 20),
Ätzen der oberen Metallschicht (20) zur Bildung des ersten Metallisierungsmusters mit einer dicken Schichtdicke im ersten Bereich der Halbleiteranordnung und zur Entfernung der oberen Metallschicht (20) über dem zweiten Metallisierungsmuster,
Ätzen der mittleren Metallschicht (18).

9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Schritt des Aufbringens der drei Metallschichten (8, 10, 12; 16, 18, 20) das Aufbringen von zwei Aluminium enthaltenden Metall­ schichten (8, 12; 16, 20) enthält, die durch eine Titan enthaltende Metallschicht (10; 18) voneinander getrennt sind.