DE4437963C2 - Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung - Google Patents

Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung

Info

Publication number
DE4437963C2
DE4437963C2 DE4437963A DE4437963A DE4437963C2 DE 4437963 C2 DE4437963 C2 DE 4437963C2 DE 4437963 A DE4437963 A DE 4437963A DE 4437963 A DE4437963 A DE 4437963A DE 4437963 C2 DE4437963 C2 DE 4437963C2
Authority
DE
Germany
Prior art keywords
layer
circuit board
etching
printed circuit
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4437963A
Other languages
English (en)
Other versions
DE4437963A1 (de
Inventor
Mitsuru Usui
Tetsuya Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE4437963A1 publication Critical patent/DE4437963A1/de
Application granted granted Critical
Publication of DE4437963C2 publication Critical patent/DE4437963C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

Die Erfindung betrifft eine Mehrschicht-Leiterplatte und ein Verfahren zu ihrer Herstellung der im Oberbegriff der Patentansprüche 1 und 2 jeweils angegebenen Gattung.
Mehrschicht-Leiterplatten zur dichten Anordnung von elek­ tronischen Bauelementen bestehen in der Regel aus einem Substrat und aus metallischen Verdrahtungsmustern auf denen ein organischer Isolierfilm aufgebracht ist, um Oberflä­ chenoxidation der Leiterbahnen des Verdrahtungsmusters zu verhindern.
Gemäß der JP-A-60 10755 werden die mehrschichtigen Leiter­ bahnen der Verdrahtungsmuster und deren Isolierfilme durch aufeinanderfolgende Ätzvorgänge der Schichten erzeugt, wo­ bei die Verdrahtungsschichten, die Widerstandsschichten und die Isolierschichten in der Reihenfolge von der oberen Schicht zu den unteren Schichten geätzt werden. Beim Ätzen einer unteren Schicht kann eine Unterätzung der oberen Schichten erfolgen. Wenn außerdem ein Film aus Verdrah­ tungsmaterial über dem bereits gebildeten Verdrahtungsmu­ ster einer Mehrschichtstruktur gebildet wird, kann der Film des Verdrahtungsmaterials im Unterätzungsabschnitt nicht ausreichend ausgebildet werden, was seine Abdeckeigenschaft beeinträchtigt. Um darüber hinaus ein Auftreten der Un­ terätzung zu verhindern, sind im Stand der Technik mehrere Mustererzeugungsschritte mittels eines Maskierungsmaterials sowie mehrere Photoätzschritte notwendig. Dadurch steigt die Anzahl der Prozeßschritte unerwünscht an.
Aus der US-5 256 247 ist ein gattungsgemäßes Verfahren zum Herstellen eines Dünnschicht-Widerstandselements bekannt, bei welchem auf einem Keramiksubstrat zumindest zwei leit­ fähige Metallschichten aus CrSiO₂ und Al aufgebracht wer­ den. Durch Vorsehen von Masken und mehrere Ätzvorgänge mit unterschiedlichen Ätzlösungen werden aus den ganzflächigen Schichten die erforderlichen Stege und Leiterbahnen ent­ sprechend dem von der Maske vorgegebenen Muster geätzt. Nach Abnahme der Maske kann ein Schutzfilm aufgebracht wer­ den.
Aufgabe der Erfindung ist es, bei einer gattungsgemäßen Mehrlagen-Leiterplatte die Haftung der Überzugsschichten (Isolierfilm) zu verbessern.
Diese Aufgabe wird erfindungsgemäß durch die in den Patent­ ansprüchen 1 und 2 angegebenen Maßnahmen gelöst.
Zur Formung des invert konischen Querschnitts der Zwischen­ schicht wird zunächst die obere Schicht und anschließend die darunterliegende Schicht geätzt, wobei die seitliche Ätzung der unteren Schicht mit einer der Dicke der oberen Schicht entsprechenden Breite erfolgt und die von der Maske abgedeckte obere Schicht die untere Schicht seitlich über­ ragt hat. Wenn nur die dachüberhangförmige obere Schicht mit einer geeigneten Ätzlösung an den freien Seitenflächen und an der Unterseite geätzt wird, entsteht die invert ko­ nische Querschnittsform mit schmaler Unterseite und breiter Oberseite.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsfor­ men anhand der schematischen Zeichnung; es zeigen:
Fig. 1 eine Mehrschicht-Leiterplatte mit einem erfindungs­ gemäß hergestellten Dünnfilm-Widerstandselement im Quer­ schnitt;
Fig. 2a-2e Querschnitte der Leiterplatte nach Fig. 1 in verschiedenen Herstellungsphasen;
Fig. 3 eine weitere Mehrschicht-Leiterplatte im Quer­ schnitt; und
Fig. 4a-4f Querschnitte der Leiterplatte nach Fig. 3 in verschiedenen Herstellungsphasen.
Die nach dem erfindungsgemäßen Verfahren hergestellte Mehr­ schicht-Leiterplatte nach Fig. 1 besitzt ein Substrat 1 mit einer Isolierschicht 2, auf der übereinander Widerstände 3, Widerstandselektroden 4 und Verdrahtungselektroden 5 ange­ ordnet sind.
Die Verdrahtungselektroden 5 sind mit in Durchgangsbohrun­ gen 6 (6a, 6b, 6c) im Substrat 1 eingebetteten Leitern elektrisch verbunden.
Auf der Mehrschicht-Leiterplatte ist ein Dünnfilm-Wider­ standselement 31a, 31b mit einer Durchgangsbohrung 6b als Mittelpunkt angeordnet, das im mittleren Bereich mit den Widerstandselektroden 4 und über die Verdrahtungselektroden 5 mit der Durchgangsbohrung 6b im Substrat 1 verbunden ist. An seinem Außenrand ist das Dünnfilm-Widerstandselement 31a, 31b mit den Widerstandselektroden 4 und über die Ver­ drahtungselektroden 5 mit der Durchgangsbohrung 6c oder mit einem (in Fig. 1 nicht gezeigten) anderen Teil der oberen Schicht verbunden.
Bei einer solchen Leiterplatte sind die Seitenflächen stu­ fenförmig ausgebildet, wie dies in Fig. 1 in dem gestri­ chelt dargestellten Kreis gezeigt ist.
Die Herstellung einer derartigen Leiterplatte mit abgestuf­ ten Seitenkanten wird anhand der Fig. 2a bis 2e beschrie­ ben.
  • (1) Wie in Fig. 2a gezeigt, wird auf dem mit den Durch­ gangsbohrungen 6 versehenen Substrat 1 eine Isolier­ schicht 2 ganzflächig gebildet, auf der nacheinander durch Katodenzerstäubung eine Widerstandsschicht 3, die CrSiO₂ enthält, sowie eine Widerstandselektrodenschicht 4 als Al-Schicht mit einer Dicke von 0,3 µm bzw. 0,4 µm gebildet werden.
  • (2) Gemäß Fig. 2b wird anschließend auf der Al-Schicht 4 eine Maske 9 gebildet, welche in den Abschnitten 7 zur Ausbildung von Durchgangsbohrungen und im Abschnitt 8 zur Trennung der Widerstandselektrode 4 von der Ver­ drahtungselektrode 5 Durchbrüche enthält.
  • (3) Nach Herstellung des Maskenmusters werden zunächst die Widerstandselektrodenschicht 4 und anschließend die Wi­ derstandsschicht 3 geätzt. Bei diesem Ätzvorgang werden zwei verschiedene Ätzlösungen verwendet, die selektiv das Al der Widerstandselektrodenschicht 4 bzw. das CrSiO₂ der Widerstandsschicht 3 ätzen können. Die Ätz­ lösung für die Widerstandselektrodenschicht 4 besteht im wesentlichen aus Phosphorsäure, Essigsäure, Salpe­ tersäure und Wasser im Verhältnis 72 : 10 : 2 : 16. Zum Ätzen des Widerstandsfilms 3 wird eine Ätzlösung aus Fluor­ wasserstoffsäure, Ammoniumfluorid, Chlorwasserstoffsäu­ re, Phosphorsäure im Verhältnis 3 : 2 : 2 : 1 verwendet. Die Ätzungen werden bei Raumtemperatur während 15 s in ei­ nem Tauchbehälter ausgeführt. Auf diese Weise wird in der Widerstandsschicht 3 unter dem Widerstandselektro­ denfilm 4 Unterätzungsabschnitte 15 von ungefähr 5 bis 10 µm gebildet, die in Fig. 2c gezeigt sind.
  • (4) Nach Entfernen der Maske 9, die z. B. einen Photoresist enthält, wird die Ätzung mit der Ätzlösung für die Wi­ derstandselektrodenschicht 4 durchgeführt, die den Wi­ derstandsfilm 3 nicht ätzt. Danach wird mit der Ätzlö­ sung für den Widerstandselektrodenfilm 4 während zwei Minuten bei einer Lösungsmitteltemperatur von 50°C mittels einer Ätzsprühvorrichtung eine weitere Ätzung ausgeführt, in welcher die Seitenflächen der Wider­ standselektrodenschicht 4 gegenüber den Seitenflächen der Widerstände 3 ungefähr 1 bis 2 µm zurückversetzt werden (vgl. Fig. 2d). Bei der so erzeugten Mehr­ schichtstruktur bilden die Widerstandsschicht 3 und die Widerstandselektrodenschicht 4 Stufen.
  • (5) Zur Bildung von Durchgangsbohrungen im Isolierfilm 2 in den Positionen der Durchgangsbohrungen 6 wird die Maske 9 entfernt, woraufhin eine Maske zum Ätzen der Durch­ gangsbohrungen in der Isolierschicht 2 verwendet und die Durchgangsbohrungen im Isolierfilm 2 erzeugt wer­ den. Darauf wird durch z. B. Katodenzerstäubung eine Verdrahtungsschicht 5 gebildet. Die Mehrschicht-Lei­ terplatte hat dann eine in Fig. 2e dargestellte Quer­ schnittstruktur.
In der obigen Ausführung der vorliegenden Erfindung können die Seitenfläche des geätzten Widerstandselektrodenfilms 4 und die Seitenfläche des Widerstandsfilms 3 in gestufter Form einfach ausgebildet werden. Im Ergebnis kann der Ver­ drahtungselektrodenfilm 5 durch Katodenzerstäubung oder dgl. mit guter Abdeckung der Seitenflächen des Widerstands­ elektrodenfilms 4 und des Widerstandsfilms 3 gebildet wer­ den, so daß eine Mehrschicht-Leiterplatte mit hoher Zuver­ lässigkeit gefertigt werden kann.
Die in Fig. 3 gezeigte Mehrschicht-Leiterplatte weist auf einem Glassubstrat 11 eine Mehrschicht-Metallverdrahtung 12, die eine Cr-Schicht 12a und eine Al-Schicht 12b ent­ hält, eine Blindverdrahtung 14 und darauf eine organische Isolierschicht 13 auf. Die obere Al-Schicht 12b der Mehr­ schichtverdrahtungen 12, 14 hat einen invert konischen Querschnitt mit oberer Basisfläche, wodurch die Anhaftung der Isolierschicht 13 verbessert wird.
Mit Bezug auf Fig. 4a bis 4f wird die Herstellung dieser Mehrschicht-Leiterplatte beschrieben.
  • (1) Wie in Fig. 4a gezeigt, werden auf dem Glassubstrat 11 durch Katodenzerstäubung oder dgl. eine Cr-Schicht 12a mit einer Dicke von 0,3 µm sowie eine Al-Schicht 12b mit einer Dicke von 2 µm gebildet.
  • (2) Anschließend wird auf der Al-Schicht 12b eine Maske 16 aufgebracht, deren Muster die künftige Metallverdrah­ tung 12 oder die Blindverdrahtung 14 auf dem Glas­ substrat 11 abdeckt.
  • (3) Anschließend werden durch Photoätzung die Metallver­ drahtung 12 und die Blindverdrahtung 14 für die elek­ tronischen Schaltungen unter Verwendung von verschiede­ nen Ätzlösungen für die Cr-Schicht 12a bzw. die Al- Schicht 12b gebildet. Die obere Al-Schicht 12b wird mit einer Ätzlösung aus Phosphorsäure, Essigsäure, Salpe­ tersäure und Wasser im Verhältnis 15 : 3:1 : 1 geätzt, wo­ bei die in Fig. 4c gezeigte Struktur erhalten wird.
  • (4) Dann wird die Cr-Schicht 12a beispielsweise mit einer wäßrigen Ammonium-Ceriumnitrat-Lösung geätzt, so daß eine Seiten- und Unterätzung mit einer der Dicke der Al-Schicht 12b (dem Abschnitt d in Fig. 4d) entspre­ chenden Breite erhalten wird. In Fig. 4d ist eine Sei­ tenätzung mit einer Länge l (=d) gezeigt.
  • (5) Anschließend wird der Al-Film 12b einer isotropen Ät­ zung mit der obenerwähnten Ätzlösung unterworfen. Da diese isotrope Ätzung nach der Seitenätzung (Unterät­ zung) des obigen Schritts (4) ausgeführt wird, kann die Ätzlösung von der Seitenfläche der Cr-Schicht 12a auf die Unterseite der Al-Schicht 12b einwirken, so daß die Ätzung der Al-Schicht 12b aus zwei Richtungen, d. h. von den Seitenflächen und von der Unterseite, erfolgt. Da diese Ätzung isotrop ist, erhält die Al-Schicht 12b ei­ nen sich nach unten konisch verjüngenden Querschnitt, wobei ihr Kontaktbereich mit der oberen Schicht vergrö­ ßert und mit der unteren Schicht verkleinert ist. In diesem Beispiel kann der Al-Film 12b mit der umgekehrt konisch zulaufenden Form mit einem Radius von 2 µm er­ halten werden (Fig. 4e).
  • (6) Die Maske 16 wird entfernt, woraufhin ein Polyimidharz- Überzug aufgebracht und eingebrannt wird, der den orga­ nischen Isolierfilm 13 bildet.
Die in Fig. 3 gezeigte Merschicht-Leiterplatte kann mit ei­ ner verminderten Anzahl an Verfahrensschritten hergestellt werden. Der den Isolierfilm 13 bildende Polyimid-Überzug haftet nur ungenügend am Glassubstrat 11, weshalb bisher die Haftung durch Bearbeitung mit einem Chelat-Mittel oder dgl. verbessert werden müßte. Bei der Mehrschicht-Leiter­ platte gemäß der Erfindung wird durch die invert konische Querschnittsform der Verdrahtungsschicht eine Verankerungs­ wirkung erzielt, welche die Anhaftung verbessert.
In der obigen Ausführung werden zwei Metallschichten ge­ ätzt. Die vorliegende Erfindung läßt sich jedoch auch auf mehrere Metallschichten anwenden, die eine Widerstands­ schicht und eine leitende Verdrahtungsschicht enthalten. In diesem Fall werden Ätzlösungen verwendet, die die jeweili­ gen Metallschichten selektiv ätzen. Zunächst wird die Ätz­ behandlung der Schichten sukzessive beginnend bei der obe­ ren Schicht bis zu unteren Schicht ausgeführt, anschließend wird nach Beendigung der Ätzung der unteren Schicht die Ätzbehandlung der Schichten erneut beginnend bei der an die unterste Schicht anschließenden Metallschicht bis zur obe­ ren Schicht ausgeführt.
Ferner kann das Verfahren gemäß der Erfindung auch zur Her­ stellung von Durchgangsbohrungen in Isolierfilmen verwendet werden, welche eine Laminatstruktur aus mehreren verschie­ denen Isolatoren enthalten. Diese Herstellung kann eben­ falls mit Ätzmaterialien ausgeführt werden, die die jewei­ ligen Isolatoren selektiv ätzen.
Wie oben erläutert, können gemäß der vorliegenden Erfindung bei der Herstellung einer Mehrschicht-Leiterplatte die Ver­ drahtungsschicht und die Isolierschicht der Mehrschicht­ struktur in bezug auf ihre Seitenflächen in die gewünschte Form bearbeitet werden, beispielsweise in die Form einer Stufe oder eines umgekehrten Konus, wobei eine Maske nur einmal erzeugt wird; dadurch ist die Anzahl der erforderli­ chen Schritte geringer, ferner kann die Abdeckung der dar­ auf gebildeten anderen Schichten verbessert werden. Auf diese Weise können Mehrschicht-Leiterplatten mit hoher Zu­ verlässigkeit hergestellt werden.

Claims (3)

1. Mehrschicht-Leiterplatte, bestehend aus
  • - einem Substrat (1; 11) mit Durchgangsbohrungen (6),
  • - mehreren auf dem isolierten (2) Substrat (1, 11) übereinanderliegenden durch selektives Ätzen struk­ turierten Leit- und Widerstandsschichten (3, 4; 12a, 12b) und
  • - einer oberen Deckschicht (5; 13) dadurch gekennzeichnet, daß
  • - die obere (4, 12b) der strukturierten Leit- und Wi­ derstandsschichten (3, 4; 12a, 12b) eine invert ko­ nische Querschnittform mit größerer Oberseite und kleinerer Unterseite hat.
2. Verfahren zum Herstellen einer Mehrschicht-Leiter­ platte mit strukturierten Leit- und Widerstandsschich­ ten nach Anspruch 1, wobei
  • a) auf das Isoliersubstrat zwei oder mehr entsprechend leitfähige Metallschichten ganzflächig aufgebracht werden,
  • b) entsprechende Masken vorgesehen werden,
  • c) die jeweiligen Schichten einzeln nacheinander mit entsprechenden Ätzmitteln geätzt werden und
  • d) anschließend die Maske entfernt wird, dadurch gekennzeichnet, daß
in Verfahrensschritt c) eine untere Schicht (3; 12a) selektiv unterätzt wird, wobei die Unterätzung der Dicke der Schicht (3; 12a) entspricht, und anschlie­ ßend die darüberliegende abgedeckte Schicht (4; 12b) von den Seiten und der freien Unterseite her zur Aus­ bildung einer invert konischen Querschnittsform isotrop geätzt wird.
DE4437963A 1993-11-01 1994-10-24 Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung Expired - Fee Related DE4437963C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5273729A JPH07131155A (ja) 1993-11-01 1993-11-01 多層配線基板の製造方法及び多層配線基板

Publications (2)

Publication Number Publication Date
DE4437963A1 DE4437963A1 (de) 1995-05-04
DE4437963C2 true DE4437963C2 (de) 1997-09-18

Family

ID=17531755

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4437963A Expired - Fee Related DE4437963C2 (de) 1993-11-01 1994-10-24 Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (1) US5609773A (de)
JP (1) JPH07131155A (de)
DE (1) DE4437963C2 (de)
GB (1) GB2283614B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132859B2 (ja) * 2001-08-24 2013-01-30 ステラケミファ株式会社 多成分を有するガラス基板用の微細加工表面処理液
JP4181853B2 (ja) * 2002-11-15 2008-11-19 Nec液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
JP2013030507A (ja) * 2011-07-26 2013-02-07 Kyocera Corp 光電変換装置
JP6075114B2 (ja) * 2013-02-27 2017-02-08 ローム株式会社 半導体装置および半導体装置の製造方法
EP3322267A1 (de) * 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit haftfördernder form von verdrahtungsstruktur
EP3761766A1 (de) * 2019-07-03 2021-01-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Anisotropes ätzen mithilfe von additiven

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226932A (en) * 1979-07-05 1980-10-07 Gte Automatic Electric Laboratories Incorporated Titanium nitride as one layer of a multi-layered coating intended to be etched
JPS5669835A (en) * 1979-11-09 1981-06-11 Japan Electronic Ind Dev Assoc<Jeida> Method for forming thin film pattern
JPS6010755A (ja) * 1983-06-30 1985-01-19 Sharp Corp 半導体装置の製造方法
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
JPH04185693A (ja) * 1990-11-21 1992-07-02 Hitachi Ltd 抵抗膜のエッチング液組成物及びそれを使用したエッチング方法
DE4210559C2 (de) * 1992-03-31 2000-12-14 Bosch Gmbh Robert Einrichtung zum Steuern von betriebsparameterabhängigen Vorgängen von Brennkraftmaschinen

Also Published As

Publication number Publication date
DE4437963A1 (de) 1995-05-04
JPH07131155A (ja) 1995-05-19
US5609773A (en) 1997-03-11
GB2283614A (en) 1995-05-10
GB9421128D0 (en) 1994-12-07
GB2283614B (en) 1997-10-08

Similar Documents

Publication Publication Date Title
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE69812179T2 (de) Gedruckte schaltungsplatine mit integrierter schmelzsicherung
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE1614872C3 (de) Halbleiteranordnung
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE2346565A1 (de) Verfahren zur herstellung von mehrlagen-metallisierungen bei integrierten halbleiteranordnungen
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE2637667A1 (de) Halbleiteranordnung
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE19636735A1 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
EP0700630B1 (de) Folienleiterplatten und verfahren zu deren herstellung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
EP1111679A2 (de) Bauteil mit Dünnschichtschaltkreis
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE69005225T2 (de) Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung.
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
DE2823881C3 (de) Verfahren zur Herstellung von elektrischen Dünnschichtschaltungen für die Herstellung integrierter Leiterbahnüberkreuzungen
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
WO2000004750A1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee