JPS6010755A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6010755A JPS6010755A JP12000983A JP12000983A JPS6010755A JP S6010755 A JPS6010755 A JP S6010755A JP 12000983 A JP12000983 A JP 12000983A JP 12000983 A JP12000983 A JP 12000983A JP S6010755 A JPS6010755 A JP S6010755A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring
- etching
- masking material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は多層配線構造を有する半導体装置の眉間絶縁膜
の形成方法に関する。
の形成方法に関する。
〈従来技術〉
７般に、絶縁膜の開孔部は設計の簡易化、工程の簡略化
および精密微細加工化を計る為、例えば第１図（ａ）に
示すように、Ｓｉ基板１に対し、マスク材３のパターン
エツジから絶縁膜２を介して垂直にエツチングされるこ
とが望まれている。しか′し、従来のエツチング法で絶
縁膜を開孔した場合、第１図山）に示す通り、Ｓｉ基板
１上に施されたＡ７！配線４にカバレジ不良が生じると
いう欠点があり、多層配線に際しては、良好なコンタク
トホール等が形成できず、配線相互の接続不良によって
使用中に断線が生じるという欠点があった。
および精密微細加工化を計る為、例えば第１図（ａ）に
示すように、Ｓｉ基板１に対し、マスク材３のパターン
エツジから絶縁膜２を介して垂直にエツチングされるこ
とが望まれている。しか′し、従来のエツチング法で絶
縁膜を開孔した場合、第１図山）に示す通り、Ｓｉ基板
１上に施されたＡ７！配線４にカバレジ不良が生じると
いう欠点があり、多層配線に際しては、良好なコンタク
トホール等が形成できず、配線相互の接続不良によって
使用中に断線が生じるという欠点があった。
この問題を解消するために、近時、マスクのエツジ窓に
テーパを形成してエツチングするテーパエツチング法、
例えば、第１図（ａｌに示す絶縁膜２とマスク材３との
界面の密着性をコントロールする方法や、マスク材３の
テーパ形状の転写法等が採用されている。ところが、エ
ツジ窓の開孔部の正確な測定が困難なことから、精密微
細加工に際して寸法制御性が悪く、パターンエツジにお
けるサイドエッチの問題が残って、良好なコンタクトホ
ールが形成できず、特に、多層配線には採用し難いとい
う欠点があった。
テーパを形成してエツチングするテーパエツチング法、
例えば、第１図（ａｌに示す絶縁膜２とマスク材３との
界面の密着性をコントロールする方法や、マスク材３の
テーパ形状の転写法等が採用されている。ところが、エ
ツジ窓の開孔部の正確な測定が困難なことから、精密微
細加工に際して寸法制御性が悪く、パターンエツジにお
けるサイドエッチの問題が残って、良好なコンタクトホ
ールが形成できず、特に、多層配線には採用し難いとい
う欠点があった。
〈発明の目的〉
本発明は上記欠点に鑑みてなされたもので、各種絶縁膜
の開孔時における寸法制御が容易で、多層配線のステッ
プカバレジが良好なエツチング方法を提供することを目
的としている。
の開孔時における寸法制御が容易で、多層配線のステッ
プカバレジが良好なエツチング方法を提供することを目
的としている。
〈発明の構成〉
本発明の製造方法は、多層配線構造を有する半導体装置
の製造方法であって、２層以上の各種絶縁膜を開孔する
にあたり、第１の配線上の眉間絶縁膜を、その膜厚の約
半分、好ましくは５０％をガスプラズマエツチングした
後、上記層間絶縁膜のマスク材をエツチングし、このマ
スク材のシフトの寸法に基づいて上記層間絶縁膜のエツ
ジをガスプラズマエツチングにて拡大し、かつ、上記膜
厚の残部を同時にエツチングして上記層間絶縁膜をステ
ップ状に形成し、上記マスク材を全面剥離した後、第２
の配線を施したことを特徴としている。
の製造方法であって、２層以上の各種絶縁膜を開孔する
にあたり、第１の配線上の眉間絶縁膜を、その膜厚の約
半分、好ましくは５０％をガスプラズマエツチングした
後、上記層間絶縁膜のマスク材をエツチングし、このマ
スク材のシフトの寸法に基づいて上記層間絶縁膜のエツ
ジをガスプラズマエツチングにて拡大し、かつ、上記膜
厚の残部を同時にエツチングして上記層間絶縁膜をステ
ップ状に形成し、上記マスク材を全面剥離した後、第２
の配線を施したことを特徴としている。
〈実施例〉
以下、図面に基づいて本発明の詳細な説明する。
第２図＋８）ないしｔｅ＋は、本発明の実施例を経時的
に説明する為の断面図である。
に説明する為の断面図である。
第２図＋ＩＩ）は、Ｓｉ基板１上の５ｉ０２５に第１の
Ａｌ配線６を施した後、最下層の眉間絶縁膜７を形成し
て、マスク材（レジスト）８を塗布した段階を示す。ま
ず、上記層間絶縁膜７を、第２図山）に示すように、層
間絶縁膜７のエッチャントとマスク材８との選択比の良
いガスプラズマによって、膜厚Ａのほぼ５０％だけエツ
チングする。なお、この層間絶縁膜７の膜厚Ａおよびマ
スク材８の厚さは、後述するステップエッチ時のエッチ
レートに対応するようあらかじめ定めである。そして、
マスク材８のみを選択的にエツチングする０２ガスプラ
ズマによって、全面エツチングを行った後、第２図（Ｃ
１に示すように、上記マスク材８の横方向Ｂのシフトの
寸法を測定する。次に、上記マスク材８の横方向Ｂのシ
フト寸法に基づいて、第２図（ｄｌＯ通り、眉間絶縁膜
７を、横幅Ｃだけの所定量ガスプラズマエツチングして
エツジを拡大し、かつ、膜厚Ａの残部はぼ５０％につい
ても同時にガスプラズマエツチングして、第１のＡｊ！
配線６を露出させ、上記層間絶縁膜７をステップ状（階
段形状）に形成する。この後、眉間絶縁膜７上のマスク
材８を全面剥離し、第２図（ｅ）に示すように、第１の
／ｌ配線６上に第２のＡｌ配線９を施して、この第２の
Ａｌ配線９をステップ状に形成する。
Ａｌ配線６を施した後、最下層の眉間絶縁膜７を形成し
て、マスク材（レジスト）８を塗布した段階を示す。ま
ず、上記層間絶縁膜７を、第２図山）に示すように、層
間絶縁膜７のエッチャントとマスク材８との選択比の良
いガスプラズマによって、膜厚Ａのほぼ５０％だけエツ
チングする。なお、この層間絶縁膜７の膜厚Ａおよびマ
スク材８の厚さは、後述するステップエッチ時のエッチ
レートに対応するようあらかじめ定めである。そして、
マスク材８のみを選択的にエツチングする０２ガスプラ
ズマによって、全面エツチングを行った後、第２図（Ｃ
１に示すように、上記マスク材８の横方向Ｂのシフトの
寸法を測定する。次に、上記マスク材８の横方向Ｂのシ
フト寸法に基づいて、第２図（ｄｌＯ通り、眉間絶縁膜
７を、横幅Ｃだけの所定量ガスプラズマエツチングして
エツジを拡大し、かつ、膜厚Ａの残部はぼ５０％につい
ても同時にガスプラズマエツチングして、第１のＡｊ！
配線６を露出させ、上記層間絶縁膜７をステップ状（階
段形状）に形成する。この後、眉間絶縁膜７上のマスク
材８を全面剥離し、第２図（ｅ）に示すように、第１の
／ｌ配線６上に第２のＡｌ配線９を施して、この第２の
Ａｌ配線９をステップ状に形成する。
なお、本発明による多層配線構造は、実施例の如く２Ｎ
でなく、３層またはそれ以上のものであっても、同様の
手法によって形成し得ることを勿論である。
でなく、３層またはそれ以上のものであっても、同様の
手法によって形成し得ることを勿論である。
〈発明の効果〉
以上説明したように、本発明によれば、各種層間絶縁膜
の開孔寸法を、前段階のシフトの寸法に基づいて決定で
きるので、寸法制御性に極めて優れ、また層間絶縁膜は
ステップ状に正確に形成されるから、多層配線のステッ
プカバレジは非常に良好となる。さらに、ステップエツ
チングは、全てドライエツチングで行えるので、ガスシ
ーケンスの切換作業だけで済み、工程の簡略化が計られ
るから、低コストで高性能の半導体を製造することがで
きる。
の開孔寸法を、前段階のシフトの寸法に基づいて決定で
きるので、寸法制御性に極めて優れ、また層間絶縁膜は
ステップ状に正確に形成されるから、多層配線のステッ
プカバレジは非常に良好となる。さらに、ステップエツ
チングは、全てドライエツチングで行えるので、ガスシ
ーケンスの切換作業だけで済み、工程の簡略化が計られ
るから、低コストで高性能の半導体を製造することがで
きる。
第１図（ａ）及び第１図（ｂ）はいずれも従来例を説明
する断面図、第２図（ａｌ、 （ｂｌ、 （Ｃ１，（ｄ
）、 （ｅ）はそれぞれ本発明の実施例を経時的に説明
する断面図である。 １・−３ｉ基板 ２− 絶縁膜 ３−マスク ４−−−−Ａ ｊ！配線 ５・−・ＳｉＯ２６−・・第１のＡｊ２配線７−・層間
絶縁膜 ８−マスク材 ９−第２のＡｌ配線 特許出願人 シャープ株式会社 代理人 弁理士西田新
する断面図、第２図（ａｌ、 （ｂｌ、 （Ｃ１，（ｄ
）、 （ｅ）はそれぞれ本発明の実施例を経時的に説明
する断面図である。 １・−３ｉ基板 ２− 絶縁膜 ３−マスク ４−−−−Ａ ｊ！配線 ５・−・ＳｉＯ２６−・・第１のＡｊ２配線７−・層間
絶縁膜 ８−マスク材 ９−第２のＡｌ配線 特許出願人 シャープ株式会社 代理人 弁理士西田新
Claims (1)
- 多層配線構造を有する半導体装置の製造方法であって、
２層以上の各種絶縁膜を開孔するにあたり、第１の配線
上の眉間絶縁膜を、その膜厚の一部分をガスプラズマエ
ツチングした後、上記層間絶縁膜のマスク材をエツチン
グし、このマスク材のシフトの寸法に基づいて上記層間
絶縁膜のエツジをガスプラズマエツチングにて拡大し、
かつ、上記膜厚の残部を同時にエツチングして上記第１
の配線を露出させることにより、上記層間絶縁膜をステ
ップ状に形成し、第２の配線を施したことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12000983A JPS6010755A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12000983A JPS6010755A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010755A true JPS6010755A (ja) | 1985-01-19 |
Family
ID=14775641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12000983A Pending JPS6010755A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115246A (ja) * | 1983-11-03 | 1985-06-21 | エスジーエス―トムソン マイクロエレクトロニクス インコーポレイテッド | 集積回路上にパターン化された導電体の層を形成する方法 |
| US5609773A (en) * | 1993-11-01 | 1997-03-11 | Hitachi, Ltd. | Method for manufacture of multilayer wiring board and the multilayer wiring board |
-
1983
- 1983-06-30 JP JP12000983A patent/JPS6010755A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115246A (ja) * | 1983-11-03 | 1985-06-21 | エスジーエス―トムソン マイクロエレクトロニクス インコーポレイテッド | 集積回路上にパターン化された導電体の層を形成する方法 |
| US5609773A (en) * | 1993-11-01 | 1997-03-11 | Hitachi, Ltd. | Method for manufacture of multilayer wiring board and the multilayer wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010755A (ja) | 半導体装置の製造方法 | |
| JPS57100731A (en) | Manufacture of semiconductor device | |
| JPS6232609A (ja) | 半導体装置の製造方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR950000850B1 (ko) | 반도체 장치의 제조방법 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH0425157A (ja) | 半導体装置の製造方法 | |
| JPS5824949B2 (ja) | 半導体装置の絶縁膜エッチング方法 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| JPH07142776A (ja) | パターンの形成方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPH0220139B2 (ja) | ||
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPH01209743A (ja) | 半導体装置の製造方法 | |
| JPH05121561A (ja) | 半導体装置の製造方法 | |
| JPS59184531A (ja) | 半導体装置の製造方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 |