JPH01209743A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01209743A JPH01209743A JP3602188A JP3602188A JPH01209743A JP H01209743 A JPH01209743 A JP H01209743A JP 3602188 A JP3602188 A JP 3602188A JP 3602188 A JP3602188 A JP 3602188A JP H01209743 A JPH01209743 A JP H01209743A
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- etching mask
- aluminum film
- contact hole
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052782 aluminium Inorganic materials 0.000 abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置のコンタクトホールへの配線導体
の配線形成方法に関するものである。
の配線形成方法に関するものである。
第２図（＆）〜（−）は従来の半導体装置の製造方法を
示す各工程の断面図で、図において、（１）はシリコン
基板、（２）はこのシリコン基板（１）上に形成された
酸化膜、Ｃ３）は酸化膜（２）上に塗布されたフオトレ
ジス） 、（４）は醸化膜（２）上に被着されたアルミ
ニウム膜、（５）はアルミニウム膜（４）上に塗布され
たフォトレジストである。
示す各工程の断面図で、図において、（１）はシリコン
基板、（２）はこのシリコン基板（１）上に形成された
酸化膜、Ｃ３）は酸化膜（２）上に塗布されたフオトレ
ジス） 、（４）は醸化膜（２）上に被着されたアルミ
ニウム膜、（５）はアルミニウム膜（４）上に塗布され
たフォトレジストである。
次に製造方法の各工程について説明する。まず、第２図
（＆）は所望のコンタクトホールに対応スル開口部を形
成した断面図、（ｂ）はエツチングマスク用の７オトレ
ジスト（３）を除去した断面図、（０）は配線導体のア
ルミニウム膜（４）を被着した断面図、（１）は配線形
成に対応するエツチングマスク用フォトレジスト（５）
のパターンを形成した断面図、（・）は配線導体アルミ
ニウムＭ（４）をエツチングし、フォトレジスト（５）
を除去した断面図である◎〔発明が解決しようとする課
題〕 従来の半導体装置のコンタクトホールへの配ＩＪ導体の
配線形成方法は以上のように構成されて一九ので、コン
タクトホールへの配線導体のカバレッジが悪く、この欠
点を除去するために配線パターン形成に対応するエツチ
ングマスクのコンタクトホールへの重ね合せ余裕を大き
くとる必要があシ、集積度をあげられないなどのｌｖ題
があった。
（＆）は所望のコンタクトホールに対応スル開口部を形
成した断面図、（ｂ）はエツチングマスク用の７オトレ
ジスト（３）を除去した断面図、（０）は配線導体のア
ルミニウム膜（４）を被着した断面図、（１）は配線形
成に対応するエツチングマスク用フォトレジスト（５）
のパターンを形成した断面図、（・）は配線導体アルミ
ニウムＭ（４）をエツチングし、フォトレジスト（５）
を除去した断面図である◎〔発明が解決しようとする課
題〕 従来の半導体装置のコンタクトホールへの配ＩＪ導体の
配線形成方法は以上のように構成されて一九ので、コン
タクトホールへの配線導体のカバレッジが悪く、この欠
点を除去するために配線パターン形成に対応するエツチ
ングマスクのコンタクトホールへの重ね合せ余裕を大き
くとる必要があシ、集積度をあげられないなどのｌｖ題
があった。
この発明は上記のような課題を解消するためになされた
もので、コンタクトホールへの配線導体のカバレッジを
完全にするとともに、配線パターン形成ニ対応スるエツ
チングマスクのコンタクトホールへの重ね合せ余裕を小
さくできる半導体装置のコンタクトホールへの配線導体
の配線形成方法を得ることを目的とする０ 〔課題を解決するための手段〕 この発明に係る半導体装置のコンタクトホールへの配線
導体の配線形成方法はコンタクトホールに対応する開口
部を有するエツチングマスクを残したまま配線導体を被
着するとともに、リフトオフ法によシネ要な配線導体を
除去した後に、再度配線導体を被着し、配線パターンの
形成を行うものである。
もので、コンタクトホールへの配線導体のカバレッジを
完全にするとともに、配線パターン形成ニ対応スるエツ
チングマスクのコンタクトホールへの重ね合せ余裕を小
さくできる半導体装置のコンタクトホールへの配線導体
の配線形成方法を得ることを目的とする０ 〔課題を解決するための手段〕 この発明に係る半導体装置のコンタクトホールへの配線
導体の配線形成方法はコンタクトホールに対応する開口
部を有するエツチングマスクを残したまま配線導体を被
着するとともに、リフトオフ法によシネ要な配線導体を
除去した後に、再度配線導体を被着し、配線パターンの
形成を行うものである。
この発明におけるコンタクトホールに対応する開口部を
有するエツチングマスクを残したまま配線導体を被着す
ることによシ、コンタクトホールへの配線導体のカバレ
ッジを完全にし、再度配線導体を被着し配線パターンの
形成を行うことによシ、配線パターン形成に対応するエ
ツチングマスクのコンタクトホールへの重ね合せ余裕を
小さくすることを達成する０ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図にお−で、（１）はシリコン基板、（２）はシリコン
基板（１）上に形成された酸化膜、（３）は酸化膜（２
）上に塗布されたフォトレジスト、（６）はフォトレジ
スト（３）およびコンタクトホール（７）上に被着され
たアルミニウム膜、（４）は酸化膜（２）およびアルミ
ニウム膜（６）上に被着されたアルミニウム膜、（５）
はアルミニウム膜（４）上に塗布されたフォトレジスト
である。
有するエツチングマスクを残したまま配線導体を被着す
ることによシ、コンタクトホールへの配線導体のカバレ
ッジを完全にし、再度配線導体を被着し配線パターンの
形成を行うことによシ、配線パターン形成に対応するエ
ツチングマスクのコンタクトホールへの重ね合せ余裕を
小さくすることを達成する０ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図にお−で、（１）はシリコン基板、（２）はシリコン
基板（１）上に形成された酸化膜、（３）は酸化膜（２
）上に塗布されたフォトレジスト、（６）はフォトレジ
スト（３）およびコンタクトホール（７）上に被着され
たアルミニウム膜、（４）は酸化膜（２）およびアルミ
ニウム膜（６）上に被着されたアルミニウム膜、（５）
はアルミニウム膜（４）上に塗布されたフォトレジスト
である。
次にこの発明の製造方法の各工程につ―て説明する。ま
ず、第１図（＆）は所望のコンタクトホールに対応する
開口部を形成した断面図、（ｂ）はエツチングマスク用
の７オトレジスト（３） ヲｆｉ したまま、配線導体
のアルミニウム膜（６）を被着した断面図、（０）はエ
ツチングマスク用の７オトレジスト（３）の開口部側壁
面に被着する配線導体のアルにラム膜（６）を除去した
断面図、（ｄ）は配線導体のアルミニウム膜（６）をエ
ツチング用の７オトレジスト（３）とともにり７トオ７
法によシ除失した断面図、（、）は配線導体のアルミニ
ウム膜（４）を被着した断面図、（ｆ）は配線導体のア
ルミニウム膜（４）のエツチングマスク用フォトレジス
ト（５）を塗布し、パターンを形成した断面図、（ｇ）
は配線導体のアルミニウム膜（４）をエツチングし、フ
ォトレジスト（５）を除去した断面図である。
ず、第１図（＆）は所望のコンタクトホールに対応する
開口部を形成した断面図、（ｂ）はエツチングマスク用
の７オトレジスト（３） ヲｆｉ したまま、配線導体
のアルミニウム膜（６）を被着した断面図、（０）はエ
ツチングマスク用の７オトレジスト（３）の開口部側壁
面に被着する配線導体のアルにラム膜（６）を除去した
断面図、（ｄ）は配線導体のアルミニウム膜（６）をエ
ツチング用の７オトレジスト（３）とともにり７トオ７
法によシ除失した断面図、（、）は配線導体のアルミニ
ウム膜（４）を被着した断面図、（ｆ）は配線導体のア
ルミニウム膜（４）のエツチングマスク用フォトレジス
ト（５）を塗布し、パターンを形成した断面図、（ｇ）
は配線導体のアルミニウム膜（４）をエツチングし、フ
ォトレジスト（５）を除去した断面図である。
なお、上記実施例では第１図（ｏ）でエツチングマスク
用の７オトレジス） （３）の開口部側壁面に被着する
配線導体のアルミニウム膜（６）の除去を行ったが、こ
の工程を省略してもよ−。
用の７オトレジス） （３）の開口部側壁面に被着する
配線導体のアルミニウム膜（６）の除去を行ったが、こ
の工程を省略してもよ−。
以上のようにこの発明によれは、コンタクトホールに対
応する開口部を有するエツチングマスクを残したまま、
配線導体を被着するとともに、９７トオ７法によシネ要
な配線導体を除去した後に、再度配線導体を被着し配線
パターンの形成を行ったので、コンタクトホールへの配
線導体のカバレッジを完全にすることができ、また、配
線パターン形１ｉＫ対応するエツチングマスクのコンタ
クトホールへの重ね合せ余裕を小さくすることができ、
集積度を上げることができるという効果がある。
応する開口部を有するエツチングマスクを残したまま、
配線導体を被着するとともに、９７トオ７法によシネ要
な配線導体を除去した後に、再度配線導体を被着し配線
パターンの形成を行ったので、コンタクトホールへの配
線導体のカバレッジを完全にすることができ、また、配
線パターン形１ｉＫ対応するエツチングマスクのコンタ
クトホールへの重ね合せ余裕を小さくすることができ、
集積度を上げることができるという効果がある。
第１図（−）〜（ｇ）はこの発明の一実施例による半導
体装置の製造方法を示す各工程の断面図、第２図（−）
〜（・）は従来の半導体装置の製造方法を示す各工程の
断面図である〇 図において、（１）はシリコン基板、（２）は酸化膜、
（３１ハフオドレジスト、（４）はアルミニウム［、（
５）ハフオドレジスト、（６）はアルミニウム膜、（７
）はコンタクトホール。 なお、図中、同一符号は同一、又は相当部分を示す。
体装置の製造方法を示す各工程の断面図、第２図（−）
〜（・）は従来の半導体装置の製造方法を示す各工程の
断面図である〇 図において、（１）はシリコン基板、（２）は酸化膜、
（３１ハフオドレジスト、（４）はアルミニウム［、（
５）ハフオドレジスト、（６）はアルミニウム膜、（７
）はコンタクトホール。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 半導体基板上の絶縁膜の上に所望のコンタクトホール
に対応する開口部を有するエッチングマスクを配置する
工程と、 前記エッチングマスクを用いたエッチングにより前記絶
縁膜に前記開口部に対応したコンタクトホールを形成す
る工程と、 前記エッチングマスクを残したまま、半導体基板上全面
に配線導体を被着する工程と、 前記エッチングマスクの開口部側壁面に被着する前記配
線導体をエッチングする工程と、 前記配線導体を前記エッチングマスクとともにリフトオ
フ法により除去する工程と、 前記半導体基板上全面に配線導体を被着する工程と、 前記配線導体の上に、前記コンタクトホールに被着した
配線材料と接続する所望のパターンを形成するエッチン
グマスクを配置する工程と、前記エッチングマスクを用
いたエッチングにより前記配線導体の配線を形成する工
程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3602188A JPH01209743A (ja) | 1988-02-17 | 1988-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3602188A JPH01209743A (ja) | 1988-02-17 | 1988-02-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01209743A true JPH01209743A (ja) | 1989-08-23 |
Family
ID=12458072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3602188A Pending JPH01209743A (ja) | 1988-02-17 | 1988-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01209743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04159755A (ja) * | 1990-10-23 | 1992-06-02 | Nec Kyushu Ltd | 半導体装置 |
-
1988
- 1988-02-17 JP JP3602188A patent/JPH01209743A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04159755A (ja) * | 1990-10-23 | 1992-06-02 | Nec Kyushu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01209743A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS5895839A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| KR960006963B1 (ko) | 반도체 장치의 이중 금속배선 형성방법 | |
| JPS6010755A (ja) | 半導体装置の製造方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPS63287033A (ja) | 半導体装置の製造方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPS61202427A (ja) | 半導体装置の電極形成方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS62133723A (ja) | 半導体装置の製造方法 | |
| JPH01248642A (ja) | 半導体装置の製造方法 | |
| JPH04298039A (ja) | 半導体装置およびその製造方法 | |
| JPS61180456A (ja) | 半導体装置の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS6254943A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH01111336A (ja) | 半導体装置の製造方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPH01123435A (ja) | 半導体装置の製造方法 | |
| JPH04280432A (ja) | 半導体装置の製造方法 | |
| JPS62239552A (ja) | 半導体装置の製造方法 |