JPS5895839A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5895839A JPS5895839A JP19308081A JP19308081A JPS5895839A JP S5895839 A JPS5895839 A JP S5895839A JP 19308081 A JP19308081 A JP 19308081A JP 19308081 A JP19308081 A JP 19308081A JP S5895839 A JPS5895839 A JP S5895839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- insulator
- thin film
- metal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特にその配・線
層の形成に関する。
層の形成に関する。
従来、半導体集積回路の半導体基板上の絶縁膜の上に配
線を形成する際第１図（２）に示すように半導体基板１
１の上の絶縁膜１２の上に金属薄膜１３を蒸着もしくは
スパッタ等の方法により付着し、その後通常のフォトリ
ソグラフィー法によりパターニングされたフォトレジス
トを！スフとして選択的に湿式もしくはドライなエツチ
ング法によりエツチングをしフォトレジストを取って金
属配線を形成していた。これをさらに多層化する場合は
＄１８！ｉｌ＠に示す様に絶縁膜１４上に第２金属配線
１５をやはりフォトリソグラフィーにより形成するが、
絶縁膜１４としてプラズマＯＶＤの窒化膜又は酸化膜等
の回り込みの良い膜を用いたとしても第１配＠１３上の
段部で第２金属配線１５が断線１６をしたり、第１図（
Ｏに示すように金属膜が若干洩ってショート１７したり
するという欠点があった。
線を形成する際第１図（２）に示すように半導体基板１
１の上の絶縁膜１２の上に金属薄膜１３を蒸着もしくは
スパッタ等の方法により付着し、その後通常のフォトリ
ソグラフィー法によりパターニングされたフォトレジス
トを！スフとして選択的に湿式もしくはドライなエツチ
ング法によりエツチングをしフォトレジストを取って金
属配線を形成していた。これをさらに多層化する場合は
＄１８！ｉｌ＠に示す様に絶縁膜１４上に第２金属配線
１５をやはりフォトリソグラフィーにより形成するが、
絶縁膜１４としてプラズマＯＶＤの窒化膜又は酸化膜等
の回り込みの良い膜を用いたとしても第１配＠１３上の
段部で第２金属配線１５が断線１６をしたり、第１図（
Ｏに示すように金属膜が若干洩ってショート１７したり
するという欠点があった。
本発明の目的は上述の欠点を除去した半導体集積回路の
製造方法を提供することにある。
製造方法を提供することにある。
本発明の半導体集積回路装置の製造方法は、半導体基板
上の一層もしくは多層の絶縁膜に溝を付ける第１の工程
と、前記絶縁膜上に金属薄膜を付着する第２の工程と、
前記金属薄膜上の全面に前記金属薄膜とほぼ等しいエツ
チングレートを有する物質を塗布ないし付着し、前記第
１の工程で形成された溝を平坦にする第３の工程と、前
記第１〜第３の工程により形成された基板をドライエツ
チングし、その後金属薄膜上の物質を全て取り失り、相
互に絶縁された金属配線パターンを形成する第４の工程
とを含むことを特徴とする。そして前記第４の工程の次
に絶縁膜を形成する第５の工程と、その後前記第１〜第
４の工程と同様にしてスルーホールを開ける工程と、次
に絶縁膜を形成する工程とその次に前記第１〜第４の工
程をくり返して第２層の金属配線パターンを形成し、そ
の後以上の工程を何回もくり返して多層金属配線パター
ンを形成する工程とを含むことが好ましい。
上の一層もしくは多層の絶縁膜に溝を付ける第１の工程
と、前記絶縁膜上に金属薄膜を付着する第２の工程と、
前記金属薄膜上の全面に前記金属薄膜とほぼ等しいエツ
チングレートを有する物質を塗布ないし付着し、前記第
１の工程で形成された溝を平坦にする第３の工程と、前
記第１〜第３の工程により形成された基板をドライエツ
チングし、その後金属薄膜上の物質を全て取り失り、相
互に絶縁された金属配線パターンを形成する第４の工程
とを含むことを特徴とする。そして前記第４の工程の次
に絶縁膜を形成する第５の工程と、その後前記第１〜第
４の工程と同様にしてスルーホールを開ける工程と、次
に絶縁膜を形成する工程とその次に前記第１〜第４の工
程をくり返して第２層の金属配線パターンを形成し、そ
の後以上の工程を何回もくり返して多層金属配線パター
ンを形成する工程とを含むことが好ましい。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
本発明の実施例を示す第２図において半導体基板２１．
絶縁物Ｉ２２．絶縁物■２４．金属薄膜２３、フォトレ
ジスト２５を含む。
絶縁物Ｉ２２．絶縁物■２４．金属薄膜２３、フォトレ
ジスト２５を含む。
次にこの実施例を第２図囚〜（Ｏを参照して主な製造工
程に沿って説明する。まず第２図（４）に示すように半
導体基板２１上にある第１の絶縁物１２２上に第２の絶
縁物１２４を形成し、フォ） ＩＪソダラフイーにより
第２の絶縁物２４のみを部分的にエツチングして、第１
の絶縁物Ｉ２２を部分的に表面に出し、絶縁物による凹
凸面を形成する。そして金属薄膜２３を全面に付着させ
る。次に第２図■に示すように金属薄膜２３上にフォト
レジスト２５を全面に厚く塗布し表面が平らになるよう
にする。次に第２図（Ｏに示すようにフォトレジスト２
５と金属薄膜２３とのエツチング速度が同一になるよう
な条件でＲＩ］ｌｔ（リアクティブ嗜イオン・エツチン
グ法 り絶縁膜の曲部分（絶縁物１２４）の上の７オトレジス
ト２５及び金属薄膜２３奪全でエツチングし、絶縁物璽
２４のみを表面に出す。このようにして金属薄膜２３は
絶縁物璽２４で相互に絶縁された配線となる。そして配
線間は絶縁物Ｉによって埋められている様な構造の為平
坦になっている。
程に沿って説明する。まず第２図（４）に示すように半
導体基板２１上にある第１の絶縁物１２２上に第２の絶
縁物１２４を形成し、フォ） ＩＪソダラフイーにより
第２の絶縁物２４のみを部分的にエツチングして、第１
の絶縁物Ｉ２２を部分的に表面に出し、絶縁物による凹
凸面を形成する。そして金属薄膜２３を全面に付着させ
る。次に第２図■に示すように金属薄膜２３上にフォト
レジスト２５を全面に厚く塗布し表面が平らになるよう
にする。次に第２図（Ｏに示すようにフォトレジスト２
５と金属薄膜２３とのエツチング速度が同一になるよう
な条件でＲＩ］ｌｔ（リアクティブ嗜イオン・エツチン
グ法 り絶縁膜の曲部分（絶縁物１２４）の上の７オトレジス
ト２５及び金属薄膜２３奪全でエツチングし、絶縁物璽
２４のみを表面に出す。このようにして金属薄膜２３は
絶縁物璽２４で相互に絶縁された配線となる。そして配
線間は絶縁物Ｉによって埋められている様な構造の為平
坦になっている。
このようにして表面が平坦な高密度の配線構造を有する
半導体集積回路装置を得ることができる。
半導体集積回路装置を得ることができる。
以上に説明した工程をくり返せば断線、シ曹−ト等のな
い表面の平坦でかつ、高密度な多層配線構造を有する半
導体集積回路装置を得ることが出来る。
い表面の平坦でかつ、高密度な多層配線構造を有する半
導体集積回路装置を得ることが出来る。
本発明は以上説明したように半導体基板上の絶縁膜に溝
を形成し、その上から金属薄膜を付着しさらにその上に
前記金属薄膜とほぼ等しいエラチングレーＦを有する物
質を全面に塗布ないし付着し、前記の溝を平坦にし、前
記金属薄膜上の物質と金属薄膜とのエツチング速度が同
一となるようなエツチング条件を選んでドライエツチン
グすることにより溝の部分にのみ金属薄膜が残り、表面
の平坦な金属配線を有する半導体集積回路装置を得るこ
とが出来るという効果がある。
を形成し、その上から金属薄膜を付着しさらにその上に
前記金属薄膜とほぼ等しいエラチングレーＦを有する物
質を全面に塗布ないし付着し、前記の溝を平坦にし、前
記金属薄膜上の物質と金属薄膜とのエツチング速度が同
一となるようなエツチング条件を選んでドライエツチン
グすることにより溝の部分にのみ金属薄膜が残り、表面
の平坦な金属配線を有する半導体集積回路装置を得るこ
とが出来るという効果がある。
第１図（６）〜（至）は従来技術を用いた半導体装置の
製造方法を示す断面図、第１図（Ｑａ従来技術を用いた
半導体装置の製造方法を示す上面図、第２図（４）〜（
ＱＦｉ本発明の半導体装置の製造方法の実施例を工程順
に示した断面図、である。 尚、図において、１１．２１・・・・・・半導体基板、
１２・・・・・・絶縁膜、２２・・・・・・絶縁物１１
２４・・・・・・絶縁物１，１３．２３・・・・・・金
属薄膜（第１金属配線）、１４・・・・・・絶縁膜、１
５・曲・第２金属配線、１６・・・°°゛断線箇所、１
７°°・・・・シ目−ト箇所、２５・・曲フォトレジス
ト、である。 ＄ｆ図 第２ 図
製造方法を示す断面図、第１図（Ｑａ従来技術を用いた
半導体装置の製造方法を示す上面図、第２図（４）〜（
ＱＦｉ本発明の半導体装置の製造方法の実施例を工程順
に示した断面図、である。 尚、図において、１１．２１・・・・・・半導体基板、
１２・・・・・・絶縁膜、２２・・・・・・絶縁物１１
２４・・・・・・絶縁物１，１３．２３・・・・・・金
属薄膜（第１金属配線）、１４・・・・・・絶縁膜、１
５・曲・第２金属配線、１６・・・°°゛断線箇所、１
７°°・・・・シ目−ト箇所、２５・・曲フォトレジス
ト、である。 ＄ｆ図 第２ 図
Claims (2)
- （１） 半導体基板上の一層もしくは多層の絶縁膜に
溝を付、ける第１の工程と、前記溝°を付けた絶縁膜上
に金属薄膜を付着する第２の工程と、前記金属薄膜を付
着する第２の工程と前記金属薄膜上の全面に前記金属薄
膜とほぼ等しいエツチングレートを有する物質を塗布な
いし付着して前記第１の工程により形成された溝を平坦
にする第一３の工程と、前記第１〜第３の工程により形
成された基板をドライエツチングしてその後前記金属薄
膜上の物質を全て取り去り、相互に絶縁された金属配線
パターンを形成する第４の工程とを含んで構成されるこ
とを特徴とする半導体装置の製造方法。 - （２）前記第１〜第４の工程の次に絶縁膜を形成する第
５の工程と、その後前記第１〜第４の工程と同様にして
スルーホールを開ける工程と、次に絶縁膜を形成する工
程と、前記第１〜第４の工程をくり返して第２層の金属
配線パターンを形成しその後以上の工程をくり返して多
層金属配線パターンを形成する工程とを含んで構成され
ることを特徴とする特許請求の範囲第（１）項ｉ載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19308081A JPS5895839A (ja) | 1981-12-01 | 1981-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19308081A JPS5895839A (ja) | 1981-12-01 | 1981-12-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895839A true JPS5895839A (ja) | 1983-06-07 |
Family
ID=16301879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19308081A Pending JPS5895839A (ja) | 1981-12-01 | 1981-12-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895839A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121795A (ja) * | 1983-12-06 | 1985-06-29 | 東京応化工業株式会社 | 多層配線板の製造方法 |
| EP0716411A1 (en) * | 1994-12-05 | 1996-06-12 | Aiwa Co., Ltd. | Method for fabricating a planer thin film structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
-
1981
- 1981-12-01 JP JP19308081A patent/JPS5895839A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121795A (ja) * | 1983-12-06 | 1985-06-29 | 東京応化工業株式会社 | 多層配線板の製造方法 |
| JPH0534839B2 (ja) * | 1983-12-06 | 1993-05-25 | Tokyo Ohka Kogyo Co Ltd | |
| EP0716411A1 (en) * | 1994-12-05 | 1996-06-12 | Aiwa Co., Ltd. | Method for fabricating a planer thin film structure |
| US5800967A (en) * | 1994-12-05 | 1998-09-01 | Aiwa Research And Development, Inc. | Method for fabricating a planar thin film structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5895839A (ja) | 半導体装置の製造方法 | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPH04264728A (ja) | 半導体装置およびその製造方法 | |
| JPS6056237B2 (ja) | メツキ膜のベ−ス層構造 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JPH04298039A (ja) | 半導体装置およびその製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS61102752A (ja) | 半導体装置及びその製造方法 | |
| JPH04152526A (ja) | 半導体素子の製造方法 | |
| JPH0319227A (ja) | 半導体装置の製造方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPH01111336A (ja) | 半導体装置の製造方法 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JPS60180145A (ja) | 半導体装置の製造方法 | |
| JPS59215748A (ja) | 半導体装置の製造方法 | |
| JPH05259160A (ja) | 半導体装置の製造方法 | |
| JPS59195845A (ja) | 多層配線の製造方法 | |
| JPH05235175A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPH01143239A (ja) | 半導体装置の製造方法 |