JPS6056237B2 - メツキ膜のベ−ス層構造 - Google Patents
メツキ膜のベ−ス層構造Info
- Publication number
- JPS6056237B2 JPS6056237B2 JP10683278A JP10683278A JPS6056237B2 JP S6056237 B2 JPS6056237 B2 JP S6056237B2 JP 10683278 A JP10683278 A JP 10683278A JP 10683278 A JP10683278 A JP 10683278A JP S6056237 B2 JPS6056237 B2 JP S6056237B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- film
- plating film
- base layer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明はメッキ処理を介して基板上に選択的に作製され
る導電性メッキ膜の断面形状を制御するためのベース層
構造の技術に関するものである。
る導電性メッキ膜の断面形状を制御するためのベース層
構造の技術に関するものである。
従来一般的に用いられているＣｕ、Ａｕ等から成る導電
性メッキ膜の製作態様について第１図乃至第４図ととも
に以下に説明する。第１図に示す如く適当な基板１の主
面上に真空蒸着法等を用いて、メッキ膜のベース層とな
るＣｕ９Ａｕ等の導電膜２を全面形成し、導電膜２のメ
ッキ不要部分をレジスト等でマスクしてメッキ膜の被着
を防止し、必要部分のみに選択的に導電性メッキ膜３を
作製する方式、あるいは第２図に示す如く、適当な基板
１の主面上に上記同様メッキ膜のベース層として導電膜
２をメッキの必要な部分のみに形成し、この導電膜２上
に導電性メッキ膜３を作製する方式がある。しカルなが
ら第１図に示す方式に於いては、作製された導電性メッ
キ膜３を第３図に示す如く真空蒸着法、スパッタリング
法等を用いて、ＳｉＯ、ＳｉＯ、、Ａ１。
性メッキ膜の製作態様について第１図乃至第４図ととも
に以下に説明する。第１図に示す如く適当な基板１の主
面上に真空蒸着法等を用いて、メッキ膜のベース層とな
るＣｕ９Ａｕ等の導電膜２を全面形成し、導電膜２のメ
ッキ不要部分をレジスト等でマスクしてメッキ膜の被着
を防止し、必要部分のみに選択的に導電性メッキ膜３を
作製する方式、あるいは第２図に示す如く、適当な基板
１の主面上に上記同様メッキ膜のベース層として導電膜
２をメッキの必要な部分のみに形成し、この導電膜２上
に導電性メッキ膜３を作製する方式がある。しカルなが
ら第１図に示す方式に於いては、作製された導電性メッ
キ膜３を第３図に示す如く真空蒸着法、スパッタリング
法等を用いて、ＳｉＯ、ＳｉＯ、、Ａ１。
Ｏ、、Ｓｉ３Ｎ。等の絶縁膜４で段差被覆する場合、導
電性メッキ膜３と導電膜２との接合部分に生じた切れ込
み部５のため完全に段差が被覆されす、また絶縁膜４上
に層設される導電層６が段切れを起こす結果となる。導
電性メッキ膜３と導電膜２との接合部に生じる切れ込み
部５は導電膜２上をマスクしたレジストを導電性メッキ
膜３形成後除去した時にレジスト上に載置した導電性メ
ッキ膜３の端部がレジスト除去によりその下面側に空洞
を作るために起こるものである。一方、第２図に示す方
式に於いては、ベース層である導電膜２の端部形状に即
して、作製された導電性メッキ膜３の端部傾斜が急峻と
なるため、真空蒸着法、スパッタリング法等を用いて上
記絶縁膜４て段差被覆した場合、第４図に示す如く段差
部分に絶縁膜４の破断部分が発生し、同様に完全な段差
被覆が行なわれず、絶縁膜４上に層設される導電層６は
段切れを起こす。
電性メッキ膜３と導電膜２との接合部分に生じた切れ込
み部５のため完全に段差が被覆されす、また絶縁膜４上
に層設される導電層６が段切れを起こす結果となる。導
電性メッキ膜３と導電膜２との接合部に生じる切れ込み
部５は導電膜２上をマスクしたレジストを導電性メッキ
膜３形成後除去した時にレジスト上に載置した導電性メ
ッキ膜３の端部がレジスト除去によりその下面側に空洞
を作るために起こるものである。一方、第２図に示す方
式に於いては、ベース層である導電膜２の端部形状に即
して、作製された導電性メッキ膜３の端部傾斜が急峻と
なるため、真空蒸着法、スパッタリング法等を用いて上
記絶縁膜４て段差被覆した場合、第４図に示す如く段差
部分に絶縁膜４の破断部分が発生し、同様に完全な段差
被覆が行なわれず、絶縁膜４上に層設される導電層６は
段切れを起こす。
本発明は上記問題点に鑑み、メッキ膜のベース゛層を２
層以上の多層構造とし、各層の電気抵抗率を異なる値に
設定することにより、導電性メッキ膜の段差部形状を改
善し、段差被覆を確実ならしめることのできる新規有用
なメッキ膜のベース層構造を提供することを目的とする
ものである。
層以上の多層構造とし、各層の電気抵抗率を異なる値に
設定することにより、導電性メッキ膜の段差部形状を改
善し、段差被覆を確実ならしめることのできる新規有用
なメッキ膜のベース層構造を提供することを目的とする
ものである。
以下、本発明の１実施例について図面を参照しながら詳
細に説明する。第５図は本発明の１実施例の説明に供す
るメッキ膜のベース層構造の構成断面図である。
細に説明する。第５図は本発明の１実施例の説明に供す
るメッキ膜のベース層構造の構成断面図である。
基板１上にＣｕ，Ａｕ等より電気抵抗率ρの高い第１の
導電膜７、例えばＦｅ，Ｎｉ，Ｍｎ膜等を真空蒸着法に
より層設し、この第１の導電膜７上にＣｕ，Ａｕ等から
成る低抵抗率の第２の導電膜８を真空蒸着法により形成
する。
導電膜７、例えばＦｅ，Ｎｉ，Ｍｎ膜等を真空蒸着法に
より層設し、この第１の導電膜７上にＣｕ，Ａｕ等から
成る低抵抗率の第２の導電膜８を真空蒸着法により形成
する。
更に化学エッチング法等を用いて第１の導電膜７より第
２の導電膜８の方がエッチング速度が速くなるエッチン
グ液を用いて、メッキ不要の導電膜７，８を選択的にエ
ッチング除去する。このようなエッチング液としては、
例えば第１の導電層７をＮｉｌ第２の導電層８をＣｕで
形成した場合（ＮＨ，）２Ｓ２０８とＨＮＯ，の混合液
が用いられる。このエッチング工程に於いて、第１、第
２の導電膜７，８の端部は、エッチング速度が相違する
ため、第２の導電膜８がより多くエッチング除去されて
階段状の形状を呈することとなる。次にこの第１及び第
２の導電膜７，８上に導電性メッキ膜３を形成すると、
第１の導電膜７に比べて第２の導電膜８は電気抵抗率ρ
が低いためより多くのメッキ層が形成され、逆に第１の
導電膜７の端部露出面側のメッキ層は薄く形成される。
従つて結果的に導電性メッキ膜３の端部傾斜は穏やかな
傾斜角を呈することとなる。また第１及び第２の導電膜
７，８の階段形状及び電気抵抗率を変化させることによ
り導電性メッキ膜３の断面形状を適宜制御することが可
能と，なる。導電性メッキ膜３の端部傾斜が緩慢になる
と、真空蒸着法、スパッタリング法等で導電性メッキ膜
３の段差被覆を行なうための絶縁膜４は破断することな
く、導電性メッキ膜３の膜厚の数分の１程度の薄い膜厚
で充分に段差被覆することができる。
２の導電膜８の方がエッチング速度が速くなるエッチン
グ液を用いて、メッキ不要の導電膜７，８を選択的にエ
ッチング除去する。このようなエッチング液としては、
例えば第１の導電層７をＮｉｌ第２の導電層８をＣｕで
形成した場合（ＮＨ，）２Ｓ２０８とＨＮＯ，の混合液
が用いられる。このエッチング工程に於いて、第１、第
２の導電膜７，８の端部は、エッチング速度が相違する
ため、第２の導電膜８がより多くエッチング除去されて
階段状の形状を呈することとなる。次にこの第１及び第
２の導電膜７，８上に導電性メッキ膜３を形成すると、
第１の導電膜７に比べて第２の導電膜８は電気抵抗率ρ
が低いためより多くのメッキ層が形成され、逆に第１の
導電膜７の端部露出面側のメッキ層は薄く形成される。
従つて結果的に導電性メッキ膜３の端部傾斜は穏やかな
傾斜角を呈することとなる。また第１及び第２の導電膜
７，８の階段形状及び電気抵抗率を変化させることによ
り導電性メッキ膜３の断面形状を適宜制御することが可
能と，なる。導電性メッキ膜３の端部傾斜が緩慢になる
と、真空蒸着法、スパッタリング法等で導電性メッキ膜
３の段差被覆を行なうための絶縁膜４は破断することな
く、導電性メッキ膜３の膜厚の数分の１程度の薄い膜厚
で充分に段差被覆することができる。
この状態を第６図に示す。また第７図に示す如く絶縁膜
４上に導電層６を積層した場合、導電層６は段切れを起
こすことなく絶縁層６に沿つて連続的に層設することが
できる。以上詳説した如く本発明によれば品質の良好な
絶縁膜による段差被覆が得られるため、導電膜のよソー
層の多層化に寄与することができる。
４上に導電層６を積層した場合、導電層６は段切れを起
こすことなく絶縁層６に沿つて連続的に層設することが
できる。以上詳説した如く本発明によれば品質の良好な
絶縁膜による段差被覆が得られるため、導電膜のよソー
層の多層化に寄与することができる。
尚ベース層の構造は３層以上の多層構造体とすることも
当然に可能である。
当然に可能である。
第１図、第２図、第３図及び第４図は従来の導電性メッ
キ膜の製作態様を説明する構成断面図である。 第５図は本発明の１実施例の説明に供するベース層構造
の構成断面図である。第６図は第５図に示す導電性メッ
キ膜を段差被覆した時の状態を示す構成断面図である。
第７図は第６図に示す絶縁膜上に更に導電層を積層した
時の状態を示す構成断面図である。１・・・・・・基板
、３・・・・・・導電性メッキ膜、４・・・・・・絶縁
膜、７・・・・・・第１の導電膜、８・・・・・・第２
の導電膜。
キ膜の製作態様を説明する構成断面図である。 第５図は本発明の１実施例の説明に供するベース層構造
の構成断面図である。第６図は第５図に示す導電性メッ
キ膜を段差被覆した時の状態を示す構成断面図である。
第７図は第６図に示す絶縁膜上に更に導電層を積層した
時の状態を示す構成断面図である。１・・・・・・基板
、３・・・・・・導電性メッキ膜、４・・・・・・絶縁
膜、７・・・・・・第１の導電膜、８・・・・・・第２
の導電膜。
Claims (1)
- １ メッキ処理を介して導電性メッキ膜が被着されるベ
ース層を、前記導電性メッキ膜が被着される側より順次
端部の拡張露出された二層以上の多層積層体で階段状に
構成し、該多層積層体の前記導電性メッキ膜が被着され
る側に向かつて電気抵抗率を漸減せしめたことを特徴と
するメッキ膜のベース層構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10683278A JPS6056237B2 (ja) | 1978-08-30 | 1978-08-30 | メツキ膜のベ−ス層構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10683278A JPS6056237B2 (ja) | 1978-08-30 | 1978-08-30 | メツキ膜のベ−ス層構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5534651A JPS5534651A (en) | 1980-03-11 |
| JPS6056237B2 true JPS6056237B2 (ja) | 1985-12-09 |
Family
ID=14443705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10683278A Expired JPS6056237B2 (ja) | 1978-08-30 | 1978-08-30 | メツキ膜のベ−ス層構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6056237B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257137U (ja) * | 1985-09-28 | 1987-04-09 | ||
| JPS62192225U (ja) * | 1986-05-28 | 1987-12-07 | ||
| JPS63228032A (ja) * | 1987-03-16 | 1988-09-22 | Shimadzu Corp | 電子天びん |
-
1978
- 1978-08-30 JP JP10683278A patent/JPS6056237B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257137U (ja) * | 1985-09-28 | 1987-04-09 | ||
| JPS62192225U (ja) * | 1986-05-28 | 1987-12-07 | ||
| JPS63228032A (ja) * | 1987-03-16 | 1988-09-22 | Shimadzu Corp | 電子天びん |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5534651A (en) | 1980-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US4899439A (en) | Method of fabricating a high density electrical interconnect | |
| JPS61501738A (ja) | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 | |
| EP0114133B1 (fr) | Procédé de fabrication de conducteurs pour circuits intégrés, en technologie planar | |
| JPH07226434A (ja) | 半導体素子のブァイアフラグの形成方法 | |
| JPS5967649A (ja) | 多層配線の製造方法 | |
| JPS6056237B2 (ja) | メツキ膜のベ−ス層構造 | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| JP2938341B2 (ja) | 同軸構造の配線の形成方法 | |
| JPS5856760B2 (ja) | 導電性メッキ膜の作製方法 | |
| GB2283614A (en) | Method for manufacture of multilayer wiring board | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JP3126862B2 (ja) | 金属パターンの形成方法 | |
| JPS60113445A (ja) | 半導体素子の製造方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| US4693783A (en) | Method of producing interconnections in a semiconductor integrated circuit structure | |
| JPS5895839A (ja) | 半導体装置の製造方法 | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JPH104029A (ja) | 薄膜コンデンサ、及びその製造方法 | |
| JPS61140134A (ja) | 半導体装置の製造方法 | |
| JPH02137329A (ja) | 多層配線用Ａｌ薄膜 | |
| JPS602060A (ja) | 積層型平面コイルの製造方法 | |
| KR0159647B1 (ko) | 전기 도금에 의한 금속층 형성 방법 | |
| JPH05308182A (ja) | 膜回路基板の製造方法 |