JPH02137329A - 多層配線用Al薄膜 - Google Patents

多層配線用Al薄膜

Info

Publication number
JPH02137329A
JPH02137329A JP29204488A JP29204488A JPH02137329A JP H02137329 A JPH02137329 A JP H02137329A JP 29204488 A JP29204488 A JP 29204488A JP 29204488 A JP29204488 A JP 29204488A JP H02137329 A JPH02137329 A JP H02137329A
Authority
JP
Japan
Prior art keywords
layer
thin film
layers
density
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29204488A
Other languages
English (en)
Inventor
Hiroyuki Okamoto
弘之 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP29204488A priority Critical patent/JPH02137329A/ja
Publication of JPH02137329A publication Critical patent/JPH02137329A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はAl配線上に絶縁膜あるいは半導体膜が形成さ
れる多層配線用Al薄膜に関する。
〔従来の技術およびその問題点〕
一般に、Alの多層配線上にSiN:H2SiO3,5
iON等の絶縁膜、あるいはa−8i :H,a−8i
 :0:H膜等の半導体膜を形成する場合、Alのステ
ップ形状によって、それらの膜厚形状や膜質が変化する
ことが知られている(例えば、超LSIプロセスデータ
ハンドブック、サイエンスフォーラム社、P323.3
24)。すなわち5段差のある基板を薄膜で被覆する場
合、凹凸の激しい表面では、薄膜は部分的に薄くなり、
デバイスの歩留りや信頼性の点で問題となっていた。
従来、ステップカバレージを向上させる手段としては、
被覆膜(カバレージ)を制御する手段が知られている。
例えば、基板温度を上昇させ、基板表面での粒子の移動
度を上げる方法、またステップ側面への入射粒子を増加
させるために斜め蒸着や薄膜形成時の圧力を最適化させ
る方法、さらに膜質の弱い所をエツチングしながら薄膜
を形成する平坦化技術等がこれである。
ステップカバレージを向上させる別のアプローチとして
、ステップの形状の制御がある。これはステップの傾斜
がきついとその側面に着く膜の密度が低下するだけでな
く、ステップ部の頂点や底部の曲率半径が小さいと、そ
の付近に形成された絶縁膜や半導体膜に密度の低下やボ
イドの発生が見られることから、ステップ形状をゆるや
かな傾斜にしてこれを防ぐ方法である。
標準的なウェットエツチングによってAl配線部を作製
する場合、ステップの傾斜がゆるやかでも第2図に示す
ようにステップの頂点部の曲率半径が小さくなることが
多い。なお、第2図において、1はレジスト層、3はA
l層、4は下地層を示す。
これを防止する手段として、Al層3とレジストW11
との間に多孔性のアルミナ層2′を形成する方法が提案
されている( T 、 A gatsumaet al
 : J 、 E 、 S 、、122,825(19
75)またはフォトエツチングと微細加工総合電子出版
社P85)。
これを第3図にに示す。この方法によると、レジスト層
1の下のアルミナ層2′がエッチ液に対してAlのエツ
チング速度に比較して速いのでAl層3のアンダーカッ
トが増加してゆるやかな傾□斜にエツチングされるよう
になる。しかしながら、多孔性のアルミナ層2′は比抵
抗が高いために他の導体とのコンタクトをとるためには
その部分を除去せねばならない。また、多孔性のアルミ
ナ層2′の形成は陽極酸化によるため、工程が複雑化す
るという問題点を有するものであった。
〔発明が解決しようとする課題〕
本発明は上記した従来技術の問題点を改善し、レジスト
層とエッチ液を用いたAl配線形成時にゆるやかな傾斜
のステップ形状の制御を可能とし、An配繰上に絶縁膜
や半導体膜を形成する場合に良好なステップカバレージ
をもたせた多層配線用Al薄膜を提供することを目的と
するものである。
(課題を解決するための手段) 本発明はAl配線上に絶縁膜あるいは半導体膜が形成さ
れる多層配線用Al薄膜において、前記Al薄膜が密度
の異なる少なくとも2層の構成を有し、Al薄膜層のレ
ジスト層と接する面側に低密度のAl層が配置されたこ
とを特徴とするものである。
本発明でいう低密度のAl層とはその密度が1.4〜2
.0g/ffl、好ましくは1.5〜1.8g/cdの
ものをいい、その膜厚は100〜1000人、好ましく
は100〜200人程度とする。
第1図は本発明の構成においてエッチ液によりエツチン
グした場合の模式図を示すものである。この第1図にお
ける低密度Al7fj2は前述のような密度を有し1通
常のAl薄膜の密度2.3〜2;4g/cn?に対し、
相対的に低密度を有するものである。このAly/B3
と低密度10層2とは第1図では2層で示されているが
、2以上の層構成であってもよい。この場合にはレジス
ト層1に接する面側のAl層になるに従って密度が小さ
くなるように構成する。第1図に示すように、上記の如
き構成のものをエッチ液によりエツチングすると、低密
度10層2のエッチ液に対するエツチング速度がAl層
3のエツチング速度に比べて大きいためにAl層3とレ
ジスト層1の間にエッチ液が速やかに浸透し、ゆるやか
な傾斜のスッテプが得られる。この点は第2図に示した
多孔性アルミナ層2′と同様ではあるが、本発明の低密
度10層2は抵抗が低く、また膜厚を十分に薄く形成で
きるので、他の導体とコンタクトをとる場合にも除去す
る必要がなく、さらに低密度10層2はAl層3の形成
に続いてほぼ同時に連続して形成できるものである。
次に、低密度10層2を例として真空蒸着法を用いて形
成する場合を第4図を参照して説明する。
まず、真空室6内の回転機構5に下地層4をセットし、
ベース圧力として約2 X 10−’Torr台まで予
備排気した後、同じ真空室6内にセットされた蒸着源8
を加熱することによりAlを蒸着させる。この時の真空
室6内の圧力は約1×10−’Torrである。これに
より、下地M4上にAl層3が約9000人形成される
。続いて、真空室6内にバリアプルリークバルブ7を通
して空気を送り込み、圧力計9にて圧力を確認しながら
圧力を2 X 10””〜2 X 1O−3Torr台
に設定する。
そして、Al蒸着を続けることにより、約500人の低
密度Al層2形成される。このように、低密度Al層2
の密度は主に蒸着中の真空室内の圧力によって自由にコ
ントロールでき、典型的な値としては、圧力4 X 1
0−’Torrで密度約1.5g/−である。そしてこ
の時の低密度Al層の比抵抗は3.0〜3.3μΩcm
であり、導体とも良好なコンタクトがとれるものである
このようにして得られたAl層暎のエツチング工程を次
に説明する。Al薄膜の表面、この場合には低密度Al
層2上にレジスト層1として1例えば東京応化工業課0
MR63を用い、約3μmの厚さでレジスト層1を形成
する。次にエッチ液(H,PO4,HN○、、CH,C
0OH。
H2O等)40℃中でAl層(2と3)を同時エツチン
グする。この時、上述した典型的な低密度Al層2の密
度を1.5g/alとすると、この低密度へΩ層2のエ
ツチング速度は約50人/Sで、Al層3の約1.6倍
のエツチング速度を有する。
第5図には、第2図に示した如き従来の条件でエツチン
グした後、レジスト層1を剥離除去し、その上にGD法
によるP−8iN:H膜10を約1μ曽の厚さで堆積し
た場合の典型的な実験例を示す説明図である。このよう
に、従来方法ではステップ部の頂点の曲率半径が小さく
この上に製膜されるP−8iN:H膜10にクラックに
やボイドVが発生しやすくなるものである。
これに対し、本発明による実験例では第6図に示される
ように、ステップ部の傾斜がゆるやかでステップ部の頂
点の角度が鈍角である特徴を有しており、 P−8i 
N : HllilOのステップカバレージも良好であ
る。なお、第6図(a)は密度1.5g/ad、膜厚2
00人の低密度Al!!2を設けた場合、(b)は密度
2.0g/a&、膜厚100人の低密度Al層2を設け
た場合をそれぞれ示す。
P−8iN:H膜10の製膜条件は、基板温度280℃
、RFパワー300W、 S i H440SCCM、
NH。
200SCCM、 N、600SCCM、電極間距離3
0nuaとした。
(発明の効果) 以上のような本発明によれば、Aρ薄膜を密度の異なる
少なくとも2層構成とし、このAl薄膜層のレジスト層
と接する面側に低密度のAl層が配置されるため、従来
に比ベニ程数が少なく、Al配線のテーパーエツチング
が可能となり、良好なステップカバレージおよび良好な
導体とのコンタクトが図れる多層配線用Al薄膜が得ら
れる。
【図面の簡単な説明】
第1図は本発明の構成のものをエツチングした場合の説
明図である。 第2図および第3図は従来例のものをエツチングした場
合の説明図である。 第4図は本発明に係る多層配線用Al薄膜を形成する場
合の一例として真空蒸着による場合の説明図である。 第5図は第2図に示した従来例によりエツチングした後
、P −S i N : H膜を製膜した場合の説明図
である。 第6図は本発明に係る多層配線用Al薄膜をエツチング
した後、P−3iN:H膜を製膜した場合の説明図であ
る。 1・・・レジスト層     2・・・低密度Al層2
′・・・多孔性アルミナ層 3・・・Al層4・・・下
地層       5・・・回転機構6・・・真空室 7・・・バリアプルリークバルブ 8・・・蒸着源       9・・・圧力計10・・
・P−8i N : H暎 帛! 圓 帛20 尾3図 鳥4図 帛5図 「 (ω (b)

Claims (1)

    【特許請求の範囲】
  1. 1、Al配線上に絶縁膜あるいは半導体膜が形成される
    多層配線用Al薄膜において、前記Al薄膜が密度の異
    なる少なくとも2層の構成を有し、Al薄膜層のレジス
    ト層と接する面側に低密度のAl層が配置されたことを
    特徴とする多層配線用Al薄膜。
JP29204488A 1988-11-18 1988-11-18 多層配線用Al薄膜 Pending JPH02137329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29204488A JPH02137329A (ja) 1988-11-18 1988-11-18 多層配線用Al薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29204488A JPH02137329A (ja) 1988-11-18 1988-11-18 多層配線用Al薄膜

Publications (1)

Publication Number Publication Date
JPH02137329A true JPH02137329A (ja) 1990-05-25

Family

ID=17776810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29204488A Pending JPH02137329A (ja) 1988-11-18 1988-11-18 多層配線用Al薄膜

Country Status (1)

Country Link
JP (1) JPH02137329A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153219A (ja) * 2004-09-15 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置
JPWO2013035510A1 (ja) * 2011-09-05 2015-03-23 Sppテクノロジーズ株式会社 プラズマエッチング方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153219A (ja) * 2004-09-15 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置
US8786794B2 (en) 2004-09-15 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9252227B2 (en) 2004-09-15 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9716180B2 (en) 2004-09-15 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10109744B2 (en) 2004-09-15 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10573757B2 (en) 2004-09-15 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10903367B2 (en) 2004-09-15 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11482624B2 (en) 2004-09-15 2022-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2013035510A1 (ja) * 2011-09-05 2015-03-23 Sppテクノロジーズ株式会社 プラズマエッチング方法

Similar Documents

Publication Publication Date Title
US4584079A (en) Step shape tailoring by phase angle variation RF bias sputtering
JPH02137329A (ja) 多層配線用Al薄膜
JPS61180458A (ja) 半導体装置の製造方法
JP3055176B2 (ja) 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法
JPH0551174B2 (ja)
JP2938341B2 (ja) 同軸構造の配線の形成方法
JPS6056237B2 (ja) メツキ膜のベ−ス層構造
JPS6052043A (ja) 配線構造の製造方法
JPH02273922A (ja) スルーホールの形成方法
JPS6379347A (ja) 半導体装置の製造方法
JPS63161645A (ja) 半導体装置の製造方法
JPS6248291B2 (ja)
JPS6146051A (ja) 配線方法
JPH0590203A (ja) 半導体装置の製造方法
JPS61222235A (ja) 半導体装置の製造方法
JPS5947740A (ja) 半導体装置の製造方法
JPS5961144A (ja) 半導体装置の製造方法
JPS5895839A (ja) 半導体装置の製造方法
JPS6261334A (ja) パタ−ンの形成方法
JPS639660B2 (ja)
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS5856760B2 (ja) 導電性メッキ膜の作製方法
JPS63226040A (ja) 半導体集積回路装置の製造方法
JPS6130053A (ja) 段差の被覆方法
JPS6387799A (ja) コンタクトホ−ルの形成方法