JPWO2013035510A1 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JPWO2013035510A1
JPWO2013035510A1 JP2013532519A JP2013532519A JPWO2013035510A1 JP WO2013035510 A1 JPWO2013035510 A1 JP WO2013035510A1 JP 2013532519 A JP2013532519 A JP 2013532519A JP 2013532519 A JP2013532519 A JP 2013532519A JP WO2013035510 A1 JPWO2013035510 A1 JP WO2013035510A1
Authority
JP
Japan
Prior art keywords
etching
film
semiconductor substrate
speed
gap semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013532519A
Other languages
English (en)
Other versions
JP5819969B2 (ja
Inventor
彰一 村上
彰一 村上
尚弥 池本
尚弥 池本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPP Technologies Co Ltd
Original Assignee
SPP Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPP Technologies Co Ltd filed Critical SPP Technologies Co Ltd
Priority to JP2013532519A priority Critical patent/JP5819969B2/ja
Publication of JPWO2013035510A1 publication Critical patent/JPWO2013035510A1/ja
Application granted granted Critical
Publication of JP5819969B2 publication Critical patent/JP5819969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明の解決課題は、ワイドギャップ半導体基板にテーパ状の凹部を形成することができるプラズマエッチング方法を提供することである。解決手段としては、ワイドギャップ半導体基板Ｋの表面に、当該ワイドギャップ半導体基板Ｋよりもエッチング速度の大きな高速エッチング膜Ｅを形成させ、その上に開口部を有したマスクＭを形成する。そして、高速エッチング膜Ｅ及びマスクＭが形成されたワイドギャップ半導体基板Ｋを基台に載置し、当該ワイドギャップ半導体基板Ｋを２００℃以上に加熱した後、処理チャンバ内に供給されたエッチングガスをプラズマ化するとともに、基台にバイアス電位を与え、ワイドギャップ半導体基板Ｋをエッチングする。

Description

本発明は、ワイドギャップ半導体基板をプラズマエッチングするプラズマエッチング方法に関し、特に、ワイドギャップ半導体基板にテーパ状の溝や穴を形成するプラズマエッチング方法に関する。
近年、半導体の材料として、ワイドギャップ半導体基板が注目を浴びている。このワイドギャップ半導体基板は、従来から広く用いられているシリコン基板やヒ化ガリウム（ＧａＡｓ）基板などに比べ、結晶の格子定数が小さくバンドギャップが大きいという特徴を持っており、優れた物性を有することからシリコン基板やＧａＡｓ基板ではカバーすることのできない分野などへの応用が期待されている。ワイドギャップ半導体基板としては、一般的に周期表第２周期に属する炭素（Ｃ）や窒素（Ｎ）、酸素（Ｏ）などの元素を含む化合物からなり、例えば、炭化ケイ素（ＳｉＣ）や酸化亜鉛（ＺｎＯ）、或いは、窒化ガリウム（ＧａＮ），窒化アルミニウム（ＡｌＮ），窒化ホウ素（ＢＮ），リン化ホウ素（ＢＰ）などの所謂III−V族化合物などが挙げられる。
ところが、上述したように、ワイドギャップ半導体基板として用いられる炭化ケイ素などは、シリコンなどと比較して結晶の格子定数が小さい、すなわち、各原子間が強固に結合しているため、原子間の結合を切断し難く、シリコン基板などと比較して、エッチング加工を行い難いという欠点を有している。そこで、本願出願人らは、このようなワイドギャップ半導体基板をプラズマエッチングする方法として、特開２０１１−０９６７００号公報に開示されたプラズマエッチング方法を提案している。
このプラズマエッチング方法は、ワイドギャップ半導体基板の１つである炭化ケイ素基板の表面にマスクとして二酸化ケイ素（ＳｉＯ２）膜が形成された基板をエッチング対象とし、Ｈｅガスなどの不活性ガスを処理チャンバ内に供給しプラズマ化して不活性ガス由来のイオンなどを生成するとともに、炭化ケイ素基板が載置された基台にバイアス電位を与え、生成されたイオンを炭化ケイ素基板に入射させることで当該炭化ケイ素基板を２００℃〜４００℃の温度範囲内の所定のエッチング処理温度まで加熱する。ついで、ＳＦ６などのエッチングガスを処理チャンバ内に供給しプラズマ化してイオンや反応種などを生成するとともに、基台にバイアス電位を与え、炭化ケイ素基板の温度を前記エッチング処理温度に維持した状態で当該炭化ケイ素基板を生成したイオンによるスパッタリングやラジカルとの化学反応によってエッチングするというものである。
このプラズマエッチング方法によれば、基台に載置された炭化ケイ素基板を所定のエッチング処理温度まで加熱することによって、炭化ケイ素基板を構成するケイ素（Ｓｉ）や炭素（Ｃ）間の結合を切断するのに必要なエネルギーの一部を与えることができ、原子間の結合を切断し易くなるため、エッチング加工が行い易くなり、また、高精度なエッチング加工も可能となる。
特開２０１１−０９６７００号公報
ところで、半導体基板上にエッチングによって形成した構造である溝や穴など（以下、「凹部」という）には、例えば、後工程で金属が充填されて回路が形成される。この際、凹部の形状が金属を密に充填し難い形状、例えば、ボウイング形状である場合には、凹部の内部に金属が密に充填されないため、回路に欠陥が生じ、導通不良などの問題が発生する。したがって、凹部の形状は金属を密に充填し易い形状、例えば、テーパ形状であることが好ましい。
ところが、上記従来のプラズマエッチング方法によって、炭化ケイ素基板にエッチング処理を施した場合、凹部の形状がボウイング形状になってしまい、テーパ状の凹部を形成することができなかった。これは、以下の理由によるものと考えられる。
上記従来のプラズマエッチング方法によって、炭化ケイ素基板にエッチング処理を施した場合、上述したように、各原子間の結合が切断され易くなるため、ラジカルなどの反応種との化学反応による等方的なエッチングが進行し易くなるが、炭化ケイ素基板のマスク直下部では、炭化ケイ素基板と反応種との接触が希薄であるため、この等方的なエッチングがあまり進行しない。また、マスク直下部の近傍は、前記イオンによってスパッタリングされ難いのに対して、これ以外の部分（特に、凹部側壁の中央部分）は、イオンによるスパッタリングによってエッチングされ易いため、前記直下部近傍は、これ以外の部分に比べ、エッチングの進行が遅くなる。このため、炭化ケイ素基板に形成される凹部の形状は、上述した所謂ボウイング形状になるものと考えられる。
本発明は、以上の実情に鑑みなされたものであって、エッチング加工を容易且つ高精度に行うことができるとともに、ワイドギャップ半導体基板にテーパ状の凹部を形成することができるプラズマエッチング方法、また、凹部のテーパ角度を所望の角度にすることができるプラズマエッチング方法の提供をその目的とする。
上記目的を達成するための本発明は、
プラズマ化した反応性エッチングガスを用いて、処理チャンバ内に配置された基台上に載置されるワイドギャップ半導体基板をプラズマエッチングする方法であって、
前記反応性エッチングガスをプラズマ化して生成される反応種により、前記ワイドギャップ半導体基板の構成成分よりも速い速度でエッチングされる成分からなる高速エッチング膜を、前記ワイドギャップ半導体基板の表面に形成する成膜工程と、
前記ワイドギャップ半導体基板の表面に形成した高速エッチング膜上に、開口部を有するマスクを形成するマスク形成工程と、
前記ワイドギャップ半導体基板を前記処理チャンバ内の基台上に載置して、該ワイドギャップ半導体基板を２００℃以上に加熱し、前記反応性エッチングガスを前記処理チャンバ内に供給してプラズマ化するとともに、前記ワイドギャップ半導体基板が載置された基台にバイアス電位を印加して、前記プラズマ化した反応性エッチングガスによって、前記開口部を通して前記高速エッチング膜及び前記ワイドギャップ半導体基板をエッチングするエッチング工程とを行うようにしたことを特徴とするプラズマエッチング方法に係る。
この発明によれば、まず、ワイドギャップ半導体基板をプラズマエッチングするに当たり、当該ワイドギャップ半導体基板の表面に、反応種との化学反応により、ワイドギャップ半導体基板の構成成分よりも速い速度でエッチングされる成分で構成された高速エッチング膜を形成する。尚、反応性エッチングガスとしては、フッ素系ガスや塩素系ガスが挙げられる。
ついで、ワイドギャップ半導体基板の表面に形成された高速エッチング膜の上に開口部を有するマスクを形成する。
そして、この高速エッチング膜及びマスクが形成されたワイドギャップ半導体基板を前記基台上に載置して２００℃以上に加熱し、反応性エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、ワイドギャップ半導体基板が載置された基台にバイアス電位を与え、プラズマ化された反応性エッチングガスによってワイドギャップ半導体基板及び高速エッチング膜をエッチングする。尚、ワイドギャップ半導体基板の加熱温度は、２００℃〜１０００℃であることが好ましい。
以下、図１を参照しつつ、ワイドギャップ半導体基板にテーパ状の凹部が形成する過程について説明する。尚、図１において、ワイドギャップ半導体基板にはＫ、高速エッチング膜にはＥ、マスクにはＭの符号を付した。
まず、図１（ａ）に示すように、高速エッチング膜ＥのＥ１部位が反応性エッチングガスをプラズマ化することで生成したイオンによるスパッタリングや反応種との化学反応によってエッチングされるとともに、高速エッチング膜ＥのＥ２部位が反応種との化学反応によってエッチングされる。これにより、ワイドギャップ半導体基板ＫのＫ１部位が露出するとともに、マスクの下に位置するＫ２部位も露出する。
ついで、図１（ｂ）に示すように、高速エッチング膜ＥのＥ１部位がエッチングされることで露出したワイドギャップ半導体基板ＫのＫ１部位がエッチングされる。また、高速エッチング膜Ｅのエッチング速度がワイドギャップ半導体基板Ｋよりも速いため、ワイドギャップ半導体基板Ｋの側壁であるＫ３部位よりもＥ２部位の方が速くエッチングされる。これにより、ワイドギャップ半導体基板ＫのＫ２部位が更に露出し、当該Ｋ２部位とマスクＭとの間に前記反応種が入り込み、Ｋ２部位の等方性エッチングが進行する。
図１（ｃ）に示すように、その後も同様に、ワイドギャップ半導体基板ＫのＫ１部位のエッチングが進行する。また、高速エッチング膜ＥのＥ２部位のエッチングが進行することで、高速エッチング膜Ｅに覆われていたワイドギャップ半導体基板ＫのＫ２部位が徐々に露出していき、当該Ｋ２部位も徐々に等方的にエッチングされる。
そして、ワイドギャップ半導体基板ＫのＫ２部位がエッチングされていくとともに、Ｋ１部位もエッチングされていき、最終的に、図１（ｄ）に示すようにテーパ状の凹部（エッチング構造）が形成される。
斯くして、本発明のプラズマエッチング方法においては、ワイドギャップ半導体基板とマスクとの間に、ワイドギャップ半導体基板よりもエッチングされ易くエッチング速度の速い高速エッチング膜を形成させたことにより、高速エッチング膜がエッチングされ、ワイドギャップ半導体基板とマスクとの間に間隙が生じ、当該間隙に反応性エッチングガスをプラズマ化することで生成した反応種が入り込み、ワイドギャップ半導体基板のマスクの下に位置する部位がエッチングされることで、テーパ状の凹部を形成することができる。尚、本願でいう「テーパ状」とは、凹部における、底面の幅よりも開口部の幅の方が大きく、側壁が直線に近いものをいうものとする。また、本願では、図１（ｄ）に示すように、凹部底面と側壁面とがなす角度θを「テーパ角度」と定義する。
尚、ワイドギャップ半導体基板としては、炭化ケイ素基板が一例として挙げられるが、これに限られるものではなく、例えば、酸化亜鉛（ＺｎＯ）、或いは、窒化ガリウム（ＧａＮ），窒化アルミニウム（ＡｌＮ），窒化ホウ素（ＢＮ），リン化ホウ素（ＢＰ）などの所謂III−V族化合物などであっても良い。
また、前記反応性エッチングガスは、ワイドギャップ半導体基板が炭化ケイ素である場合にはフッ素系ガスであることが好ましい。尚、フッ素系ガスとしては、ＳＦ６ガスやＣＦ４ガスなどが挙げられる。
また、ワイドギャップ半導体基板が炭化ケイ素であり、当該ワイドギャップ半導体基板をフッ素系ガスを用いてエッチングする場合、高速エッチング膜は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）といったチタン系材料や、タングステンシリサイド（ＷＳｉ），アモルファスシリコン（α−Ｓｉ），ポリシリコン（ｐ−Ｓｉ），窒化シリコン（ＳｉｘＮｙ）といったシリコン系材料のうちの、少なくとも一つから構成されるのが好ましく、これらから選択される１層若しくは多層の膜とすることができる。
この場合、チタンや窒化チタン、タングステンシリサイド、アモルファスシリコン、ポリシリコン、窒化シリコンのエッチング速度がそれぞれ異なることから、高速エッチング膜の材料選択によってワイドギャップ半導体基板（炭化ケイ素基板）のエッチング速度と高速エッチング膜のエッチング速度との比を変えることができる。これにより、ワイドギャップ半導体基板に形成される凹部の形状を変化させることができる。
尚、高速エッチング膜は、チタンや窒化チタン、タングステンシリサイド、アモルファスシリコン、ポリシリコン、窒化シリコンに限られず、ワイドギャップ半導体基板が酸化亜鉛、或いは、窒化ガリウム，窒化アルミニウム，窒化ホウ素，リン化ホウ素などのIII−V族化合物などからなる場合や、反応性エッチングガスとして塩素系ガスを用いる場合には、ワイドギャップ半導体基板よりもエッチング速度が速くなるように、高速エッチング膜の構成成分を適宜選択すれば良い。
また、上記成膜工程は、所謂蒸着法によるのが好ましい。この蒸着法には、公知の化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）や物理気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）が含まれる。
そして、本発明では、前記高速エッチング膜を、前記エッチング工程で形成すべきエッチング構造側壁面の底面に対する角度（テーパ角度）に応じて設定された成膜条件で成膜することができる。
本発明者等の知見によると、前記高速エッチング膜は、これが同じ材料からなる場合であっても、その成膜条件、例えば処理チャンバ内への成膜用原料ガスの供給流量、処理チャンバ内へのキャリアガスの供給流量、処理チャンバ内の圧力、電極への印加電力等の諸条件によって、成膜された高速エッチング膜の膜質が異なり、前記反応種によるエッチング速度が異なったものとなる。それゆえ、これら成膜条件を調整することにより、例えば高速エッチング膜の結合状態を変化させ、そのエッチングされ易さやエッチング速度を異なったものとすることができ、これに応じて前記凹部側壁面のテーパ角度を異なったものとすることができる。
したがって、前記エッチング工程で形成すべき側壁面のテーパ角度に応じた成膜条件を設定することができ、成膜工程において、このような成膜条件で前記高速エッチング膜を成膜することで、エッチング工程で形成される側壁面のテーパ角度を所望の角度にすることができる。
尚、成膜条件の調整にあたっては、上記のうち、原料ガスの供給流量、キャリアガスの供給流量、処理チャンバ内の圧力、電極への印加電力のうち、少なくとも一つを調整することが好ましい。
また、本発明者等の知見によると、前記高速エッチング膜が、アモルファスシリコン、ポリシリコン、タングステンシリサイド、窒化シリコンのうちの、少なくとも一つから構成される場合、この高速エッチング膜は透光性があり、前記膜質の相違を屈折率の相違として捉えることができる。
したがって、前記エッチング工程で形成すべき側壁面のテーパ角度に応じた膜質、言い換えれば、屈折率を有するような前記高速エッチング膜を成膜し得る成膜条件を設定することができ、成膜工程において、このような成膜条件で前記高速エッチング膜を成膜することで、所望の屈折率を有する高速エッチング膜を成膜することができ、これに応じて、エッチング工程で形成される側壁面のテーパ角度を所望の角度にすることができる。
また、本発明者等の別の知見では、前記エッチング工程で形成される側壁面のテーパ角度は、前記高速エッチング膜の膜厚にも依存する。即ち、高速エッチング膜の膜厚が厚くなればなるほど、当該高速エッチング膜をエッチングすることによって形成される前記ワイドギャップ半導体基板上面と前記マスクとの間の空間が広くなり、このため前記反応種がこの空間内に進入し易くなって、ワイドギャップ半導体基板の同部における等方性エッチングがより進行し、側壁面のテーパ角度がより小さくなるのである。
したがって、前記高速エッチング膜を、前記エッチング工程で形成すべき側壁面のテーパ角度に応じて設定した膜厚とすることで、エッチング工程で形成される側壁面のテーパ角度を所望の角度とすることができる。
以上のように、本発明のプラズマエッチング方法によれば、エッチング加工の容易さを損なうことなく、ワイドギャップ半導体基板に形成される凹部の形状がボウイング形状になるのを防止できるとともに、その形状をテーパ形状にすることができる。また、凹部側壁面のテーパ角度を所望の角度に形成することができる。
ワイドギャップ半導体基板にテーパ状の凹部が形成する過程を説明するためのワイドギャップ半導体基板の断面図である。 本発明の一実施形態に係るプラズマエッチング方法を実施するためのエッチング装置の概略構成を示した断面図である。 本発明の一実施形態に係るプラズマエッチング方法によって、チタンから構成される高速エッチング膜を形成させた炭化ケイ素基板をエッチングした際の断面図である。 高速エッチング膜のエッチング速度と炭化ケイ素基板に形成されるテーパ状凹部のテーパ角度との関係を説明するための炭化ケイ素基板の断面図である。 炭化ケイ素基板及び高速エッチング膜のエッチング速度と炭化ケイ素基板に形成される凹部の形状との関係を説明するためのワイドギャップ半導体基板の断面図である。 成膜条件を変化させたときの窒化シリコン膜の屈折率と、同窒化シリコン膜を高速エッチング膜としてテーパ形状をエッチングしたときのテーパ側壁角度とを示す表である。 膜厚を０〜０．５μｍまで変化させながらアモルファスシリコン（ａ−Ｓｉ）膜を成膜し、同アモルファスシリコン膜を高速エッチング膜としてテーパ形状をエッチングしたときのテーパ側壁角度を示す表である。
（第１の実施形態）
以下、本発明の具体的な実施形態について、添付図面に基づき説明する。尚、本実施形態においては、エッチング装置１によって、ワイドギャップ半導体基板の１つである炭化ケイ素基板Ｋをプラズマエッチングする場合を一例に挙げて説明する。また、この炭化ケイ素基板Ｋは、例えば、４Ｈ−ＳｉＣの結晶構造を持つものであるものとする。
まず、図２を参照しつつ、前記エッチング装置１について説明する。このエッチング装置１は、閉塞空間を有する処理チャンバ１１と、処理チャンバ１１内に昇降自在に配設され、前記炭化ケイ素基板Ｋが載置される基台１５と、当該基台１５を昇降させる昇降シリンダ１８と、処理チャンバ１１内にエッチングガス及び不活性ガスを供給するガス供給装置２０と、処理チャンバ１１内に供給されたエッチングガス及び不活性ガスをプラズマ化するプラズマ生成装置２５と、基台１５に高周波電力を供給する高周波電源３０と、処理チャンバ１１内の圧力を減圧する排気装置３５とを備える。
前記処理チャンバ１１は、相互に連通した内部空間を有する上チャンバ１２及び下チャンバ１３から構成され、上チャンバ１２は、下チャンバ１３よりも小さく形成される。また、前記基台１５は、炭化ケイ素基板Ｋが載置される上部材１６と、昇降シリンダ１８が接続される下部材１７とから構成され、下チャンバ１３内に配置されている。
前記ガス供給装置２０は、反応性エッチングガスとして、例えば、ＳＦ６ガス、又はＳＦ６ガスとＯ２ガスとの混合ガスを供給するエッチングガス供給部２１と、キャリアガスとしての不活性ガス、例えば、Ｈｅガスなどを供給する不活性ガス供給部２２と、一端が上チャンバ１２の上面に接続し、他端が分岐して前記エッチングガス供給部２１と不活性ガス供給部２２とにそれぞれ接続した供給管２３とを備え、エッチングガス供給部２１から供給管２３を介して処理チャンバ１１内にエッチングガスを供給し、不活性ガス供給部２２から供給管２３を介して処理チャンバ１１内に不活性ガスを供給する。
前記プラズマ生成装置２５は、所謂誘導結合プラズマ（ＩＣＰ）を生成する装置であって、上チャンバ１２の外周部に上下に並設される、複数の環状をしたコイル２６と、当該各コイル２６に高周波電力を供給する高周波電源２７とから構成され、高周波電源２７によってコイル２６に高周波電力を供給することで、上チャンバ１２内に供給されたエッチングガス及び不活性ガスをプラズマ化する。また、前記高周波電源３０は、前記基台１５に高周波電力を供給することで、基台１５とプラズマとの間にバイアス電位を与え、エッチングガス及び不活性ガスのプラズマ化により生成されたイオンを、基台１５上に載置された炭化ケイ素基板Ｋに入射させる。
前記排気装置３５は、気体を排気する真空ポンプ３６と、一端が前記真空ポンプ３６に接続し、他端が下チャンバ１３の側面に接続した排気管３７とからなり、当該排気管３７を介して真空ポンプ３６が前記処理チャンバ１１内の気体を排気し、処理チャンバ１１内部を所定圧力に維持する。
次に、以上のように構成されたエッチング装置１を用いて炭化ケイ素基板Ｋをプラズマエッチングする方法について説明する。
前記エッチング装置１を用いて炭化ケイ素基板Ｋをプラズマエッチングする前に、まず、図示しない適宜装置を用いて、炭化ケイ素基板Ｋに対して高速エッチング膜形成処理と、マスク形成処理とを行う。
最初に、炭化ケイ素基板Ｋに対して高速エッチング膜形成処理を行う。この高速エッチング膜形成処理によって、炭化ケイ素基板Ｋの表面に、当該炭化ケイ素基板よりもエッチング速度が速い高速エッチング膜Ｅを蒸着法（化学気相成長法（ＣＶＤ）や物理気相成長法（ＰＶＤ））などによって形成する。尚、高速エッチング膜Ｅとしては、チタンや窒化チタンといったチタン系材料が一例として挙げられるが、これに限られるものではなく、タングステンシリサイドやアモルファスシリコン、ポリシリコン、窒化シリコンなどといったシリコン系材料であっても良く、これらから選択される１層若しくは多層の膜とすることができる。また、後に詳述するように、高速エッチング膜の材料選択により炭化ケイ素基板Ｋと高速エッチング膜Ｅとのエッチング速度比を変化させることよって、炭化ケイ素基板Ｋに形成する凹部の形状を変化させることが可能である。また、ワイドギャップ半導体基板Ｋが他の成分、例えば、窒化ガリウムや窒化アルミニウムなどであっても、その基板よりもエッチング速度が速くなるように高速エッチング膜Ｅの構成成分を適宜選択すれば良い。
ついで、高速エッチング膜Ｅが形成された炭化ケイ素基板Ｋに対して、マスク形成処理を行う。このマスク形成処理によって、炭化ケイ素基板Ｋの表面に形成された高速エッチング膜Ｅ上に、例えば、前記蒸着法などを用いてマスクＭを形成させた後、当該マスクＭに開口部を備えた所定のマスクパターンを形成する。尚、本実施形態においては、マスクＭはニッケル（Ｎｉ）から構成されるものとするが、これに限られるものではなく、例えば、他のメタルマスクや二酸化ケイ素から構成されていても良い。
次に、このようにして高速エッチング膜Ｅ及びマスクＭを形成させた炭化ケイ素基板Ｋに対してプラズマエッチング処理を行う。
まず、炭化ケイ素基板Ｋをエッチング装置１内に搬入して基台１５上に載置し、この炭化ケイ素基板Ｋの温度が２００℃〜１０００℃の温度範囲内の所定のエッチング温度にまで加熱する。具体的には、不活性ガス供給部２２から処理チャンバ１１内に不活性ガスが供給されるとともに、高周波電源２７，３０によりコイル２６及び基台１５に高周波電力が印加される。そして、処理チャンバ１１内に供給された不活性ガスは、コイル２６に高周波電力が印加されたことによってプラズマ化され、このプラズマ化により生成されたイオンは、基台１５に高周波電力を印加したことによって生じたバイアス電位により、基台１５上に載置された炭化ケイ素基板Ｋに入射、衝突する。これにより、炭化ケイ素基板Ｋは衝突したイオンのエネルギーを吸収して温度が上昇し、やがてエッチング処理温度で平衡状態に達する。尚、処理チャンバ１１内の圧力は、排気装置３５によって所定の圧力に維持される。
ついで、炭化ケイ素基板Ｋの温度がエッチング処理温度で平衡状態に達すると、前記マスクＭをマスクとして炭化ケイ素基板Ｋをエッチングする。具体的には、エッチングガス供給部２１から処理チャンバ１１内に反応性エッチングガスが供給されるとともに、高周波電源２７，３０によってコイル２６及び基台１５に高周波電力が印加される。ついで、処理チャンバ１１内に供給されたエッチングガスは、コイル２６に高周波電力が印加されたことによってプラズマ化され、このプラズマ化により生成されたイオンや反応種によって高速エッチング膜Ｅ及び炭化ケイ素基板Ｋがエッチングされ、炭化ケイ素基板Ｋにテーパ状の凹部が形成される。尚、処理チャンバ１１内の圧力は、排気装置３５によって所定の圧力に維持される。
ここで、炭化ケイ素基板Ｋにテーパ状の凹部を形成する過程について、図１を参照しつつ、以下詳述する。
まず、図１（ａ）に示すように、高速エッチング膜ＥのＥ１部位が反応性エッチングガスをプラズマ化することで生成したイオンによるスパッタリングや反応種との化学反応によってエッチングされるとともに、高速エッチング膜ＥのＥ２部位が反応種との化学反応によってエッチングされる。これにより、炭化ケイ素基板ＫのＫ１部位が露出するとともに、マスクの下に位置するＫ２部位も露出する。
ついで、図１（ｂ）に示すように、高速エッチング膜ＥのＥ１部位がエッチングされることで露出した炭化ケイ素基板ＫのＫ１部位が、前記イオンによるスパッタリングや反応種との化学反応によってエッチングされるとともに、高速エッチング膜Ｅのエッチング速度が炭化ケイ素基板Ｋよりも速いため、炭化ケイ素基板の側壁であるＫ３部位よりもＥ２部位の方が速くエッチングされる。これにより、炭化ケイ素基板ＫのＫ２部位が更に露出し、当該Ｋ２部位とマスクＭとの間に前記反応種が入り込み、当該反応種と炭化ケイ素とが化学反応することで、Ｋ２部位の等方性エッチングが進行する。
図１（ｃ）に示すように、その後も同様に、炭化ケイ素基板ＫのＫ１部位は深さ方向にエッチングが進行する。また、高速エッチング膜ＥのＥ２部位のエッチングがマスクＭに沿って水平方向に進行することで、高速エッチング膜Ｅに覆われていた炭化ケイ素基板ＫのＫ２部位が徐々に露出していくとともに、当該Ｋ２とマスクＭとの間に間隙が生じ、当該間隙に反応種が入り込みＫ２部位と接触することで当該Ｋ２部位が徐々に反応種との化学反応によって等方的にエッチングされる。
そして、炭化ケイ素基板ＫのＫ２部位がエッチングされていくとともに、Ｋ１部位もエッチングされていき、最終的に、図１（ｄ）に示すようにテーパ状の凹部（エッチング構造）が形成される。
因みに、図３は、反応性エッチングガスとしてＳＦ６ガスとＯ２ガスとの混合ガスを用い、それぞれの供給流量を２００ｓｃｃｍ，２０ｓｃｃｍとし、コイル２６に供給する高周波電力を２０００Ｗ、基台１５に供給する高周波電力を２００Ｗ、処理チャンバ１１内の圧力を１２Ｐａとして本実施形態におけるプラズマエッチング方法によってエッチング処理を施した炭化ケイ素基板Ｋの断面図である。この炭化ケイ素基板Ｋは、その表面に高速エッチング膜Ｅとして膜厚０．１μｍのチタン膜が形成され、その上にマスクＭとして膜厚６μｍのニッケル膜が形成されており、エッチング処理が施されたことで、マスクの表面Ｍ’としておよそ２μｍが変質している。図３に示すように、実際に、本実施形態におけるプラズマエッチング方法によって、エッチング処理を施すことで、炭化ケイ素基板Ｋにテーパ状の凹部を形成することができる。
このように、本実施形態におけるプラズマエッチング方法においては、炭化ケイ素基板ＫとマスクＭとの間に炭化ケイ素基板Ｋよりもエッチングされ易くエッチング速度の速い材料から構成される高速エッチング膜Ｅを形成させたことにより、高速エッチング膜Ｅがエッチングされることで、炭化ケイ素基板ＫとマスクＭとの間に生じる間隙に、ラジカルなどの反応種が入り込み、エッチングが進行することで、炭化ケイ素基板Ｋにテーパ状の凹部を形成することができる。
また、図４は、高速エッチング膜Ｅに異なる材料を用い、炭化ケイ素基板Ｋと高速エッチング膜Ｅとのエッチング速度比を変化させた場合における炭化ケイ素基板Ｋに形成される凹部の形状を模式的に示した図である。図４（ａ）におけるＥ１と図４（ｂ）におけるＥ２とはそれぞれ材料の異なる高速エッチング膜Ｅであり、そのエッチング速度は、Ｅ１よりＥ２の方が速いものとする。図４に示すように、高速エッチング膜Ｅ１が形成された炭化ケイ素基板Ｋにエッチング処理を施した場合、形成するテーパ状の凹部のテーパ角度はθ１となるのに対し、高速エッチング膜Ｅ２が形成されている場合には、形成するテーパ状の凹部のテーパ角度はθ１よりも小さいθ２となる。つまり、高速エッチング膜Ｅの材料を変化させることで、凹部に形成するテーパ形状のテーパ角度を変化させることできる。
更に、炭化ケイ素基板Ｋ及び高速エッチング膜Ｅのエッチング速度をそれぞれ変化させることで、炭化ケイ素基板Ｋに形成する凹部の形状を変化させることができ、これを適宜設定することで、所望の形状を得ることができる。この原理について、図５を参照しつつ、以下説明する。図５は、高速エッチング膜Ｅのエッチング速度と、炭化ケイ素基板Ｋのエッチング速度とを変化させ、同じ時間エッチング処理を施した場合に形成される凹部の形状を模式的に示した図である。高速エッチング膜Ｅのエッチング速度は、高速エッチング膜Ｅの材料を変えることにより変化させることができ、炭化ケイ素基板Ｋのエッチング速度は、エッチング処理時における炭化ケイ素基板Ｋの加熱温度を変えることによって変化させることができる。
図５（ａ）は、エッチング速度がａ１である高速エッチング膜Ｅ３が形成された炭化ケイ素基板Ｋに、炭化ケイ素基板Ｋのエッチング速度がｂ１となるように当該炭化ケイ素基板Ｋを加熱してエッチング処理を施した場合の凹部の形状を示した図であり、ｂ１よりもａ１の方が速く、速度比であるａ１／ｂ１がｒ１であるものとする。また、図５（ｂ）は、エッチング速度がａ１よりも速いａ２である高速エッチング膜Ｅ４が形成された炭化ケイ素基板Ｋに、炭化ケイ素基板Ｋのエッチング速度がｂ１よりも速いｂ２となるように当該炭化ケイ素基板Ｋを加熱してエッチング処理した場合の凹部の形状を示した図であり、ｂ２よりもａ２の方が速く、速度比であるａ２／ｂ２がｒ１であるものとする。図５（ａ）と図５（ｂ）とに示したように、両者とも上部が直線的なテーパ状の凹部が形成するが、そのテーパ角度は、図５（ａ）においてはθ３であるのに対し、図５（ｂ）においてはθ３よりも小さいθ４であり、高速エッチング膜Ｅ及び炭化ケイ素基板Ｋのエッチング速度が速くなることで、テーパ角度が小さくなる。つまり、速度比を一定に保ちつつ、高速エッチング膜Ｅのエッチング速度と炭化ケイ素基板Ｋのエッチング速度とをともに変化させた場合、テーパ角度の異なる直線的なテーパ状凹部を形成することができる。
また、図５（ｃ）は、エッチング速度がａ２である高速エッチング膜Ｅ４が形成された炭化ケイ素基板Ｋに、炭化ケイ素基板Ｋのエッチング速度がｂ１となるように当該炭化ケイ素基板Ｋを加熱してエッチング処理を施した場合の凹部の形状を示した図あり、ｂ１よりもａ２の方が速く、速度比であるａ２／ｂ１がｒ１よりも大きいｒ２であるものとする。この場合、図５（ｃ）に示したように、形成するテーパ状凹部は、そのテーパ角度がθ５であり、凹部側壁の上端部側が丸みを帯び、上端部が外側へ広がった形状となる。つまり、高速エッチング膜Ｅと炭化ケイ素基板Ｋとの速度比がある所定の値より大きい値である場合には、側壁の上端部側が丸みを帯び、上端部が外側へ広がったテーパ状の凹部を形成することができる。
尚、図５（ｄ）は、比較例として、エッチング速度がａ１である高速エッチング膜Ｅ３が形成された炭化ケイ素基板Ｋに、炭化ケイ素基板Ｋのエッチング速度がａ１よりも速いｂ２となるように当該炭化ケイ素基板Ｋを加熱してエッチング処理した場合の凹部の形状を示した図である。この場合、同図に示すように、形成する凹部の形状は、ボウイング形状になる傾向がある。
以上のように、本実施形態におけるプラズマエッチング方法においては、高速エッチング膜Ｅのエッチング速度を変化させる、或いは、炭化ケイ素基板Ｋ及び高速エッチング膜Ｅのエッチング速度をそれぞれ変化させることによって、形成する凹部のテーパ角度を約４５°〜９０°の間で制御することができるとともに、その形状も変化させることができる。
（第２の実施形態）
次に、本発明の更なる実施形態について説明する。ここでは、高速エッチング膜Ｅの成膜条件を変化させることによって、エッチング時における側壁のテーパ角度を制御できることを説明する。
本実施形態では、高速エッチング膜Ｅとして、窒化シリコン膜（ＳｉＮ）を採用する。高速エッチング膜Ｅとして窒化シリコン膜を用いる理由は、反応種によるエッチング速度が速すぎず、かつ、成膜条件を変化させることによって、反応種によるエッチング速度を制御し易いからである。
本例では、高速エッチング膜ＥをＣＶＤ法によって成膜したが、これは、例示に過ぎない。ＣＶＤ装置は、具体的な図示はしないが、例えば、処理チャンバと、この処理チャンバ内に配設され、炭化ケイ素基板Ｋが載置されるステージと、処置チャンバとステージとを電極としてこれらに高周波電力（例えば、１３．５６ＭＨｚ）を印加する第１電源と、前記電極に低周波電力（例えば、３８０ｋＨｚ）を供給する第２電源と、成膜用の原料ガスであるＳｉＨ４ガス及びＮＨ３ガス、並びにキャリアガスであるＮ２ガスを処理チャンバ内に供給するガス供給部と、処理チャンバ内の圧力を調整する圧力調整部とを備えている。尚、第１電源、第２電源の一方を備えた装置で差し支えない。
そして、このＣＶＤ装置を用い、ＳｉＨ４ガス、ＮＨ３ガス及びＮ２ガスの供給流量、高周波電力及び低周波電力、並びに処理チャンバ内の圧力を、図６に示した成膜条件１から成膜条件４の状態に設定して、ＳｉＣ基板Ｋ上に窒化シリコン膜を０．５μｍの厚さで成膜し、ついで、それぞれのＳｉＣ基板Ｋにマスクを形成した後、図２に示したエッチング装置１を用いて、ＳｉＣ基板Ｋの温度を約３１０℃、ＳＦ６ガスの供給流量を２００ｓｃｃｍ、Ｏ２ガスの供給流量２０ｓｃｃｍ、コイル２６に供給する高周波電力を２０００Ｗ、基台１５に供給する高周波電力を２００Ｗ、処理チャンバ１１内の圧力を１２ＰａとしてＳｉＣ基板Ｋをエッチングした。尚、ＳｉＣ基板Ｋの温度は、株式会社堀場製作所製の非接触温度センサ（ＩＴ−４５０シリーズ）を用いて測定した。
そのときの、ＳｉＣ基板Ｋに形成された高速エッチング膜たる窒化シリコン膜の屈折率と、エッチングによって形成された側壁面のテーパ角度とを図６に示す。同図において、成膜条件１〜４を構成するのは、左欄から順に、ＳｉＨ４流量（ｓｃｃｍ）、ＮＨ３流量（ｓｃｃｍ）、Ｎ２流量（ｓｃｃｍ）、処理チャンバ内の圧力（Ｐａ）、高周波電力ＨＦ（Ｗ）、及び低周波電力ＬＦ（Ｗ）の諸条件である。尚、成膜条件２から成膜条件４までの成膜条件では、次第に、ＮＨ３流量に対するＳｉＨ４流量の割合が増加している。尚、屈折率は、公知のレーザ式屈折率測定装置を用いて測定した。
図６に示す通り、成膜条件１〜４に応じて、窒化シリコン膜（ＳｉｘＮｙ）の屈折率は、ＳｉとＮとの組成比（ｘ：ｙ）により１．８８２〜２．６００のように変化する。他方、理想的なＳｉＮ結合（Ｓｉ３Ｎ４）からなる窒化シリコン膜の屈折率は約１．９であることが知られている。したがって、図６のうち、屈折率の値が低く、１．９に近い膜（例えば成膜条件１や成膜条件２の膜）は、理想的なＳｉＮ結合（Ｓｉ３Ｎ４）に近い組成となっており、原子同士がしっかりと結合しているものと考えられる。これに対して、屈折率の値が高い膜（例えば成膜条件３や成膜条件４の膜）は、理想的なＳｉＮ結合（Ｓｉ３Ｎ４）よりもＳｉに富んだ構成（Ｓｉリッチ）となっており、原子間の結合に不十分な箇所が多くなっているために、エッチングされ易くなると考えられる。
すなわち、屈折率の値が高く、Ｓｉリッチであって、よりａ−Ｓｉに組成が近いと考えられる窒化シリコン膜は、その結合が弱いのでエッチングされ易く、エッチング速度が速くなる。このように、窒化シリコン膜の屈折率は、同膜のエッチングされ易さやエッチング速度の指標となるものである。
そして、前記実施形態において、図５を用いて説明したとおり、直線的なテーパ状の凹部を形成するにあたっては、高速エッチング膜Ｅ及び炭化ケイ素基板Ｋのエッチング速度を速くするほど、エッチング時における側壁のテーパ角度が小さくなる。この理屈に従って、図６では、屈折率の値が高く、エッチング速度の速い窒化シリコン膜を高速エッチング膜Ｅとして用いた場合には、エッチング時における側壁のテーパ角度が小さくなる傾向が明確にあらわれている。
このように、高速エッチング膜Ｅとして、窒化シリコン膜を成膜する時の成膜条件を変化させることによって、窒化シリコン膜のエッチング速度を調整し、エッチング時における側壁面のテーパ角度を制御することが可能となる。例えば、前述のように、高速エッチング膜Ｅが窒化シリコン膜であれば、前記成膜条件をＳｉリッチにすることによって、窒化シリコン膜をエッチングされ易くし、同膜のエッチング速度を速めて、エッチング時における側壁のテーパ角度を小さくすることができる。
斯くして、このような成膜条件と、この成膜条件によって成膜される窒化シリコン膜（高速エッチング膜）の膜質と、この膜質に依存したエッチング側壁面のテーパ角度との相関関係から、エッチング工程で形成すべき側壁面のテーパ角度に応じた成膜条件を設定することができ、成膜工程において、このような成膜条件で窒化シリコン膜を成膜することで、エッチング工程で形成される側壁面のテーパ角度を所望の角度にすることができる。
また、窒化シリコン膜の膜質は、上述のように、これを屈折率から評価することができる。したがって、エッチング工程で形成すべき側壁面のテーパ角度に応じた膜質、言い換えれば、屈折率を有するような窒化シリコン膜を成膜し得る成膜条件を設定することができ、成膜工程において、このような成膜条件で窒化シリコン膜を成膜することで、所望の屈折率を有する高速エッチング膜を成膜することができ、これに応じて、エッチング工程で形成される側壁面のテーパ角度を所望の角度にすることができる。
尚、成膜条件の変化によって、エッチング速度を調整できる高速エッチング膜Ｅの材質は、窒化シリコン膜に限られず、ａ−Ｓｉ膜、ｐｏｌｙ−Ｓｉ膜、ＷＳｉ膜など各種の膜材料を用いることができる。なお、光を透過しない膜については、前述のように、その屈折率を調べてエッチング速度の指標として参考にすることはできない。
また、図６では、成膜条件１〜４として、ＳｉＨ４流量（ｓｃｃｍ）とＮＨ３流量（ｓｃｃｍ）との流量比を変化させることによって、窒化シリコン膜のエッチング速度を調整しているが、上記成膜条件１〜４に代えて、ＳｉＨ４流量（ｓｃｃｍ）とＮ２流量（ｓｃｃｍ）との流量比を変化させることによって、窒化シリコン膜のエッチング速度を調整することもできる。
図６に示した例では、成膜条件１〜４に応じて、エッチング時における側壁のテーパ角度は５３．７°〜６７．２°の間で変化したが、本発明者等は、成膜条件を更に変化させる追加実験において、エッチング時における側壁のテーパ角度を７１．９°，７３．２°，７８．８°，８１．１°と大きくしたり、４２．１°と小さくしたりすることに成功した。
（第３の実施形態）
次に、本発明の更なる実施形態について説明する。ここでは、高速エッチング膜Ｅの膜厚条件を変化させることによって、エッチング時における側壁のテーパ角度を制御できることを説明する。
本実施形態では、高速エッチング膜Ｅとして、アモルファスシリコン（ａ−Ｓｉ）膜を採用するが、これは、単なる例示に過ぎないものである。
図７に、膜厚を０〜０．５μｍまで変化させながら、ＳｉＣ基板上にアモルファスシリコン膜を成膜したときの成膜時間と、同アモルファスシリコン膜を高速エッチング膜Ｅとしてエッチングしたときの側壁面のテーパ角度を示す。
図７のアモルファスシリコン膜を形成したときの成膜条件は一定であり、ＳｉＨ４ガスの供給流量は９０ｓｃｃｍ、Ａｒガスの供給流量は９０ｓｃｃｍ、Ｎ２ガスの供給流量は０ｓｃｃｍ、処理チャンバ内の圧力は１３０Ｐａ、高周波電力ＨＦは０Ｗ、低周波電力ＬＦは２００Ｗである。同図では、成膜時間を変化させることによって、アモルファスシリコン膜の膜厚を調整している。また、エッチング条件は、第２の実施形態の場合と同じ条件とした。
同図に示すとおり、高速エッチング膜Ｅとしてのアモルファスシリコン膜の膜厚が大きくなるほど、エッチング時における側壁のテーパ角度は小さくなっている。このことから高速エッチング膜Ｅの厚さを調整することによっても、エッチング時における側壁のテーパ角度を制御できると考えられる。
これは、高速エッチング膜Ｅの膜厚が厚くなればなるほど、当該高速エッチング膜Ｅをエッチングすることによって形成されるＳｉＣ基板Ｋ上面とマスクとの間の空間が広くなり、このため反応種がこの空間内に進入し易くなって、ＳｉＣ基板Ｋの同部における等方性エッチングがより進行するため、側壁面のテーパ角度がより小さくなるものと考えられる。
したがって、高速エッチング膜Ｅを、エッチング工程で形成すべき側壁面のテーパ角度に応じて設定した膜厚とすることで、エッチング工程で形成される側壁面のテーパ角度を所望の角度とすることができる。
以上、本発明の一実施形態について説明したが、本発明の採り得る具体的な態様は、何らこれに限定されるものではない。
上例において、プラズマ発生装置２５は、コイル２６が上チャンバ１２の外周部に上下に並設されているが、これに限られるものではなく、例えば、上チャンバ１２の外部（例えば上チャンバ１２の天板上方）に配設した構成としても良い。
例えば、上例においては、反応性のエッチングガスとして、ＳＦ６ガス、又はＳＦ６ガスとＯ２ガスとの混合ガスを用いているが、これに限られるものではなく、ＣＦ４などの他のフッ素系ガスを用いても良く、また、Ｃｌ２やＢＣｌ３などの塩素系ガスを用いてエッチングするようにしても良い。尚、塩素系ガスを用いてエッチングする場合、高速エッチング膜としては、上記チタン系材料及びシリコン系材料に加え、純アルミニウム（Ａｌ）やアルミニウム−ケイ素（Ａｌ−Ｓｉ）系などのアルミニウム系材料が好ましい。
１ エッチング装置
１１ 処理チャンバ
１５ 基台
２０ ガス供給装置
２１ エッチングガス供給部
２２ 不活性ガス供給部
２５ プラズマ生成装置
２６ コイル
２７ 高周波電源
３０ 高周波電源
３５ 排気装置
Ｋ 炭化ケイ素基板（ワイドギャップ半導体基板）
Ｍ マスク
Ｅ 高速エッチング膜
上記目的を達成するための本発明は、
プラズマ化した反応性エッチングガスを用いて、処理チャンバ内に配置された基台上に載置されるワイドギャップ半導体基板をプラズマエッチングする方法であって、
前記反応性エッチングガスをプラズマ化して生成される反応種により、前記ワイドギャップ半導体基板の構成成分よりも速い速度でエッチングされる成分からなる高速エッチング膜を、前記ワイドギャップ半導体基板の表面に蒸着法によって形成する成膜工程と、
前記ワイドギャップ半導体基板の表面に形成した高速エッチング膜上に、開口部を有するマスクを形成するマスク形成工程と、
前記ワイドギャップ半導体基板を前記処理チャンバ内の基台上に載置して、前記反応性エッチングガスを前記処理チャンバ内に供給してプラズマ化するとともに、前記ワイドギャップ半導体基板が載置された基台にバイアス電位を印加して、前記プラズマ化した反応性エッチングガスによって、前記開口部を通して前記高速エッチング膜及び前記ワイドギャップ半導体基板をエッチングするエッチング工程とを行うようにしたことを特徴とするプラズマエッチング方法に係る。
そして、この高速エッチング膜及びマスクが形成されたワイドギャップ半導体基板を前記基台上に載置して、反応性エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、ワイドギャップ半導体基板が載置された基台にバイアス電位を与え、プラズマ化された反応性エッチングガスによってワイドギャップ半導体基板及び高速エッチング膜をエッチングする。尚、基台上に載置したワイドギャップ半導体基板を加熱することが好ましい。また、ワイドギャップ半導体基板の加熱温度は、２００℃以上であることが好ましく、２００℃〜１０００℃であることがより好ましい。
また、上記成膜工程は、所謂蒸着法によって行う。この蒸着法には、公知の化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）や物理気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）が含まれる。

Claims (9)

  1. プラズマ化した反応性エッチングガスを用いて、処理チャンバ内に配置された基台上に載置されるワイドギャップ半導体基板をプラズマエッチングする方法であって、
    前記反応性エッチングガスをプラズマ化して生成される反応種により、前記ワイドギャップ半導体基板の構成成分よりも速い速度でエッチングされる成分からなる高速エッチング膜を、前記ワイドギャップ半導体基板の表面に形成する成膜工程と、
    前記ワイドギャップ半導体基板の表面に形成した高速エッチング膜上に、開口部を有するマスクを形成するマスク形成工程と、
    前記ワイドギャップ半導体基板を前記処理チャンバ内の基台上に載置して、該ワイドギャップ半導体基板を２００℃以上に加熱し、前記反応性エッチングガスを前記処理チャンバ内に供給してプラズマ化するとともに、前記ワイドギャップ半導体基板が載置された基台にバイアス電位を印加して、前記プラズマ化した反応性エッチングガスによって、前記開口部を通して前記高速エッチング膜及び前記ワイドギャップ半導体基板をエッチングするエッチング工程とを行うようにしたことを特徴とするプラズマエッチング方法。
  2. 前記高速エッチング膜は、チタン、窒化チタン、アモルファスシリコン、ポリシリコン、タングステンシリサイド、窒化シリコンのうちの少なくとも一つから構成されることを特徴とする請求項１記載のプラズマエッチング方法。
  3. 前記ワイドギャップ半導体基板は、炭化ケイ素から構成された基板であることを特徴とする請求項１記載のプラズマエッチング方法。
  4. 前記反応性エッチングガスは、フッ素系ガスであることを特徴とする請求項１記載のプラズマエッチング方法。
  5. 前記成膜工程は蒸着法によって実施され、前記高速エッチング膜は、前記エッチング工程で形成すべきエッチング構造側壁面の底面に対する角度に応じて設定された成膜条件で成膜されることを特徴とする請求項１乃至４に記載のいずれかのプラズマエッチング方法。
  6. 前記成膜条件は、処理チャンバ内への成膜用原料ガスの供給流量、処理チャンバ内へのキャリアガスの供給流量、処理チャンバ内の圧力、電極への印加電力のうち、少なくとも一つを含むことを特徴とする請求項５記載のプラズマエッチング方法。
  7. 前記高速エッチング膜は、アモルファスシリコン、ポリシリコン、タングステンシリサイド、窒化シリコンのうちの少なくとも一つから構成され、
    前記成膜工程は蒸着法によって実施されるとともに、前記高速エッチング膜は、該高速エッチング膜が予め設定した屈折率を備えたものとなるように設定された成膜条件で成膜されることを特徴とする請求項１、３又は４に記載のいずれかのプラズマエッチング方法。
  8. 前記成膜条件は、処理チャンバ内への成膜用原料ガスの供給流量、処理チャンバ内へのキャリアガスの供給流量、処理チャンバ内の圧力、電極への印加電力のうち、少なくとも一つを含むことを特徴とする請求項７記載のプラズマエッチング方法。
  9. 前記成膜工程は蒸着法によって実施され、前記高速エッチング膜は、前記エッチング工程で形成すべきエッチング構造側壁面の底面に対する角度に応じて設定された膜厚となるように成膜されることを特徴とする請求項１乃至４に記載のいずれかのプラズマエッチング方法。
JP2013532519A 2011-09-05 2012-08-16 プラズマエッチング方法 Active JP5819969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013532519A JP5819969B2 (ja) 2011-09-05 2012-08-16 プラズマエッチング方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011193129 2011-09-05
JP2011193129 2011-09-05
JP2013532519A JP5819969B2 (ja) 2011-09-05 2012-08-16 プラズマエッチング方法
PCT/JP2012/070811 WO2013035510A1 (ja) 2011-09-05 2012-08-16 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
JPWO2013035510A1 true JPWO2013035510A1 (ja) 2015-03-23
JP5819969B2 JP5819969B2 (ja) 2015-11-24

Family

ID=47831960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013532519A Active JP5819969B2 (ja) 2011-09-05 2012-08-16 プラズマエッチング方法

Country Status (7)

Country Link
US (1) US9123542B2 (ja)
EP (1) EP2755230B1 (ja)
JP (1) JP5819969B2 (ja)
KR (1) KR101904126B1 (ja)
CN (1) CN103828028B (ja)
TW (1) TWI549179B (ja)
WO (1) WO2013035510A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178106B2 (ja) * 2013-04-25 2017-08-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
US9257298B2 (en) 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
JP6676308B2 (ja) * 2015-08-07 2020-04-08 ローム株式会社 半導体装置
JP6441190B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置の製造方法
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
JP2019121685A (ja) * 2018-01-05 2019-07-22 東京エレクトロン株式会社 エッチング方法
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
KR102197611B1 (ko) 2019-07-15 2020-12-31 세메스 주식회사 기판 처리 시스템
CN113539806A (zh) * 2020-04-15 2021-10-22 苏州能讯高能半导体有限公司 电极的制造方法、电极及半导体器件
WO2022220576A1 (ko) * 2021-04-16 2022-10-20 고려대학교 세종산학협력단 유도 결합 플라즈마 식각 장치 및 이를 이용한 유도 결합 플라즈마 식각 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136327A (en) * 1981-02-18 1982-08-23 Sony Corp Etching method
JPH02100318A (ja) * 1988-10-07 1990-04-12 Fujitsu Ltd 半導体装置の製造方法
JPH02137329A (ja) * 1988-11-18 1990-05-25 Ricoh Co Ltd 多層配線用Ａｌ薄膜
JP2006228901A (ja) * 2005-02-16 2006-08-31 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
JP2008135534A (ja) * 2006-11-28 2008-06-12 Toyota Motor Corp 有底の溝を有する半導体基板の製造方法
JP2011096700A (ja) * 2009-10-27 2011-05-12 Sumitomo Precision Prod Co Ltd プラズマエッチング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
US4610896A (en) * 1985-04-08 1986-09-09 United Technologies Corporation Method for repairing a multilayer coating on a carbon-carbon composite
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP4193438B2 (ja) * 2002-07-30 2008-12-10 ソニー株式会社 半導体装置の製造方法
US7807225B2 (en) * 2003-01-31 2010-10-05 Sharp Laboratories Of America, Inc. High density plasma non-stoichiometric SiOxNy films
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136327A (en) * 1981-02-18 1982-08-23 Sony Corp Etching method
JPH02100318A (ja) * 1988-10-07 1990-04-12 Fujitsu Ltd 半導体装置の製造方法
JPH02137329A (ja) * 1988-11-18 1990-05-25 Ricoh Co Ltd 多層配線用Ａｌ薄膜
JP2006228901A (ja) * 2005-02-16 2006-08-31 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
JP2008135534A (ja) * 2006-11-28 2008-06-12 Toyota Motor Corp 有底の溝を有する半導体基板の製造方法
JP2011096700A (ja) * 2009-10-27 2011-05-12 Sumitomo Precision Prod Co Ltd プラズマエッチング方法

Also Published As

Publication number Publication date
CN103828028A (zh) 2014-05-28
KR20140068036A (ko) 2014-06-05
KR101904126B1 (ko) 2018-10-04
WO2013035510A1 (ja) 2013-03-14
TW201316403A (zh) 2013-04-16
EP2755230B1 (en) 2018-06-27
JP5819969B2 (ja) 2015-11-24
EP2755230A1 (en) 2014-07-16
TWI549179B (zh) 2016-09-11
US20140187048A1 (en) 2014-07-03
US9123542B2 (en) 2015-09-01
CN103828028B (zh) 2016-08-17
EP2755230A4 (en) 2015-05-20

Similar Documents

Publication Publication Date Title
JP5819969B2 (ja) プラズマエッチング方法
KR101836152B1 (ko) 식각 방법
JP5877982B2 (ja) プラズマエッチング方法
KR101861709B1 (ko) 플라즈마 식각 방법
JP6220409B2 (ja) プラズマエッチング方法
KR20200140388A (ko) 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착
JP5347342B2 (ja) 半導体装置の製造方法
JP2015515552A (ja) 低エッチング速度のハードマスク膜のための酸素ドーピングを伴うｐｖｄａｌｎ膜
WO2012043250A1 (ja) 絶縁膜形成装置及び方法
JP2009129943A (ja) 窒化物半導体装置とその製造方法
CN115732396A (zh) 形成沟槽隔离结构的方法和半导体处理腔室
KR101050215B1 (ko) 실리콘 나노점 클러스터 형성방법
KR100950551B1 (ko) 게이트의 기울어짐 방지를 위한 반도체소자 및 그 제조방법
JP2012054616A5 (ja)
JP2012054616A (ja) プラズマエッチング方法
JPH03286532A (ja) プラズマｃｖｄ装置におけるパッシベーション膜の生成方法
KR20050010258A (ko) 반도체 소자의 게이트 형성 방법
KR20110020457A (ko) 반도체 소자의 금속 배선 형성 방법
JP2007150362A (ja) 成膜方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151001

R150 Certificate of patent or registration of utility model

Ref document number: 5819969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250