KR101904126B1 - 플라즈마 식각 방법 - Google Patents

플라즈마 식각 방법 Download PDF

Info

Publication number
KR101904126B1
KR101904126B1 KR1020147005023A KR20147005023A KR101904126B1 KR 101904126 B1 KR101904126 B1 KR 101904126B1 KR 1020147005023 A KR1020147005023 A KR 1020147005023A KR 20147005023 A KR20147005023 A KR 20147005023A KR 101904126 B1 KR101904126 B1 KR 101904126B1
Authority
KR
South Korea
Prior art keywords
etching
film
wide
cornea
speed
Prior art date
Application number
KR1020147005023A
Other languages
English (en)
Other versions
KR20140068036A (ko
Inventor
쇼이치 무라카미
나오야 이케모토
Original Assignee
에스피피 테크놀로지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피피 테크놀로지스 컴퍼니 리미티드 filed Critical 에스피피 테크놀로지스 컴퍼니 리미티드
Publication of KR20140068036A publication Critical patent/KR20140068036A/ko
Application granted granted Critical
Publication of KR101904126B1 publication Critical patent/KR101904126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 해결 과제는 와이드 갭 반도체 기판에 테이퍼 형상의 오목부를 형성할 수 있는 플라즈마 식각 방법을 제공하는 것이다. 해결 수단으로서는 와이드 갭 반도체 기판(K)의 표면에, 해당 와이드 갭 반도체 기판(K)보다도 식각 속도가 큰 고속 식각막(E)을 형성하고, 그 위에 개구부를 갖는 마스크(M)를 형성한다. 그리고 고속 식각막(E) 및 마스크(M)가 형성된 와이드 갭 반도체 기판(K)을 다이에 탑재하고, 해당 와이드 갭 반도체 기판(K)을 200℃ 이상으로 가열한 후, 처리 챔버 내에 공급되는 식각 가스를 플라즈마화함과 동시에, 다이에 바이어스 전위를 부여하여 와이드 갭 반도체 기판(K)을 식각한다.

Description

플라즈마 식각 방법{PLASMA ETCHING METHOD}
본 발명은 와이드 갭 반도체 기판을 플라즈마 식각하는 플라즈마 식각 방법에 관한 것으로서, 특히, 와이드 갭 반도체 기판에 테이퍼 형상의 트렌치나 홀을 형성하는 플라즈마 식각 방법에 관한 것이다.
근래, 반도체의 재료로 와이드 갭 반도체 기판이 주목을 끌고 있다. 이러한 와이드 갭 반도체 기판은 종래부터 널리 사용되고 있는 실리콘 기판이나 갈륨비소(GaAs) 기판 등에 비하여 결정의 격자 상수가 작고, 밴드 갭이 크다고 하는 특징들이 있으며, 우수한 물성을 갖고 있는 점에서 실리콘 기판이나 GaAs 기판으로는 커버할 수 없는 분야 등에서의 응용이 기대되고 있다. 와이드 갭 반도체 기판으로서는, 일반적으로 주기율표 제2 주기에 속하는 탄소(C)나 질소(N), 산소(O) 등의 원소를 포함하는 화합물로 이루어지고, 예를 들면, 탄화실리콘(SiC)나 산화 아연(ZnO), 혹은 질화갈륨(GaN), 질화알루미늄(AlN), 질화붕소(BN), 인화붕소(BP) 등의 소위 III-V족 화합물 등을 들 수 있다.
그렇지만 상술한 바와 같이, 와이드 갭 반도체 기판으로 사용되고 있는 탄화규소 등은 실리콘 등과 비교해서 결정의 격자 상수가 작고, 즉 각 원자 사이가 견고하게 결합하고 있기 때문에, 원자 간의 결합을 절단하기가 어렵고, 실리콘 기판 등과 비교해서 식각 가공을 수행하기가 어렵다는 결점을 갖고 있다. 또한, 본 출원인들은 이와 같은 와이드 갭 반도체 기판을 플라즈마 식각하는 방법으로서 일본 특허 공개 공보 제2011-096700호에 개시된 플라즈마 식각 방법을 제안하고 있다.
이러한 플라즈마 식각 방법에 있어서, 와이드 갭 반도체 기판의 하나인 탄화실리콘 기판의 표면에 마스크로써 이산화실리콘(SiO2)막이 형성된 기판을 식각 대상으로 하고, 헬륨(He) 가스 등의 불활성 가스를 처리 챔버 내에 공급하고 플라즈마화하여 불활성 가스 유래의 이온 등을 생성함과 동시에, 탄화실리콘 기판이 탑재된 기대(基台)에 바이어스 전위를 부여하고 생성된 이온을 탄화실리콘 기판에 입사시킴으로써, 해당 탄화실리콘 기판을 200℃~400℃의 온도 범위 내의 소정의 식각 처리 온도까지 가열한다. 또한, 육불화황(SF6) 등의 식각 가스를 처리 챔버 내에 공급하고 플라즈마화하여 이온이나 반응종 등을 생성함과 동시에, 기대(基台)에 바이어스 전위를 부여하여 탄화실리콘 기판의 온도를 상기 식각 처리 온도로 유지한 상태에서, 해당 탄화실리콘 기판을 생성한 이온에 의한 스퍼터링이나 라디칼과의 화학 반응에 의해 식각한다.
상기 플라즈마 식각 방법에 의하면, 기대에 탑재된 탄화실리콘 기판을 소정의 식각 처리 온도까지 가열하는 것에 의해, 탄화실리콘 기판을 구성하는 실리콘(Si)이나 탄소(C) 간의 결합을 절단하는데 필요한 에너지의 일부를 부여할 수 있고, 원자 간의 결합을 절단하기가 쉬워지기 때문에, 식각 가공을 수행하기가 쉬워지며, 또한 높은 정밀도의 식각 가공도 가능하게 된다.
선행 기술 문헌
[특허 문헌]
특허 문헌 1：일본 특허 공개 공보 제2011-096700호
그런데, 반도체 기판 상의 식각에 의해 형성한 구조인 도랑(트렌치)이나 홀 등(이하, '오목부'라 한다)에는, 예를 들면, 후속 공정에서 금속이 충전되어 회로가 형성될 수 있다. 이 경우, 상기 오목부의 형상이 금속을 치밀하게 충전하기가 어려운 형상, 예를 들면, 보우잉 형상인 경우에는 상기 오목부의 내부에 금속이 치밀하게 충전되지 않기 때문에, 회로에 결함이 생기고 통전 불량 등의 문제가 발생한다. 따라서, 상기 오목부의 형상은 금속을 치밀하게 충전하기 쉬운 형상, 예를 들면, 테이퍼 형상인 것이 바람직하다.
그렇지만, 전술한 종래의 플라즈마 식각 방법에 의해 탄화실리콘 기판에 식각 처리를 실시한 경우, 오목부의 형상이 보우잉 형상으로 되어 버려 테이퍼 형상의 오목부를 형성할 수 없었다. 이는 다음의 이유에 의한 것이라고 생각된다.
전술한 종래의 플라즈마 식각 방법에 의해 탄화실리콘 기판에 식각 처리를 실시한 경우, 상술한 바와 같이 각 원자 간의 결합이 절단되기 쉽기 때문에, 라디칼 등의 반응종과의 화학 반응에 의해 등방성의 식각이 진행하기가 쉬워지지만, 탄화실리콘 기판의 마스크 직하부에서는 탄화실리콘 기판과 반응종과의 접촉이 희박하기 때문에, 이러한 등방성의 식각이 잘 진행되지 않는다. 또한, 마스크 직하부의 근방은 상기 이온에 의해 스퍼터링되기 어려운 것에 비하여, 그 외의 부분(특히, 오목부 측벽의 중앙 부분)은 이온에 의한 스퍼터링에 의해 식각되기가 쉽기 때문에, 상기 직하부 근방은 그 외의 부분에 비해 식각의 진행이 지연되게 된다. 이로 인하여, 탄화실리콘 기판에 형성될 수 있는 오목부의 형상은 전술한 소위 보우잉 형상이 되는 것이라고 생각될 수 있다.
본 발명은 이상의 실정을 감안한 것으로, 식각 가공이 용이하고 높은 정밀도로 수행할 수 있음과 동시에, 와이드 갭 반도체 기판에 테이퍼 형상의 오목부를 형성할 수 있는 플라즈마 식각 방법, 또한 오목부의 테이퍼 각도를 소정의 각도로 할 수 있는 플라즈마 식각 방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위하여 본 발명은,
플라즈마화한 반응성 식각 가스를 사용하여, 처리 챔버 내에 탑재된 다이(基台) 상에 탑재되는 와이드 갭 반도체 기판을 플라즈마 식각하는 방법으로서,
상기 반응성 식각 가스를 플라즈마화하여 생성되는 반응종에 의해, 상기 와이드 갭 반도체 기판의 구성 성분보다도 빠른 속도로 식각되는 성분으로 이루어진 고속 식각막을 상기 와이드 갭 반도체 기판의 표면에 형성하는 막형성 공정과,
상기 와이드 갭 반도체 기판의 표면에 형성한 고속 식각막 상에 개구부를 갖는 마스크를 형성하는 마스크 형성 공정과,
상기 와이드 갭 반도체 기판을 상기 처리 챔버 내의 기대 상에 탑재하여, 해당 와이드 갭 반도체 기판을 200℃ 이상으로 가열하고, 상기 반응성 식각 가스를 상기 처리 챔버 내에 공급하여 플라즈마화함과 동시에, 상기 와이드 갭 반도체 기판이 탑재된 다이에 바이어스 전위를 인가하여, 상기 플라즈마화한 반응성 식각 가스에 의해 상기 개구부를 통하여 상기 고속 식각막 및 상기 와이드 갭 반도체 기판을 식각하는 식각 공정을 수행하도록 한 것을 특징으로 하는 플라즈마 식각 방법에 관한 것이다.
본 발명에 의하면, 우선 와이드 갭 반도체 기판을 플라즈마 식각하는데 있어서, 해당 와이드 갭 반도체 기판의 표면에 반응종과의 화학 반응에 의해, 와이드 갭 반도체 기판의 구성 성분보다도 빠른 속도로 식각되는 성분으로 구성된 고속 식각막을 형성한다. 이 때, 반응성 식각 가스로서는 불소계 가스나 염소계 가스를 들 수 있다.
또한, 상기 와이드 갭 반도체 기판의 표면에 형성된 고속 식각막 상에 개구부를 갖는 마스크를 형성한다.
그리고, 이러한 고속 식각막 및 마스크가 형성된 와이드 갭 반도체 기판을 상기 다이 상에 탑재하여 200℃ 이상으로 가열하고, 반응성 식각 가스를 처리 챔버 내에 공급하여 플라즈마화함과 동시에, 상기 와이드 갭 반도체 기판이 탑재된 다이에 바이어스 전위를 부여하여, 플라즈마화된 반응성 식각 가스에 의해 와이드 갭 반도체 기판 및 고속 식각막을 식각한다. 또한, 상기 와이드 갭 반도체 기판의 가열 온도는 200℃~1,000℃ 정도인 것이 바람직하다.
이하, 도 1을 참조하여 와이드 갭 반도체 기판에 테이퍼 형상의 오목부를 형성하는 과정에 대하여 설명한다. 또한, 도 1에 있어서, 와이드 갭 반도체 기판에는 K, 고속 식각막에는 E, 마스크에는 M의 부호를 붙인다.
우선, 도 1(a)에 나타낸 바와 같이, 고속 식각막(E)의 E1 부위가 반응성 식각 가스를 플라즈마화함으로서 생성된 이온에 의한 스퍼터링이나 반응종과의 화학 반응에 의해 식각됨과 동시에, 고속 식각막(E)의 E2 부위가 반응종과의 화학 반응에 의해 식각된다. 이에 의해, 와이드 갭 반도체 기판(K)의 K1 부위가 노출됨과 동시에, 마스크 아래에 위치하는 K2 부위도 노출된다.
또한, 도 1(b)에 나타낸 바와 같이, 고속 식각막(E)의 E1 부위가 식각됨으로써 노출된 와이드 갭 반도체 기판(K)의 K1 부위가 식각된다. 또한, 고속 에칭막(E)의 에칭속도가 와이드 갭 반도체 기판(K) 보다도 빠르기 때문에, 와이드 갭 반도체 기판(K)의 측벽인 K3 부위보다도 E2 부위의 쪽이 빠르게 식각될 수 있다. 이에 의해, 와이드 갭 반도체 기판(K)의 K2 부위가 다시 노출되어, 해당 K2 부위와 마스크(M) 사이에 상기 반응종이 유입되어 K2 부위의 등방성 식각이 진행된다.
도 1(c)에 나타낸 바와 같이, 그 후에도 마찬가지로, 와이드 갭 반도체 기판(K)의 K1 부위의 식각이 진행된다. 또한, 고속 식각막(E)의 E2 부위의 식각이 진행됨으로써, 고속 식각막(E)으로 덮여 있던 와이드 갭 반도체 기판(K)의 K2 부위가 서서히 노출되어 가고, 해당 K2 부위도 서서히 등방성으로 식각될 수 있다.
또한, 와이드 갭 반도체 기판(K)의 K2 부위가 식각되어가는 것과 동시에, K1 부위도 식각되어 최종적으로 도 1(d)에 나타낸 바와 같이 테이퍼 형상의 오목부(식각 구조)가 형성된다.
그러므로, 본 발명의 플라즈마 식각 방법에 있어서, 와이드 갭 반도체 기판과 마스크와의 사이에 와이드 갭 반도체 기판보다도 식각되기 쉽고 식각 속도가 빠른 고속 식각막을 형성시킴으로써, 고속 식각막이 식각되고 와이드 갭 반도체 기판과 마스크의 사이에 간격이 생겨, 해당 간격에 반응성 식각 가스를 플라즈마화하여 생성된 반응종이 유입되고, 상기 와이드 갭 반도체 기판의 마스크 아래에 위치하는 부위가 식각됨으로써, 테이퍼 형상의 오목부를 형성할 수 있다. 또한, 본 출원에서 말하는 '테이퍼 형상'이란 오목부에 있어서, 바닥면의 폭보다도 개구부의 폭이 크고, 측벽이 직선에 가까운 것을 말하는 것이다. 또한, 본 출원에서는, 도 1(d)에 나타낸 바와 같이, 오목부 바닥면과 측벽면과 이루는 각도 Θ을 '테이퍼 각도'라고 정의한다.
또한, 와이드 갭 반도체 기판으로서는 탄화실리콘 기판을 일 예로써 들 수 있지만, 이에 한정되는 것은 아니며, 예를 들면, 산화아연(ZnO) 혹은 질화갈륨(GaN), 질화알루미늄(AlN), 질화붕소(BN), 인화붕소(BP) 등의 소위 III-V족 화합물 등일 수도 있다.
또한, 상기 반응성 식각 가스는 와이드 갭 반도체 기판이 탄화실리콘인 경우에는 불소계 가스가 바람직하다. 한편, 상기 불소계 가스로서는 SF6 가스나 CF4 가스 등을 들 수 있다.
또한, 와이드 갭 반도체 기판이 탄화실리콘이고, 해당 와이드 갭 반도체 기판을 불소계 가스를 사용하여 식각하는 경우, 고속 식각막은 티타늄(Ti), 질화티타늄(TiN)이라고 불리는 티타늄계 재료나, 텅스텐실리사이드(WSi), 아몰퍼스실리콘(α-Si), 폴리실리콘(p-Si), 질화실리콘(SixNy)이라고 불리는 실리콘계 재료 중에서 적어도 하나로부터 구성될 수 있는 것이 바람직하며, 이들로부터 선택될 수 있는 단층 혹은 다층의 막으로 할 수 있다.
이 경우, 티타늄이나 질화티타늄, 텅스텐실리사이드, 아몰퍼스실리콘, 폴리실리콘, 질화실리콘의 식각 속도가 각각 다르기 때문에, 고속 식각막의 재료 선택에 의해 와이드 갭 반도체 기판(탄화실리콘 기판)의 식각 속도와 고속 식각막의 식각 속도와의 비를 변화시킬 수 있다. 이에 의해, 와이드 갭 반도체 기판에 형성되는 오목부의 형상을 변화시킬 수 있다.
또한, 고속 식각막은 티타늄이나 질화티타늄, 텅스텐실리사이드, 아몰퍼스실리콘, 폴리실리콘, 질화실리콘 등에 한정되지 않고, 와이드 갭 반도체 기판이 산화 아연, 혹은, 질화갈륨, 질화알루미늄, 질화붕소, 인화붕소 등의 III-V족 화합물 등으로 이루어진 경우나, 반응성 식각 가스로서 염소계 가스를 사용하는 경우에는, 와이드 갭 반도체 기판보다도 식각 속도가 빠르게 되도록 고속 식각막의 구성 성분을 적절하게 선택하면 좋다.
또한, 상기 막형성 공정은 소위 증착법에 의하는 것이 바람직하다. 이러한 증착법에는 주지하는 바와 같이 화학 기상 증착법(Chemical Vapor Deposition)이나 물리 기상 증착법(Physical Vapor Deposition)이 포함된다.
그리고, 본 발명에서는, 상기 고속 식각막을 상기 식각 공정에서 형성해야 하는 식각 구조 측벽면의 바닥면에 대한 각도(테이퍼 각도)에 따라서 설정된 막형성 조건으로 막형성을 수행할 수 있다.
본 발명자들의 견해에 의하면, 상기 고속 식각막은 이가 동일한 재료로 이루어진 경우이어도 그 막형성 조건, 예를 들면 처리 챔버 내의 막형성용 원료 가스의 공급 유량, 처리 챔버 내의 캐리어 가스의 공급 유량, 처리 챔버 내의 압력, 전극으로의 인가 전력 등의 제반 조건에 의해, 막형성된 고속 식각막의 막질이 다르고, 상기 반응종에 의한 식각 속도가 다르게 된다. 따라서, 이러한 막형성 조건을 조절함으로써, 예를 들면 고속 식각막의 결합 상태를 변화시켜, 그 식각의 용이성이나 식각 속도를 다르게 할 수 있고, 이에 따라 상기 오목부 측벽면의 테이퍼 각도를 다르게 할 수 있다.
따라서, 상기 식각 공정에서 형성할 측벽면의 테이퍼 각도에 따른 막형성 조건을 설정할 수 있고, 상기 막형성 공정에 있어서, 이와 같은 막형성 조건으로 상기 고속 식각막을 막형성함으로써, 식각 공정에서 형성될 수 있는 측벽면의 테이퍼 각도를 원하는 각도로 할 수 있다.
또한, 막형성 조건의 조절에 있어서, 상술한 바들 중에서 원료 가스의 공급 유량, 캐리어 가스의 공급 유량, 처리 챔버 내의 압력, 전극으로의 인가 전력 중에서 적어도 하나를 조정하는 것이 바람직하다.
또한, 본 발명자들의 견지에 의하면, 상기 고속 식각막이 아몰퍼스실리콘, 폴리실리콘, 텅스텐실리사이드, 질화실리콘 중에서 적어도 하나로부터 구성될 수 있는 경우, 이러한 고속 식각막은 투광성이며, 상기 막질의 상위(相違)를 굴절률의 상위(相違)로 파악할 수 있다.
따라서, 상기 식각 공정에서 형성해야 하는 측벽면의 테이퍼 각도에 따른 막질, 다시 말하면, 굴절률을 갖는 상기 고속 식각막을 형성할 수 있는 막형성 조건을 설정할 수 있고, 막형성 공정에 있어서, 이와 같은 막형성 조건에서 상기 고속 식각막을 형성함으로써, 원하는 굴절률을 갖는 고속 식각막을 형성할 수 있으며, 이에 따라 식각 공정에서 형성될 수 있는 측벽면의 테이퍼 각도를 원하는 각도로 할 수 있다.
또한, 본 발명자 등의 다른 견지에서는, 상기 식각 공정에서 형성될 수 있는 측벽면의 테이퍼 각도는 상기 고속 식각막의 막 두께에도 의존한다. 즉, 고속 식각막의 막 두께가 두껍게 되면 될 수록, 해당 고속 식각막을 식각하는 것에 의해 형성될 수 있는 상기 와이드 갭 반도체 기판 상면과 상기 마스크와 사이의 공간이 넓게 되고, 이 때문에 상기 반응종이 이러한 공간 내로 진입하기가 쉬워지며, 와이드 갭 반도체 기판의 같은 부분에 있어서 등방성 식각이 잘 진행되어, 측벽면의 테이퍼 각도가 보다 작게 된다.
따라서, 상기 고속 식각막을 상기 식각 공정에서 형성해야하는 측벽면의 테이퍼 각도에 따라서 설정한 막 두께로 함으로써, 식각 공정에서 형성될 수 있는 측벽면의 테이퍼 각도를 원하는 각도로 할 수 있다.
상술한 바와 같이, 본 발명의 플라즈마 식각 방법에 의하면, 식각 가공의 용이성을 훼손되는 일 없이 와이드 갭 반도체 기판에 형성될 수 있는 오목부의 형상이 보우잉 형상이 되는 것을 방지할 수 있음과 동시에, 그 형상을 테이퍼 형상으로 할 수 있다. 또한, 상기 오목부 측벽면의 테이퍼 각도를 원하는 각도로 형성할 수 있다.
도 1은 와이드 갭 반도체 기판에 테이퍼 형상의 오목부를 형성하는 과정을 설명하기위한 와이드 갭 반도체 기판의 단면도이다.
도 2는 본 발명의 일 실시 형태에 따른 플라즈마 식각 방법을 실시하기가 용이해지기 위한 식각 장치의 개략적인 구성을 나타낸 단면도이다.
도 3은 본 발명의 일 실시 형태에 관한 플라즈마 식각 방법에 의해, 티타늄으로 구성될 수 있는 고속 식각막을 형성시킨 탄화실리콘 기판을 식각하는 경우의 단면도이다.
도 4는 고속 식각막의 식각 속도와 탄화실리콘 기판에 형성될 수 있는 테이퍼 형상의 오목부의 테이퍼 각도와의 관계를 설명하기 위한 탄화실리콘 기판의 단면도이다.
도 5는 탄화실리콘 기판 및 고속 식각막의 식각 속도와 탄화실리콘 기판에 형성될 수 있는 오목부의 형상과의 관계를 설명하기 위한 와이드 갭 반도체 기판의 단면도이다.
도 6은 막형성 조건을 변화시킨 경우의 질화실리콘막의 굴절률과, 상기 질화실리콘막을 고속 식각막으로써 테이퍼 형상을 식각한 경우의 테이퍼 측벽 각도를 나타내는 표이다.
도 7은 막 두께를 0㎛~0.5㎛까지 변화시키면서 아몰퍼스실리콘(a-Si)막을 막형성 하고, 상기 아몰퍼스실리콘막을 고속 식각막으로서 테이퍼 형상을 식각한 경우의 테이퍼 측벽 각도를 나타내는 표이다.
제1 실시 형태
이하, 본 발명의 구체적인 실시 형태들에 대하여, 첨부 도면들에 근거하여 설명한다. 또한, 본 실시 형태에 있어서, 식각 장치(1)에 의해 와이드 갭 반도체 기판의 하나인 탄화실리콘 기판(K)을 플라즈마 식각하는 경우를 일 예로 들어 설명한다. 또한, 이러한 탄화실리콘 기판(K)은, 예를 들면 4H-SiC의 결정 구조를 가지는 것으로 한다.
우선, 도 2를 참조하여, 상기 식각 장치(1)에 대하여 설명한다. 이러한 식각 장치(1)는, 폐쇄 공간을 갖는 처리 챔버(11)와, 처리 챔버(11) 내에 승강이 자유롭게 설계 배치되고, 상기 탄화실리콘 기판(K)이 탑재될 수 있는 다이(15)와, 해당 다이(15)를 승강시킬수 있는 승강 실린더(18)와, 처리 챔버(11) 내에 식각 가스 및 불활성 가스를 공급하는 가스 공급 장치(20)와, 처리 챔버(11) 내에 공급된 식각 가스 및 불활성 가스를 플라즈마화하는 플라즈마 생성 장치(25)와, 다이(15)에 고주파 전력을 공급하는 고주파 전원(30)과, 처리 챔버(11) 내의 압력을 감압하는 배기 장치(35)를 구비한다.
상기 처리 챔버(11)는 서로 연통(連通)되는 내부 공간을 갖는 상부 챔버(12) 및 하부 챔버(13)로 구성되고, 상부 챔버(12)는 하부 챔버(13)보다도 작게 형성된다. 또한, 상기 다이(15)는 탄화실리콘 기판(K)이 탑재될 수 있는 상부 부재(16)와 승강 실린더(18)가 접속될 수 있는 하부 부재(17)로 구성되고, 하부 챔버(13) 내에 배치되어 있다.
상기 가스 공급 장치(20)는, 반응성 식각 가스로서, 예를 들면, SF6 가스, 또는 SF6 가스와 O2 가스와의 혼합 가스를 공급하는 식각 가스 공급부(21)와, 캐리어가스로서 불활성 가스, 예를 들면, He 가스 등을 공급하는 불활성 가스 공급부(22)와, 일단이 상부 챔버(12)의 상면에 접속하고, 타단이 분지하여 상기 식각 가스 공급부(21)와 불활성 가스 공급부(22)에 각각 접속하는 공급관(23)을 구비하며, 식각 가스 공급부(21)에서 공급관(23)을 매개하여 처리 챔버(11) 내에 식각 가스를 공급하고, 불활성 가스 공급부(22)에서 공급관(23)을 매개하여 처리 챔버(11) 내에 불활성 가스를 공급한다.
상기 플라즈마 생성 장치(25)는 소위 유도 결합 플라즈마(ICP)를 생성하는 장치로서, 상부 챔버(12)의 외주부에 상하로 병설되고, 복수의 환상(環狀)의 형태의 코일(26)과 해당 각 코일(26)에 고주파 전력을 공급하는 고주파 전원(27)으로 구성되며, 고주파 전원(27)에 의해 코일(26)에 고주파 전력을 공급함으로써, 상부 챔버(12) 내에 공급된 식각 가스 및 불활성 가스를 플라즈마화한다. 또한, 상기 고주파 전원(30)은 상기 다이(15)에 고주파 전력을 공급함으로써, 다이(15)와 플라즈마와의 사이에 바이어스 전위를 부여하여, 상기 식각 가스 및 불활성 가스의 플라즈마화에 의해 생성된 이온을 다이(15) 상에 탑재된 탄화실리콘 기판(K)에 입사시킨다.
상기 배기 장치(35)는 기체를 배기하는 진공 펌프(36)와, 일단이 상기 진공 펌프(36)에 접속하고, 타단이 하부 챔버(13)의 측면에 접속하는 배기관(37)으로부터 이루어지고, 해당 배기관(37)을 매개하여 진공 펌프(36)가 상기 처리 챔버(11) 내의 기체를 배기하고, 처리 챔버(11) 내부를 소정 압력으로 유지한다.
다음으로, 상술한 바와 같이 구성된 식각 장치(1)를 사용하여 탄화실리콘 기판(K)을 플라즈마 식각하는 방법에 대하여 설명한다.
상기 식각 장치(1)를 사용하여 탄화실리콘 기판(K)을 플라즈마 식각하기 전에, 우선 도시하지 않은 적절한 장치를 사용하여, 탄화실리콘 기판(K)에 대하여 고속 식각 막형성 처리와 마스크 형성 처리를 수행한다.
먼저, 탄화실리콘 기판(K)에 대하여 고속 식각 막형성 처리를 수행한다. 이러한 고속 식각 막형성 처리에 의해, 탄화실리콘 기판(K)의 표면에 해당 탄화실리콘 기판보다도 식각 속도가 빠른 고속 식각막(E)을 증착법(화학 기상 증착법(CVD)이나 물리 기상 증착법(PVD)) 등에 의해 형성한다. 또한, 고속 식각막(E)으로서는, 티타늄이나 질화티타늄 등의 티타늄계 재료를 일 예로써 들 수 있지만, 이에 한정되는 것은 아니며, 텅스텐실리사이드나 아몰퍼스실리콘, 폴리실리콘, 질화실리콘 등이라고 하는 실리콘계 재료이어도 좋고, 이들에서 선택될 수 있는 단층 혹은 다층의 막으로 할 수 있다. 또한, 후술하는 바와 같이, 고속 식각막의 재료 선택에 의해 탄화실리콘 기판(K)과 고속 식각막(E)과의 식각 속도비를 변화시킴으로써, 탄화실리콘 기판(K)에 형성하는 오목부의 형상을 변화시키는 것이 가능하다. 또한, 와이드 갭 반도체 기판(K)이 다른 성분, 예를 들면, 질화 갈륨이나 질화알루미늄 등이어도 그 기판보다도 식각 속도가 빠르게 되도록 고속 식각막(E)의 구성 성분을 적절하게 선택하면 좋다.
또한, 고속 식각막(E)이 형성된 탄화실리콘 기판(K)에 대하여, 마스크 형성처리를 수행한다. 이러한 마스크 형성 처리에 의해, 탄화실리콘 기판(K)의 표면에 형성된 고속 식각막(E) 상에, 예를 들면, 상기 증착법 등을 사용하여 마스크(M)를 형성한 후, 해당 마스크(M)에 개구부를 구비하는 소정의 마스크 패턴을 형성한다. 또한, 본 실시 형태에 있어서, 마스크(M)는 니켈(Ni)로 구성될 수 있지만, 이에 한정되는 것은 아니며, 예를 들면, 다른 메탈 마스크나 이산화실리콘으로 구성되어 있어도 좋다.
다음으로, 이와 같이 하여 고속 식각막(E) 및 마스크(M)를 형성시킨 탄화실리콘 기판(K)에 대하여 플라즈마 식각 처리를 수행한다.
우선, 탄화실리콘 기판(K)을 식각 장치 상에 반입하여 다이(15) 상에 탑재하고, 이러한 탄화실리콘 기판(K)의 온도가 200℃~1,000℃의 온도 범위 내의 소정의 식각 온도가 될 때까지 가열한다. 구체적으로는, 불활성 가스 공급부(22)로부터 처리 챔버(11) 내에 불활성 가스가 공급됨과 동시에, 고주파 전원(27, 30)에 의해 코일(26) 및 다이(15)에 고주파 전력이 인가된다. 또한, 처리 챔버(11) 내에 공급된 불활성 가스는 코일(26)에 고주파 전력이 인가됨으로써 플라즈마화되고, 이와 같은 플라즈마화에 의해 생성된 이온은 다이(15)에 고주파 전력을 인가함으로써 생성된 바이어스 전위에 의해, 다이(15) 상에 탑재된 탄화실리콘 기판(K)에 입사, 충돌한다. 이에 의해, 탄화실리콘 기판(K)은 충돌한 이온의 에너지를 흡수하여 온도가 상승하고, 비로소 식각 처리 온도에서 평형 상태에 도달한다. 한편, 처리 챔버(11) 내의 압력은 배기 장치(35)에 의해 소정의 압력으로 유지된다.
또한, 탄화실리콘 기판(K)의 온도가 식각 처리 온도에서 평형 상태에 도달하면, 상기 마스크(M)를 마스크로 하여 탄화실리콘 기판(K)을 식각한다. 구체적으로는, 식각 가스 공급부(21)에서 처리 챔버(11) 내에 반응성 식각 가스가 공급됨과 동시에, 고주파 전원(27, 30)에 의해 코일(26) 및 다이(15)에 고주파 전력이 인가된다. 또한, 처리 챔버(11) 내에 공급된 식각 가스는 코일(26)에 고주파 전력이 인가됨으로써 플라즈마화되고, 이와 같은 플라즈마화에 의해 생성된 이온이나 반응종에 의해 고속 식각막(E) 및 탄화실리콘 기판(K)이 식각되며, 탄화실리콘 기판(K)에 테이퍼 형상의 오목부가 형성될 수 있다. 한편, 처리 챔버(11) 내의 압력은 배기 장치(35)에 의해 소정의 압력으로 유지될 수 있다.
여기서, 탄화실리콘 기판(K)에 테이퍼 형상의 오목부를 형성하는 과정에 대하여, 도 1을 참조하여 이하 상세하게 기술한다.
우선, 도 1(a)에 나타낸 바와 같이, 고속 식각막(E)의 E1 부위가 반응성 식각 가스를 플라즈마화함으로써 생성된 이온에 의한 스퍼터링이나 반응종과의 화학 반응에 의해 식각됨과 동시에, 고속 식각막(E)의 E2 부위가 반응종과의 화학 반응에 의해 식각될 수 있다. 이에 의해, 탄화실리콘 기판(K)의 K1 부위가 노출됨과 동시에, 마스크 아래에 위치하는 K2 부위도 노출된다.
또한, 도 1(b)에 나타낸 바와 같이, 고속 식각막(E)의 E1 부위가 식각됨으로써 노출된 탄화실리콘 기판(K)의 K1 부위가 상기 이온의 의한 스퍼터링이나 반응종과의 화학 반응에 의해 식각됨과 동시에, 고속 식각막(E)의 식각 속도가 탄화실리콘 기판(K)보다도 빠르기 때문에, 탄화실리콘 기판(K)의 측벽인 K3 부위보다도 E2 부위의 쪽이 빠르게 식각될 수 있다. 이에 의해, 탄화실리콘 기판(K)의 K2 부위가 다시 노출되고, 해당 K2 부위와 마스크(M)와의 사이에 상기 반응종이 유입되며, 해당 반응종과 탄화실리콘이 화학 반응함으로써, K2 부위의 등방성 식각이 진행된다.
도 1(c)에 나타낸 바와 같이, 그 후에도 마찬가지로, 탄화실리콘 기판(K)의 K1 부위는 깊이 방향으로 식각이 진행된다. 또한, 고속 식각막(E)의 E2 부위의 식각이 마스크(M)를 따라서 수평 방향으로 진행됨으로써, 고속 식각막(E)에 덮여 있었던 탄화실리콘 기판(K)의 K2 부위가 서서히 노출되어 감과 동시에, 해당 K2 부위와 마스크(M)와의 사이에 간격이 생기고, 해당 간격에 반응종이 유입되어 K2 부위와 접촉함으로써 해당 K2 부위가 서서히 반응종과의 화학 반응에 의해 등방성으로 식각될 수 있다.
또한, 탄화실리콘 기판(K)의 K2 부위가 식각되어 감과 동시에, K1 부위도 식각되어가며, 마지막으로 도 1(d)에 나타낸 바와 같이 테이퍼 형상의 오목부(식각 구조)가 형성될 수 있다.
이와 관련하여, 도 3은 반응성 식각 가스로서 SF6 가스와 O2 가스와의 혼합 가스를 사용하고, 각각의 공급 유량을 200sccm, 20sccm로 하며, 코일(26)에 공급하는 고주파 전력을 2,000W, 다이(15)에 공급하는 고주파 전력을 200W, 처리 챔버(11) 내의 압력을 12Pa로 하여 본 실시 형태에 있어서의 플라즈마 식각 방법에 의해 식각 처리를 실시한 탄화실리콘 기판(K)의 단면도이다. 이와 같은 탄화실리콘 기판(K)은 그 표면에 고속 식각막(E)으로서 막 두께 0.1㎛ 정도의 티타늄막이 형성되며, 그 위에 마스크(M)로서 막 두께 6㎛ 정도의 니켈막이 형성되어 있으며, 식각 처리가 실시됨으로써, 마스크의 표면 M'으로서 대략 2㎛가 변질되어 있다. 도 3에 나타낸 바와 같이, 실제로 본 실시 형태에 있어서의 플라즈마 식각 방법에 의해 식각 처리를 실시함으로써, 탄화실리콘 기판(K)에 테이퍼 형상의 오목부를 형성할 수 있다.
상술한 바와 같이, 본 실시 형태의 플라즈마 식각 방법에 있어서, 탄화실리콘 기판(K)과 마스크(M)와의 사이에 탄화실리콘 기판(K)보다 식각되기 쉽도록 식각 속도가 빠른 재료로 구성될 수 있는 고속 식각막(E)을 형성함으로써, 고속 식각막(E)이 식각되는 것에 의해, 탄화실리콘 기판(K)과 마스크(M)의 사이에 생기는 간격에 라디칼 등의 반응종이 유입되어, 식각이 진행함으로써 탄화실리콘 기판(K)에 테이퍼 형상의 오목부를 형성할 수 있다.
또한, 도 4는 고속 식각막(E)에 다른 재료를 사용하여 탄화실리콘 기판(K)과 고속 식각막(E)과의 식각 속도비를 변화시킨 경우에 있어서, 탄화실리콘 기판(K)에 형성될 수 있는 오목부의 형상을 모식적으로 나타낸 도면이다. 도 4(a)에 있어서 E1은 도 4(b)에 있어서 E2와는 각각 재료가 다른 고속 식각막(E)이며, 그 식각 속도는 E1보다 E2가 빠른 것으로 한다. 도 4에 나타낸 바와 같이, 고속 식각막(E1)이 형성된 탄화실리콘 기판(K)에 식각 처리를 실시한 경우, 형성되는 테이퍼 형상의 오목부의 테이퍼 각도는 Θ1이 되는 것에 비하여, 고속 식각막(E2)이 형성되어 있는 경우에는, 형성하는 테이퍼 형상의 오목부의 테이퍼 각도는 Θ1보다도 작은 Θ2가 된다. 결국, 고속 식각막(E)의 재료를 변화시킴으로써, 오목부에 형성되는 테이퍼 형상의 테이퍼 각도를 변화시킬 수 있다.
나아가, 탄화실리콘 기판(K) 및 고속 식각막(E)의 식각 속도를 각각 변화시킴으로써, 탄화실리콘 기판(K)에 형성되는 오목부의 형상을 변화시킬 수 있고, 이를 적절하게 설정함으로써 원하는 형상을 얻을 수 있다. 이하, 이와 같은 원리에 대하여 도 5를 참조하여 설명한다. 도 5는 고속 식각막(E)의 식각 속도와 탄화실리콘 기판(K)의 식각 속도를 변화시켜, 같은 시간 식각 처리를 실시한 경우에 형성되는 오목부의 형상을 모식적으로 나타낸 도면이다. 고속 식각막(E)의 식각 속도는 고속 식각막(E)의 재료를 변화하는 것에 의해 변화시킬 수 있고, 탄화실리콘 기판(K)의 식각 속도는 식각 처리 시에 있어서 탄화실리콘 기판(K)의 가열 온도를 변화하는 것에 의해 변화시킬 수 있다.
도 5(a)는 식각 속도가 a1인 고속 식각막(E3)이 형성된 탄화실리콘 기판(K)에, 탄화실리콘 기판(K)의 식각 속도가 b1이 되도록 해당 탄화실리콘 기판(K)을 가열하여 식각 처리를 실시한 경우의 오목부의 형상을 나타낸 도면이며, b1 보다도 a1이 빠르고, 속도비인 a1/b1이 r1인 것으로 한다. 또한, 도 5(b)는 식각 속도가 a1보다도 빠른 a2인 고속 식각막(E4)이 형성된 탄화실리콘 기판(K)에 탄화실리콘 기판(K)의 식각 속도가 b1보다도 빠른 b2가 되도록 해당 탄화실리콘 기판(K)을 가열하여 식각 처리한 경우의 오목부의 형상을 나타낸 도면이며, b2보다도 a2가 빠르고, 속도비인 a2/b2가 r1인 것으로 한다. 도 5(a)와 도 5(b)에 나타낸 바와 같이, 양자 모두 상부가 직선적인 테이퍼 형상의 오목부가 형성되지만, 그 테이퍼 각도는 도 5(a)에 있어서는 Θ3인 것에 비하여, 도 5(b)에 있어서는 Θ3보다도 작은 Θ4이며, 고속 식각막(E) 및 탄화실리콘 기판(K)의 식각 속도가 빨라짐으로써, 테이퍼 각도가 작게 된다. 결국, 속도비를 일정하게 유지하면서 고속 식각막(E)의 식각 속도와 탄화실리콘 기판(K)의 식각 속도를 함께 변화시킨 경우, 테이퍼 각도가 다른 직선적인 테이퍼 상 오목부를 형성할 수 있다.
또한, 도 5(c)는 식각 속도가 a2인 고속 식각막(E4)이 형성된 탄화실리콘 기판(K)에 탄화실리콘 기판(K)의 식각 속도가 b1이 되도록 해당 탄화실리콘 기판(K)을 가열하여 식각 처리를 실시한 경우의 오목부의 형상을 나타낸 도면이고, b1보다도 a2가 빠르고, 속도비인 a2/b1이 r1보다도 큰 r2인 것으로 한다. 이 경우, 도 5(c)에 나타낸 바와 같이, 형성되는 테이퍼상 오목부는 그 테이퍼 각도가 Θ5이며, 오목부 측벽의 상단부측이 굴곡을 가지고, 상단부가 외측으로 넓어진 형상으로 된다. 결국, 고속 식각막(E)과 탄화실리콘 기판(K)과의 속도비가 소정의 값보다 큰 값인 경우에는, 측벽의 상단부측이 굴곡을 띠고, 상단부가 외측으로 넓어진 테이퍼 형상의 오목부를 형성할 수 있다.
한편, 도 5(d)는 비교예로써, 식각 속도가 a1인 고속 식각막(E3)이 형성된 탄화실리콘 기판(K)에 탄화실리콘 기판(K)의 식각 속도가 a1보다도 빠른 b2가 되도록 해당 탄화실리콘 기판(K)을 가열하여 식각 처리한 경우의 오목부의 형상을 나타낸 도이다. 이 경우, 동일한 도에 나타낸 바와 같이, 형성하는 오목부의 형상은 보우잉 형상으로 되는 경향이 있다.
상술한 바와 같이, 본 실시 형태의 플라즈마 식각 방법에 있어서, 고속 식각막(E)의 식각 속도를 변화시키거나, 혹은 탄화실리콘 기판(K) 및 고속 식각막(E)의 식각 속도를 각각 변화시키는 것에 의해, 형성되는 오목부의 테이퍼 각도를 약 45°~ 90°의 사이에서 제어할 수 있음과 동시에, 그 형상도 변화시킬 수 있다.
제2 실시 형태
다음으로, 본 발명의 다른 실시 형태에 대하여 설명한다. 여기서, 고속 식각막(E)의 막형성 조건을 변화시키는 것에 의해, 식각 시에 측벽의 테이퍼 각도를 제어할 수 있는 점을 설명한다.
본 실시 형태에서는, 고속 식각막(E)으로서 질화실리콘막(SiN)을 채용한다. 고속 식각막(E)으로서 질화실리콘막을 사용하는 이유는, 반응종에 의한 식각 속도가 지나치게 빠르지 않고, 또한 막형성 조건을 변화시키는 것에 의해 반응종에 의한 식각 속도를 제어하기가 쉬워지기 때문이다.
본 예에서는, 고속 식각막(E)을 CVD 방법에 의해 막형성하지만, 이는 예시에 불과하다. CVD 장치는, 구체적으로 도시하고 있지 않지만, 예를 들면, 처리 챔버와, 이러한 처리 챔버 내에 배치되고, 탄화실리콘 기판(K)이 탑재될 수 있는 스테이지와, 처리 챔버와 스테이지를 전극으로 하여 이들에 고주파 전력(예를 들면, 13.56㎒)을 인가하는 제1 전원과, 상기 전극에 저주파 전력(예를 들면, 380㎑)을 공급하는 제2 전원과, 막형성용 원료 가스인 SiH4 가스 및 NH3 가스, 그리고 캐리어가스인 N2 가스를 처리 챔버 내에 공급하는 가스 공급부와, 처리 챔버 내의 압력을 조절하는 압력 조정부를 구비하고 있다. 한편, 제1 전원, 제2 전원의 한 쪽을 구비한 장치이어도 차이는 없다.
또한, 이러한 CVD 장치를 사용하여, SiH4 가스, NH3 가스 및 N2 가스의 공급 유량, 고주파 전력 및 저주파 전력, 그리고 처리 챔버 내의 압력을 도 6에 나타낸 막형성 조건 1에서 막형성 조건 4의 상태로 설정하여, SiC 기판(K) 상에 질화실리콘막을 0.5㎛의 두께로 막형성하고, 또한 각각의 SiC 기판(K)에 마스크를 형성한 후, 도 2에 도시한 식각 장치(1)를 사용하여 SiC 기판(K)의 온도를 약 310℃, SF6 가스의 공급 유량을 200sccm, O2 가스의 공급 유량을 20sccm, 코일(26)에 공급하는 고주파 전력을 2000W, 다이(15)에 공급하는 고주파 전력을 200W, 처리 챔버(11) 내의 압력을 12Pa로 하여 SiC 기판(K)을 식각한다. 한편, SiC 기판(K)의 온도는 주식회사 호리바 제작소제(堀場製作所製)의 비접촉 온도 센서(IＴ-450시리즈)를 사용하여 측정한다.
이 경우, SiC 기판(K)에 형성된 고속 식각막인 질화실리콘막의 굴절률과 식각에 의해 형성된 측벽면의 테이퍼 각도를 도 6에 나타낸다. 동일한 도면에 있어서, 막형성 조건 1-4를 구성하는 것은, 좌측에서 순서대로, SiH4 유량(sccm), NH3 유량(sccm), N2 유량(sccm), 처리 챔버 내의 압력(Pa), 고주파 전력(HFW) 및 저주파 전력(LFW)의 제반 조건이다. 한편, 막형성 조건 2에서 막형성 조건 4까지의 막형성 조건들에서는, 다음 순서로 NH3 유량에 대한 SiH4 유량의 비율이 증가하여 간다. 한편, 굴절률은 주지하는 바와 같이 레이저식 굴절률 측정 장치를 사용하여 측정한다.
도 6에 나타낸 바와 같이, 막형성 조건 1-4에 따라서 질화실리콘막(SixNy)의 굴절률은 Si와 N과의 조성비(x：y)에 의해 1.882-2.600과 같이 변화된다. 한편, 이상적인 SiN 결합(Si3N4)으로 이루어진 질화실리콘막의 굴절률은 약 1.9인 것으로 알려져 있다. 따라서, 도 6 중에서 굴절률의 값이 낮으며 1.9에 가까운 막(예를 들면 막형성 조건 1이나 막형성 조건 2의 막)은 이상적인 SiN 결합(Si3N4)에 가까운 조성으로 되어 있고, 원자들끼리 단단하게 결합하여 있는 것이라고 생각될 수 있다. 이에 비하여, 굴절률의 값이 높은 막(예를 들면 막형성 조건 3이나 막형성 조건 4의 막)은 이상적인 SiN 결합(Si3N4)보다도 Si가 풍부한 구성(Si 리치)으로 되어 있고, 원자 간의 결합에 불충분한 개소가 많게 되어 있기 때문에, 식각이 쉽게 된다고 생각될 수 있다.
즉, 굴절률의 값이 높고 Si 리치이어도 보다 a-Si에 조성이 가깝다고 생각될 수 있는 질화실리콘막은 그 결합이 약한 것이어서 식각되기 쉽고, 식각 속도가 빠르게 된다. 이와 같이, 질화실리콘막의 굴절률은 동일한 막의 식각되는 용이성이나 식각 속도의 지표가 되는 것이다.
또한, 상술한 실시 형태에 있어서, 도 5를 사용하여 설명한 대로, 직선적인 테이퍼 형상의 오목부를 형성하는데 있어서, 고속 식각막(E) 및 탄화실리콘 기판(K)의 식각 속도를 빠르게 할수록, 식각 시에 측벽의 테이퍼 각도가 작아진다. 이러한 이론에 따라서, 도 6에서는 굴절률의 값이 높고, 식각 속도가 빠른 질화실리콘막을 고속 식각막(E)으로서 사용한 경우에는, 식각 시에 측벽의 테이퍼 각도가 작게 되는 경향이 명확히 드러나고 있다.
이와 같이, 고속 식각막(E)으로서 질화실리콘막을 막형성할 때의 막형성 조건을 변화시키는 것에 의해, 질화실리콘막의 식각 속도를 조절하고, 식각 시에 측벽면의 테이퍼 각도를 제어하는 것이 가능하게 된다. 예를 들면, 상술한 바와 같이, 고속 식각막(E)이 질화실리콘막이면, 상기 막형성 조건을 Si 리치로 하는 것에 의해 질화실리콘막이 식각되기 쉽게 하여 동일 막의 식각 속도를 빠르게 해서, 식각 시에 측벽의 테이퍼 각도를 작게 할 수 있다.
그리하여, 이와 같은 막형성 조건과 이러한 막형성 조건에 의해 막형성될 수 있는 질화실리콘막(고속 식각막)의 막질과 이러한 막질에 의존하는 식각 측벽면의 테이퍼 각도와의 상관 관계에서, 식각 공정에서 형성할 측벽면의 테이퍼 각도에 따른 막형성 조건을 설정할 수 있으며, 막형성 공정에 있어서 이와 같은 막형성 조건에서 질화실리콘막을 형성함으로써, 식각 공정에서 형성될 수 있는 측벽면의 테이퍼 각도를 소정의 각도로 할 수 있다.
또한, 질화실리콘막의 막질은 상술한 바와 같이, 이를 굴절률에서 평가할 수 있다. 따라서, 식각 공정에서 형성할 측벽면의 테이퍼 각도에 따른 막질, 다시 말하면, 굴절률을 갖도록 질화실리콘막을 막형성할 수 있는 막형성 조건을 설정할 수 있으며, 막형성 공정에 있어서, 이와 같은 막형성 조건에서 질화 실리콘막을 막형성하는 것으로써, 원하는 굴절률을 갖는 고속 식각막을 막형성할 수 있고, 이에 따라 식각 공정에서 형성될 수 있는 측벽면의 테이퍼 각도를 원하는 각도로 할 수 있다.
또한, 막형성 조건의 변화에 의해 식각 속도를 조정할 수 있는 고속 식각막(E)의 재질은 질화실리콘막에 한정되지 않고, a-Si막, 폴리-Si막, WSi막 등 각종의 막재료들을 사용할 수 있다. 또한, 광을 투과하지 않는 막에 대하여는, 상술한 바와 같이, 그 굴절률을 조사하여 식각 속도의 지표로써 참고할 수는 없다.
또한, 도 6에서는, 막형성 조건 1-4로서 SiH4 유량(sccm)과 NH3 유량(sccm)과의 유량비를 변화시킴으로써, 질화실리콘막의 식각 속도를 조정하고 있지만, 상기 막형성 조건 1-4에 대신하여, SiH4 유량(sccm)과 N2 유량(sccm)과의 유량비를 변화시키는 것에 의해 질화실리콘막의 식각 속도를 조절할 수 있다.
도 6에 도시한 예에서는, 막형성 조건 1-4에 따라, 식각 시에 측벽의 테이퍼 각도는 53.7°~67.2°의 사이에서 변화하지만, 본 발명자 등은 막형성 조건을 더 변화시키는 추가 실험에 있어서, 식각 시에 측벽의 테이퍼 각도를 71.9°, 73.2°, 78.8°, 81.1°로 크게 한다거나, 42.1°로 작게 하는 것을 성공하였다.
제3 실시 형태
다음으로, 본 발명의 다른 실시 형태에 대하여 설명한다. 여기서는, 고속 식각막(E)의 막두께 조건을 변화시키는 것에 의해, 식각 시에 측벽의 테이퍼 각도를 제어할 수 있는 점을 설명한다.
본 실시 형태에서는, 고속 식각막(E)으로서 아몰퍼스 실리콘(a-Si)막을 채용하지만, 이는 단순한 예시에 불과한 것이다.
도 7에 막 두께를 0㎛~0.5㎛까지 변화시키면서 SiC 기판 상에 아몰퍼스 실리콘막을 막형성한 경우의 막형성 시간과 동일한 아몰퍼스 실리콘막을 고속 식각막(E)으로서 식각한 경우의 측벽면의 테이퍼 각도를 나타낸다.
도 7의 아몰퍼스 실리콘막을 형성한 경우의 막형성 조건은 일정하고, SiH4 가스의 공급 유량은 90sccm, Ar 가스의 공급유량은 90sccm, N2 가스의 공급 유량은 0sccm, 처리 챔버 내의 압력은 130Pa, 고주파 전력(HF)은 0W, 저주파 전력(LF)은 200W이다. 상기 도면에서, 막형성 시간을 변화시키는 것에 의해 아몰퍼스 실리콘막의 막 두께를 조정하고 있다. 또한, 식각 조건은 제2 실시 형태의 경우와 동일한 조건으로 한다.
상기 도면에 나타낸 바와 같이, 고속 식각막(E)으로서 아몰퍼스 실리콘막의 막 두께가 크게 될 수록, 식각 시에 측벽의 테이퍼 각도는 작게 된다. 이로부터 고속 식각막(E)의 두께를 조정하는 것에 의해서도, 식각 시에 측벽의 테이퍼 각도를 제어할 수 있다고 생각될 수 있다.
이는 고속 식각막(E)의 막 두께가 두껍게 되면 될 수록, 해당 고속 식각막(E)을 식각하는 것에 의해 형성될 수 있는 SiC 기판(K) 상면과 마스크와의 사이의 공간이 넓게 되고, 이 때문에 반응종이 이러한 공간 내에 진입하기가 쉬워지며, SiC 기판(K)의 같은 부분에 있어서 등방성 식각이 잘 진행되기가 쉬워져, 측벽면의 테이퍼 각도가 보다 작게 되는 것이라고 생각될 수 있다.
따라서, 고속 식각막(E)을 식각 공정에서 형성할 측벽면의 테이퍼 각도에 따라서 설정한 막 두께로 함으로써, 식각 공정에서 형성될 수 있는 측벽면의 테이퍼 각도를 원하는 각도로 할 수 있다.
이상, 본 발명의 실시 형태들에 대하여 설명하였지만, 본 발명이 채용할 수 있는 구체적인 양태는 이에 한정될 수 있는 것은 아니다.
상술한 예에 있어서, 플라즈마 발생 장치(25)는 코일(26)이 상부 챔버(12)의 외주부에 상하로 병렬 설치되어 있지만, 이에 한정되는 것은 아니며, 예를 들면, 상부 챔버(12)의 외부(예를 들면, 상부 챔버(12)의 상판의 상방)에 배치한 구성으로 하여도 좋다.
예를 들면, 상술한 예에 있어서, 반응성 식각 가스로서 SF6 가스 또는 SF6 가스와 O2 가스와의 혼합 가스를 사용하고 있지만, 이에 한정되는 것은 아니며, CF4 등의 다른 불소계 가스를 사용하여도 좋고, 또한, Cl2나 BCl3 등의 염소계 가스를 사용하여 식각하도록 하여도 좋다. 한편, 염소계 가스를 사용하여 식각하는 경우, 고속 식각막으로서 상기 티타늄계 재료 및 실리콘계 재료에 추가적으로, 순 알루미늄(Al)이나 알루미늄-실리콘(Al-Si)계 등의 알루미늄계 재료가 바람직하다.
1：식각 장치 11：처리 챔버
15：다이 20：가스 공급 장치
21：식각 가스 공급부 22：불활성 가스 공급부
25：플라즈마 생성 장치 26：코일
27：고주파 전원 30：고주파 전원
35：배기 장치 K：탄화실리콘 기판(와이드 갭 반도체 기판)
M：마스크 E：고속 식각막

Claims (10)

  1. 플라즈마화한 반응성 식각 가스를 사용하여 처리 챔버 내에 탑재된 다이 상에 탑재되고, 적어도 와이드 갭 반도체층을 갖는 와이드 갭 반도체 기판을 플라즈마 식각하는 방법에 있어서,
    상기 반응성 식각 가스를 플라즈마화하여 생성될 수 있는 반응종에 의해, 상기 와이드 갭 반도체 기판의 구성 성분보다도 빠른 속도로 식각될 수 있는 성분으로 이루어진 고속 식각막을 상기 와이드 갭 반도체층의 표면에 직접 형성하는 막형성 공정;
    상기 와이드 갭 반도체층의 표면에 형성된 고속 식각막 상에 개구부를 갖는 마스크를 형성하는 마스크 형성 공정; 및
    상기 와이드 갭 반도체 기판을 상기 처리 챔버 내의 다이 상에 탑재하여, 해당 와이드 갭 반도체 기판을 200℃이상으로 가열하고, 상기 반응성 식각 가스를 상기 처리 챔버 내에 공급하여 플라즈마화함과 동시에, 상기 와이드 갭 반도체 기판이 탑재된 다이에 바이어스 전위를 인가하여, 상기 플라즈마화한 반응성 식각 가스에 의해 상기 개구부를 통하여 상기 고속 식각막 및 상기 와이드 갭 반도체 기판을 식각하는 식각 공정을 수행하도록 하는 것을 특징으로 하는 플라즈마 식각 방법.
  2. 제 1 항에 있어서,
    상기 고속 식각막은, 티타늄, 질화티타늄, 아몰퍼스실리콘, 폴리실리콘, 텅스텐실리사이드, 질화실리콘 중의 적어도 하나로 구성될 수 있는 것을 특징으로 하는 플라즈마 식각 방법.
  3. 제 1 항에 있어서,
    상기 와이드 갭 반도체 기판은 탄화실리콘으로 구성된 기판인 것을 특징으로 하는 플라즈마 식각 방법.
  4. 제 1 항에 있어서,
    상기 반응성 식각 가스는 불소계 가스인 것을 특징으로 하는 플라즈마 식각 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 막형성 공정은 증착법에 의해 실시되고, 상기 고속 식각막은 상기 고속 식각막의 막질과 상기 식각 공정에서 형성되는 식각 구조 측벽면의저면에 대한 각도와의 사이의 상관관계를 기초로 하여 상기 식각 공정에서 형성하는 식각 구조 측벽면의 바닥면에 대한 각도가 되는 미리 설정된 막질을 상기 고속 식각막이 구비하도록 설정된 막형성 조건에서 막형성되는 것을 특징으로 하는 플라즈마 식각 방법.
  6. 제 5 항에 있어서,
    상기 막형성 조건은 상기 처리 챔버 내의 막형성용 원료 가스의 공급 유량, 상기 처리 챔버 내의 캐리어 가스의 공급 유량, 상기 처리 챔버 내의 압력, 인가 전력 중에서 적어도 하나를 포함하는 것을 특징으로 하는 플라즈마 식각 방법.
  7. 제 1 항, 제 3 항 또는 제 4 항에 있어서,
    상기 고속 식각막은 아몰퍼스실리콘, 폴리실리콘, 텅스텐실리사이드, 질화실리콘 중에서 적어도 하나로 구성되고,
    상기 막형성 공정은 증착법에 의해 실시될 수 있음과 동시에, 상기 고속 식각막은 해당 고속 식각막이 미리 설정된 굴절률을 구비하도록 설정된 막형성 조건에서 막형성되는 것을 특징으로 하는 플라즈마 식각 방법.
  8. 제 7 항에 있어서,
    상기 막형성 조건은 상기 처리 챔버 내의 막형성용 원료 가스의 공급 유량, 상기 처리 챔버 내의 캐리어 가스의 공급 유량, 상기 처리 챔버 내의 압력, 인가 전력 중에서 적어도 하나를 포함하는 것을 특징으로 하는 플라즈마 식각 방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 막형성 공정은 증착법에 의해 실시되고, 상기 고속 식각막은 상기 고속 식각막의 막 두께와 상기 식각 공정에서 형성되는 식각 구조 측벽면의 바닥면에 대한 각도와의 상관관계를 기초로 하여 상기 식각 공정에서 형성하는 식각 구조 측벽면의 바닥면에 대응하는 각도가 되는 미리 설정된 막 두께를 상기 고속 식각막이 구비하도록 막형성되는 것을 특징으로 하는 플라즈마 식각 방법.
  10. 제 1 항에 있어서,
    상기 식각 공정에서 상기 개구부를 통하여 상기 고속 식각막을 식각하여 상기 와이드 갭 반도체층을 노출시킨 후,
    상기 고속 식각막을 더 식각하여, 상기 와이드 갭 반도체층에 있어서의 상기 마스크의 아래쪽에 위치하는 부분을 노출시키면서 상기 와이드 갭 반도체층을 식각하고, 상기 와이드 갭 반도체층에 테이퍼 형상의 식각 구조를 형성하는 것을 특징으로 하는 플라즈마 식각 방법.
KR1020147005023A 2011-09-05 2012-08-16 플라즈마 식각 방법 KR101904126B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011193129 2011-09-05
JPJP-P-2011-193129 2011-09-05
PCT/JP2012/070811 WO2013035510A1 (ja) 2011-09-05 2012-08-16 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20140068036A KR20140068036A (ko) 2014-06-05
KR101904126B1 true KR101904126B1 (ko) 2018-10-04

Family

ID=47831960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147005023A KR101904126B1 (ko) 2011-09-05 2012-08-16 플라즈마 식각 방법

Country Status (7)

Country Link
US (1) US9123542B2 (ko)
EP (1) EP2755230B1 (ko)
JP (1) JP5819969B2 (ko)
KR (1) KR101904126B1 (ko)
CN (1) CN103828028B (ko)
TW (1) TWI549179B (ko)
WO (1) WO2013035510A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178106B2 (ja) * 2013-04-25 2017-08-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
US9257298B2 (en) 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
JP6676308B2 (ja) * 2015-08-07 2020-04-08 ローム株式会社 半導体装置
JP6441190B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置の製造方法
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
JP2019121685A (ja) * 2018-01-05 2019-07-22 東京エレクトロン株式会社 エッチング方法
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
KR102197611B1 (ko) 2019-07-15 2020-12-31 세메스 주식회사 기판 처리 시스템
CN113539806A (zh) * 2020-04-15 2021-10-22 苏州能讯高能半导体有限公司 电极的制造方法、电极及半导体器件
WO2022220576A1 (ko) * 2021-04-16 2022-10-20 고려대학교 세종산학협력단 유도 결합 플라즈마 식각 장치 및 이를 이용한 유도 결합 플라즈마 식각 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060166482A1 (en) * 2002-07-30 2006-07-27 Ryuichi Kanamura Semiconductor device manufacturing device
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
JPS57136327A (en) * 1981-02-18 1982-08-23 Sony Corp Etching method
US4610896A (en) * 1985-04-08 1986-09-09 United Technologies Corporation Method for repairing a multilayer coating on a carbon-carbon composite
JPH02100318A (ja) * 1988-10-07 1990-04-12 Fujitsu Ltd 半導体装置の製造方法
JPH02137329A (ja) * 1988-11-18 1990-05-25 Ricoh Co Ltd 多層配線用Ａｌ薄膜
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
US7807225B2 (en) * 2003-01-31 2010-10-05 Sharp Laboratories Of America, Inc. High density plasma non-stoichiometric SiOxNy films
JP4872217B2 (ja) * 2005-02-16 2012-02-08 富士電機株式会社 炭化珪素半導体素子の製造方法
JP2008135534A (ja) * 2006-11-28 2008-06-12 Toyota Motor Corp 有底の溝を有する半導体基板の製造方法
JP5179455B2 (ja) * 2009-10-27 2013-04-10 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060166482A1 (en) * 2002-07-30 2006-07-27 Ryuichi Kanamura Semiconductor device manufacturing device
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching

Also Published As

Publication number Publication date
CN103828028A (zh) 2014-05-28
KR20140068036A (ko) 2014-06-05
WO2013035510A1 (ja) 2013-03-14
TW201316403A (zh) 2013-04-16
EP2755230B1 (en) 2018-06-27
JP5819969B2 (ja) 2015-11-24
EP2755230A1 (en) 2014-07-16
TWI549179B (zh) 2016-09-11
JPWO2013035510A1 (ja) 2015-03-23
US20140187048A1 (en) 2014-07-03
US9123542B2 (en) 2015-09-01
CN103828028B (zh) 2016-08-17
EP2755230A4 (en) 2015-05-20

Similar Documents

Publication Publication Date Title
KR101904126B1 (ko) 플라즈마 식각 방법
US10283353B2 (en) Method of reforming insulating film deposited on substrate with recess pattern
US10504742B2 (en) Method of atomic layer etching using hydrogen plasma
KR101836152B1 (ko) 식각 방법
JP6653577B2 (ja) プラスマエンハンスト原子層エッチングの方法
US9556516B2 (en) Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
TWI588240B (zh) 用於高縱橫比氧化物蝕刻之氟碳分子
KR20170044602A (ko) Peald에 의하여 트렌치들 내에 유전체 막을 퇴적하는 방법
TWI475612B (zh) 電漿蝕刻方法
TW201543567A (zh) 無鹵素之氣相矽蝕刻
JP5877982B2 (ja) プラズマエッチング方法
KR20200140388A (ko) 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착
JP6220409B2 (ja) プラズマエッチング方法
JP6279933B2 (ja) 炭化珪素半導体素子の製造方法
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
US20080006829A1 (en) Semiconductor layered structure
WO2015173003A1 (en) A process for etching and chamber cleaning and a gas therefor
CN101459113B (zh) 浅沟槽隔离区形成方法
US20230386792A1 (en) Etching processes and processing assemblies
CN118055680A (zh) 高均一性晶圆级压电钪掺杂氮化铝薄膜及其干法刻蚀工艺
JP2003045852A (ja) Ｉｉｉ族窒化物半導体のドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant