TWI475612B - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TWI475612B
TWI475612B TW101104123A TW101104123A TWI475612B TW I475612 B TWI475612 B TW I475612B TW 101104123 A TW101104123 A TW 101104123A TW 101104123 A TW101104123 A TW 101104123A TW I475612 B TWI475612 B TW I475612B
Authority
TW
Taiwan
Prior art keywords
gas
etching
film
deposit
layer
Prior art date
Application number
TW101104123A
Other languages
English (en)
Other versions
TW201248718A (en
Inventor
Kazuhito Tohnoe
Yusuke Hirayama
Yasuyoshi Ishiyama
Wataru Hashizume
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201248718A publication Critical patent/TW201248718A/zh
Application granted granted Critical
Publication of TWI475612B publication Critical patent/TWI475612B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Description

電漿蝕刻方法
本發明係關於電漿蝕刻方法，該方法對於從上方側起堆疊有光阻遮罩、含矽與氮之中間膜、及矽層的基板，供給處理氣體的電漿，將該矽層進行蝕刻以形成凹部。
隨著近年來之元件構造的三維化，有人正進行探討下述構造：將安裝有積體電路之例如半導體晶圓等基板(以下稱「晶圓」)之間立體地整合，利用各個晶圓內所嵌入的配線金屬，將互相接鄰的晶圓之間電性連接。於此情形，藉由電漿蝕刻處理，在各個晶圓形成用來將配線金屬嵌入至該晶圓的電洞等凹部。具體而言，此種晶圓包含有：形成該凹部的例如單晶矽(Si)層、及堆疊在該矽層之上方且圖案化為與凹部圖案對應的光阻遮罩。另外，在該等矽層與光阻遮罩之間，介在有例如氮化矽(SiN)膜等之含矽的中間膜，該中間膜係在將配線金屬嵌入至凹部後去除剩餘之配線金屬的步驟，例如CMP(Chemical Mechanical Polishing，化學機械研磨)步驟中，使用作終點檢測用的阻擋膜。因此，對該中間膜進行蝕刻以使矽層露出後，再進行該矽層的蝕刻處理。
在此，該凹部有時形成為：例如相對於10μm左右之大小的開口直徑而深度達100μm的尺寸。因此，在利用含例如氟化硫(SF6 )氣體或氧(O2 )氣體等之處理氣體的電漿來對矽層進行蝕刻的期間，氮化矽膜的側壁會暴露於該電漿。於是，發生下述情形：氮化矽膜從側方一側(凹部側)受到側蝕，而於凹部周圍，在光阻遮罩與矽層之間形成空隙。當該空隙形成時，於其後的步驟，配線金屬進入該空隙，漏洩電流變大等，會變得無法得到所希望之元件特性。
專利文獻1記載有下述技術：使用例如C4 F8 氣體的電漿，在光阻膜的側壁形成保護膜，來抑制底切的發生。
【專利文獻1】日本特開2009-206410號公報(段落0047等)
然而，於此種使用CF氣體的情形，沉積物(保護膜)之形成效率差，而有導致處理量下降之虞。又，由於處理腔室之內壁面所附著的附著物，還有對於在處理腔室內接著進行的處理造成不良影響之虞。
本發明係於此種情況下所設計者，其目的為：提供電漿蝕刻方法，其在對於從上方側起依序堆疊有光阻遮罩、含矽與氮之中間膜、及矽層的基板，隔著光阻遮罩的圖案而進行電漿蝕刻處理，以在矽層形成凹部時，能抑制上述中間膜之側蝕的發生。
本發明之電漿蝕刻方法包含：第1步驟，利用處理氣體，將位於已形成在基板表面之光阻遮罩的下方且含矽與氮的中間膜進行蝕刻，以使得位在該中間膜之下方的矽層露出；第2步驟，接著對基板供給氯氣，使反應生成物附著在該光阻遮罩及中間膜之開口部的側壁；及第3步驟，然後使用含有硫與氟之化合物的處理氣體，對於該矽層中之與該開口部對應的部位進行蝕刻，以形成凹部。
依本發明，對於矽層供給含有硫與氟之化合物的處理氣體，來將對應於該開口部的部位進行蝕刻以形成凹部時，由於該反應生成物發揮作為中間膜側壁之保護膜的功能，因此能抑制該中間膜的側蝕。
[實施發明之最佳形態]
[晶圓之構成及概要]
針對依本發明一實施形態之電漿蝕刻方法的實施形態之一例，參照圖1~圖11進行說明。首先，針對適用該電漿蝕刻方法之例如12英寸尺寸的晶圓W之構成的一例進行說明。該晶圓W如圖1所示，在例如單晶矽(Si)層1上，從下側起依序堆疊有：含矽與氮(N)的氮化矽(SiN)膜2、及光阻遮罩3。氮化矽(SiN)膜2係例如厚度尺寸t為1μm之中間膜的一例。又，光阻(PR)遮罩3係由樹脂等所構成。於該光阻遮罩3，在複數處圖案形成有開口直徑(直徑尺寸)D1為例如11.2μm之圓筒狀的開口部11；且如後所述，在與各個開口部11對應的位置，利用處理氣體的電漿，對於下層側之氮化矽膜2及矽層1，形成例如具有達100μm深度之電洞等的凹部12(參照圖4)。另外，本發明之一實施形態中，在該氮化矽膜2之側壁形成有保護膜(附著物13)，俾於在對於矽層1形成凹部12時，氮化矽膜2不會從側方一側(凹部12側)受到側蝕，或者能將氮化矽膜2的側蝕加以抑制。又，圖1係放大顯示晶圓W上之一個開口部11附近的區域。
接著，針對包含上述附著物13之形成步驟的電漿蝕刻方法，參照圖2~圖11進行說明。又，由於實施電漿蝕刻步驟的裝置可使用公知的電漿裝置，因此將該裝置的一例設計成後述。電漿蝕刻步驟如以下所詳述，係由下列步驟構成：第1步驟(步驟S1)，將氮化矽膜2進行蝕刻；第2步驟(步驟S2)，一面將矽層1加以 些微地(例如1μm左右)蝕刻，一面在氮化矽膜2之側壁形成保護膜；及第3步驟(步驟S3)，對於矽層1進行蝕刻，以形成例如深度達100μm的凹部12。又，針對在上述保護膜之形成步驟中藉由矽層1之蝕刻所形成的區域，也採用「凹部12」的用語。
[步驟S1：氮化矽膜之蝕刻步驟]
首先，對於氮化矽膜2進行蝕刻處理。具體而言，將置放晶圓W的處理環境氣氛(後述之處理容器50內)設定成真空環境氣氛，並且對晶圓W供給含SF6 (氟化硫)氣體與O2 (氧)氣體之處理氣體的電漿。利用該電漿，而如圖3所示般，隔著光阻遮罩3將氮化矽膜2進行蝕刻，使下層側的矽層1露出。又，雖然光阻遮罩3也會被該電漿所蝕刻，但是由於氮化矽膜2相對於光阻遮罩3的蝕刻選擇比係非常大，因此圖3中省略光阻遮罩3之蝕刻的圖示。 又，此後的圖4~圖10亦同。
[步驟S2：保護膜之形成步驟]
其次，在氮化矽膜2之側壁形成保護膜。具體而言，對該處理氣體進行排氣後，將處理環境氣氛的真空度設定為6.67Pa(50mTorr)~13.33Pa(100mTorr)範圍內的任一者，並且以200sccm以上的流量，將氯(Cl2 )氣體供給到該處理環境氣氛，作為處理氣體(蝕刻氣體)。本實施形態中，將處理環境氣氛的真空度設定為6.67Pa(50mTorr)，並且以400sccm的流量，將氯(Cl2 )氣體供給到該處理環境氣氛，作為處理氣體(蝕刻氣體)。然後，當對於該處理氣體施加電漿產生用高頻電力，並且對於晶圓W施加偏壓用高頻電力時，處理氣體會如圖4所示般地被電漿化(離子化)，而朝向晶圓W導入下去。又，於使用後述平行平板型電漿裝置的情形，對於平行平板電極間施加電漿產生用高頻電力，並對於下部電極施加偏壓用高頻電力。當該氯離子接觸到矽層1時，該矽層1會極些微地被蝕刻成為與開口部11對應，而形成凹部12。
在此，當矽層1被氯氣的電漿所蝕刻時，產生出含矽與氯的反應生成物，即四氯化矽(SiCl4 )，而作為附著物13，附著(沉積)在光阻遮罩3、氮化矽膜2及該矽層1中之凹部12的側壁。該附著物13如圖5及圖6所示，相較於矽層1及氮化矽膜2均不易被蝕刻。因此，該附著物13在接續於該附著物13之附著步驟所進行之矽層1的蝕刻步驟中，會發揮作為氮化矽膜2之保護膜的功能。又，圖5及圖6中，縱軸顯示將各種膜(Si膜、光阻膜、SiN膜、SiO2 膜及SiCl4 膜)分別進行蝕刻時的蝕刻量(膜厚)，橫軸顯示將各膜進行蝕刻時的蝕刻時間。又，圖6係將圖5中之縱軸下側(零)附近加以放大而成的圖形。
此時，隨著附著物13之附著步驟的進行，形成於矽層1之凹部12的開口直徑D1會逐漸變窄。微觀地說明之，於矽層1極些微地被蝕刻的狀態下，如圖7所示，凹部12形成為例如與光阻遮罩3之開口部11大概相同的尺寸。然後，當附著物13由於該蝕刻而附著到凹部12的側壁時，該附著物13對於被導入進來晶圓W側的氯離子(電漿)而言成為障壁。因此，矽層1會如圖8所示般，以遍佈周方向附著在矽層1之凹部12內壁面的附著物13為遮罩，而被該氯離子所蝕刻。又，圖7及圖8係放大而示意地顯示出光阻遮罩3的開口部11附近，且將開口部11的深度尺寸加以誇張而描繪得較大。
接著，新露出之凹部12的內壁面上再度有附著物13附著，並以該附著物13為遮罩，而將矽層1進一步蝕刻，如此隨著附著物13之附著步驟的進行，凹部12的開口直徑D1逐漸變窄。因此，若在因為該附著物13之附著步驟所形成之凹部12下端的開口直徑賦予符號「D2」(參照圖4)，則如上述圖4所示般，於矽層1的上端位置上，遍佈周方向而形成有：開口直徑以從上方側往下方側之方式從D1慢慢地直徑縮小成D2的推拔面14。
然後，當持續進行附著物13的附著步驟而經過例如兩分鐘，直到該附著物13的寬度尺寸(厚度尺寸)u成為例如0.6μm左右時，附著物13以從光阻遮罩3遍佈於矽層1之推拔面14的方式，附著、沉積在開口部11及凹部12的內周面。此時，矽層1被氯氣之電漿所蝕刻的深度尺寸h1成為例如1μm，而上述的開口直徑D2成為例如10μm。又，由於該矽層1係利用氯離子進行各向異性高的蝕刻，因此能夠將該氮化矽膜2受到來自側方一側之側蝕的情形加以抑制。
在此，附著物13的寬度尺寸u係根據以下的觀點進行設定。如上述圖5及圖6所示，含矽與氯的附著物13相較於氮化矽膜2或矽層1均不易被蝕刻，但是會些微地被蝕刻。因此，附著在氮化矽膜2之側壁的附著物13有如下之虞：若其於接著進行之矽層1的蝕刻步驟中途被去除(蝕刻)，則無法良好地得到氮化矽膜2的保護作用。另一方面，也有如下之虞：若在矽層1的蝕刻步驟結束後，氮化矽膜2之側壁仍殘留有附著物13，則於更後面進行的步驟中，將變得難以將配線金屬嵌入至凹部12內，或者成為該配線金屬之電阻增大的原因。因此，本發明之一實施形態中，將該附著物13的寬度尺寸u設定成：於矽層1的蝕刻步驟結束時，本例係於凹部12之深度尺寸h2成為上述100μm左右時，氮化矽膜2之側壁的附著物13因蝕刻而被去除，或幾乎不殘留附著物13。或者，追加有附著物13的去除過程。
具體而言，如圖5及圖6所示，使用矽層1之蝕刻步驟的處理氣體(蝕刻氣體)，對矽層1及附著物13(SiCl4 )進行蝕刻，而事先測定出該等矽層1及附著物13各自在每單位時間的蝕刻量(膜厚)。然後，當對於要蝕刻出矽層1上所形成凹部12之深度尺寸h2(本例中為100μm)所需的時間進行計算時，本例中需要20分鐘。因此，附著物13較佳係殘留經過對矽層1進行蝕刻處理的期間，即20分鐘(20分鐘後被去除)。圖6中，20分鐘所蝕刻之附著 物13的膜厚約為0.6μm左右，因此形成於氮化矽膜2側壁之附著物13的寬度尺寸u為0.6μm。
此時，如後述實施例所示，附著物13的寬度尺寸u有時候從氮化矽膜2的上端側到下端側會有所差異。具體而言，附著物13的寬度尺寸u有上端側相較於下端側為厚的情形。因此，關於附著在氮化矽膜2之側壁的附著物13之寬度尺寸u，在欲盡可能抑制住氮化矽膜2之側蝕的情形，將從氮化矽膜2上端側到下端側之附著物13的寬度尺寸u之最小值設定為上述0.6μm或0.6μm以上。另一方面，在使得已結束形成凹部12時盡可能不殘留附著物13的情形，則將從氮化矽膜2上端側到下端側之附著物13的寬度尺寸u之最大值設定為上述0.6μm或0.6μm以下。此時，取代如上述般設定附著物13之寬度尺寸u的方式，亦可採取如上述般設定寬度尺寸u，並進行附著物13之去除處理的方式。
[步驟S3：矽層1之蝕刻步驟]
接著，針對矽層1的蝕刻步驟進行說明。首先，對於置放晶圓W的處理環境氣氛進行排氣，以去除上述氯氣後，於已設定成真空環境氣氛的處理環境氣氛中，如圖9所示般，對晶圓W供給：含SF6 氣體、SiF4 (四氟化矽)氣體、O2 氣體及HBr(溴化氫)氣體之處理氣體的電漿(自由基)。利用該電漿，將矽層1往下方側進行蝕刻，並且已附著在光阻遮罩3、氮化矽膜2及凹部12之側壁的上述附著物13也從例如側方一側些微地受到蝕刻。此時，隨著附著物13從側方一側被蝕刻，上述推拔面14的下端側(內周側)會露出來。於是，由於推拔面14的下端側也往下方受到蝕刻，因此該推拔面14隨著矽層1之蝕刻處理的進行，而所謂的推拔角度變得陡峭。又，於電漿中，可以認為含有來自SF6 氣體之氟或是氟與硫的自由基(活性種)係在將矽層1進行蝕刻時特別有影響。
當如此進行矽層1的蝕刻處理，直到凹部12之深度尺寸h2 成為例如100μm左右時，如圖10所示般，附著在光阻遮罩3、氮化矽膜2及矽層1之上端部的附著物13會被去除，或者幾乎消失。另外，隨著矽層1之蝕刻的進行，上述推拔面14以從下端側(內周側)往上端側(外周側)的方式逐漸暴露於電漿，因此推拔角度變得更陡峭(接近垂直)，且推拔面14遍佈於例如凹部12的上下方向而形成。該凹部12之下端的開口直徑形成為事先所設計的尺寸D2，例如形成為10μm。因此，光阻遮罩3之開口部11的開口直徑D1設計為剛好大出附著物13之寬度尺寸u的量(0.6μm×2)，於本例中設計為10μm+0.6μm×2=11.2μm。
[其後之步驟]
在將矽層1加以蝕刻後，例如利用含O2 氣體之處理氣體的電漿，將光阻遮罩3加以灰化，接著進行晶圓W表面的清洗。再來，以CVD(Chemical Vapor Deposition，化學氣相沉積)法、電解電鍍或無電解電鍍等，將例如銅(Cu)等之配線金屬15嵌入至凹部12內。然後，如圖11所示般，藉由進行CMP(Chemical Mechanical Polishing，化學機械研磨)加工，來將形成於晶圓W表面之剩餘的配線金屬15予以去除。此時，氮化矽膜2發揮作為阻擋膜的作用，而於該氮化矽膜2的上端位置進行CMP加工的終點檢測。
[蝕刻裝置]
接下來，針對用以實施上述電漿蝕刻方法之電漿蝕刻裝置的一例，參照圖12來進行簡單的說明。該裝置構成為下部雙頻率的蝕刻裝置，其包含有：載置台31，形成用來載置晶圓W的下部電極；及氣體噴淋頭32，以與該載置台31對向的方式，設在處理容器50的上方側。圖12中之電漿產生用高頻電源33a及偏壓用高頻電源33b分別經由匹配器34a及匹配器34b，而連接於載置台31。又，高頻電源33a輸出例如頻率為40MHz的高頻率，高頻電源33b輸出例如頻率為2MHz的高頻率。
又，氣體噴淋頭32中，在氣體噴淋頭32的底面多處形成有氣體供給孔32a。處理氣體係從處理氣體供給源35輸出，經由氣體供給孔32a，而供給到載置台31上之靜電吸盤31a所固持之晶圓W的上方。真空泵36從處理容器50的底面側，對該處理容器50內的環境氣氛進行真空排氣。於處理氣體供給源35連結有包含閥等的流量調整部37，於真空泵36連結有蝶形閥38，且於載置台31設有調溫流路39。又，晶圓W係藉由閘門閥41的開閉，而從晶圓W的搬運口40搬入或搬出。
於該裝置進行上述的電漿蝕刻處理時，藉由該裝置之外部的搬運臂、與設在載置台31下方側之未圖示的升降銷二者的協同作用，將晶圓W加以經由搬運口40載置到載置台31。接著，對處理容器50內進行真空排氣，以將處理容器50內的環境氣氛調整成處理壓力，並且將處理氣體供給至該處理容器50內。然後，從電漿產生用高頻電源33a及偏壓用高頻電源33b，供給例如各1500W的電力到載置台31，而將處理氣體進行電漿化，並且將電漿導入到晶圓W側。如上述，對前述的氮化矽膜2及矽層1進行蝕刻。
依上述實施形態，將氮化矽膜2進行蝕刻以使矽層1露出後，使用含氯之處理氣體的電漿(離子)，將該矽層1加以些微地蝕刻，而使得含氯與矽的附著物13附著在氮化矽膜2的側壁。此時，附著物13為相較於矽層1不易被蝕刻的物質，且氯離子為進行各向異性蝕刻的電漿。因此，即便是在矽層1形成例如深度達100μm之凹部12的情形，對於容易被氟自由基蝕刻的氮化矽膜2，也能夠抑制住其側蝕。於是，可將嵌入到凹部12之配線金屬15的上端位置之寬度尺寸形成為如所設計般，能防止例如相鄰的配線金屬15、15之間的短路。因此，能夠抑制住漏洩電流增大等之特性劣化。
又，由於能抑制住氮化矽膜2的側蝕，因此關於凹部12的形狀，會抑制底切(凹部12之開口直徑D1隨著從上方側朝向下方側而擴大的情形)的發生，而能夠將凹部12的形狀蝕刻成：下方側之開口直徑D2較上方側之開口直徑D1為窄的推拔形狀。於是，能將配線金屬15輕易地嵌入至該凹部12。
而且，關於光阻遮罩3之開口部11的開口直徑D1，由於使其相較於凹部12之下端位置的開口直徑D2，剛好大出附著在凹部12側壁的附著物13之寬度尺寸u的量(詳言之為寬度尺寸u×2的量)，因此可將該開口直徑D2形成為如所設計般。
進而，將該附著物13的寬度尺寸u設定成：已在矽層1形成凹部12時，附著物13因蝕刻而被去除，或者因蝕刻而幾乎不殘留附著物13。因此，能夠抑制住：例如所謂之凹部12的封閉、或配線金屬15的電阻增大等，亦即對於配線金屬15的不良影響。
另外，於使得附著物13附著在氮化矽膜2之側壁的步驟中，藉由將處理條件(處理壓力及處理氣體流量)設定成為如前述，可快速地形成附著物13。又，藉由如此地設定處理條件，可如後述實施例所示般，將附著物13的高度尺寸k形成得較大，因此能使得附著物13於矽層1的蝕刻步驟中，對於從上方側引導至晶圓W的電漿具有較高的耐受性。
在此，作為堆疊在光阻遮罩3與矽層1之間的中間膜，上述例子中已舉出氮化矽膜2為例而進行說明，但是也可不採用該氮化矽膜2，而採用會被矽層1之蝕刻處理所使用電漿中的氟自由基加以蝕刻的化合物種類，例如SiCN膜等。又，就用來使附著物13附著在該含矽薄膜(氮化矽膜2)之含氯的處理氣體而言，亦可除子使用上述氯氣，一併使用例如Ar(氬)氣體、He(氦)氣體、O2 (氧)氣體等作為稀釋氣體。而且，上述例子中已將凹部12形成為推拔 形狀，但也形成為垂直狀。進而，於使得附著物13附著在氮化矽膜2之側壁的步驟中，也可將處理壓力設定為3E-6 Pa~7E-4 Pa(3×10-6 Pa~7×10-4 Pa)，並且也可將氯氣的供給流量設定為50~1000sccm。
又，作為上述的蝕刻裝置，也可不採用圖12的裝置，而採用下部單頻率的裝置、或上下雙頻率的電漿蝕刻裝置。
[實施例]
接著，針對實際採用圖12之裝置而使上述附著物13附著在氮化矽膜2之側壁的實驗，進行說明如下。
(實驗例1)
對於已將氮化矽膜2蝕刻成上述圖3之狀態的300mm(12英寸)尺寸之晶圓W，使用氯氣，以如下述般地改變各種處理壓力的方式進行了電漿蝕刻。又，處理壓力以外的條件為各例子共通的條件，且已將氯氣的流量設定為100sccm。
(處理壓力)
實施例：6.67Pa(50mTorr)、13.3Pa(100mTorr)
比較例：2.67Pa(20mTorr)
其結果，如圖13所示，處理壓力越高(真空度越低)，附著物13的高度尺寸k越高，而於6.67Pa(50mTorr)以上的處理壓力，附著物13的上端部已到達至光阻遮罩3的表面附近。因此可知：為了如上述般，得到附著物13在矽層1蝕刻時之良好的蝕刻耐受性，處理壓力較佳為6.67Pa(50mTorr)以上。又，圖13之下側描繪有：讀取上側所示SEM(scanning electron microscope，掃描式電子顯微鏡)照片，而顯示出附著物13與氮化矽膜2之分界而成的圖。
(實驗例2)
接下來，於產生附著物13的步驟中，以如下表所示般地改變各種氯氣流量的方式進行了實驗。然後，在晶圓W的中央(中心)與端部(邊緣)，分別測定出附著物13的寬度尺寸u及高度尺寸k。此實驗中，分別將處理壓力設定為6.67Pa(50mTorr)，並且分別進行蝕刻處理而經過兩分鐘。又，附著物13的寬度尺寸u及高度尺寸k如圖14所示般，分別為在氮化矽膜2上端位置的尺寸、以及從該附著物13上端位置到氮化矽膜2上端位置之間的尺寸。
其結果，如上表及圖15所示，於任一種條件均可得到良好的附著物13。關於附著物13的寬度尺寸u，已知越增加處理氣體的流量，該寬度尺寸u越厚。因此，為了快速地得到附著物13，氣體流量較佳為例如800sccm以上。又，雖將實驗結果等之說明予以省略，但只要處理氣體的流量在200sccm以上，即可與各例同樣地得到附著物13。
(實驗例3)
又，已採用上述圖12之電漿蝕刻裝置，對於分別從電漿產生用高頻電源33a及偏壓用高頻電源33b對晶圓W供給的電量，以改變各種電量的方式使附著物13附著。然後，針對該附著物13，在晶圓W的中央部側與端部側分別測定出寬度尺寸u及高度尺寸k。其結果如圖16所示，可知：藉由將從各高頻電源33a、33b供給之高頻電力設定在1000W以上，會產生良好的(寬度尺寸u在0.6μm以上的)附著物13。又，若是該等高頻電源33a、33b之高 頻電力在1000W以上，附著物13的各尺寸為大致相同的程度。另外，此實驗中，將各高頻電源33a、33b其中一者的電量設定為1000W或1500W時，則將另一者的電力值設定為50W。
(總結)
如以上所說明，依本發明之一實施形態的電漿蝕刻方法包含：第1步驟，利用處理氣體，將位於已形成在基板表面之光阻遮罩的下方且含矽與氮的中間膜進行蝕刻，以使得位在該中間膜之下方的矽層露出；第2步驟，接著對基板供給氯氣，使反應生成物附著在該光阻遮罩及中間膜之開口部的側壁；及第3步驟，然後使用含有硫與氟之化合物的處理氣體，對於該矽層中之與該開口部對應的部位進行蝕刻，以形成凹部。
該第2步驟也可於3E-6 Pa~7E-4 Pa(3×10-6 Pa~7×10-4 Pa)之壓力的環境氣氛下進行。又，該基板為12英寸晶圓，且該第2步驟也可以下述方式進行：從與基板對向之對向面上形成有很多氣體供給孔的氣體噴淋頭供給氯氣，並且將氯氣的供給流量設定為50sccm~1000sccm。而且，該第2步驟亦可為調整膜厚而使反應生成物附著，俾於該第3步驟中在該矽層形成凹部時，反應生成物會被該含有硫與氟之化合物的處理氣體所去除。
依此方式，將位在光阻遮罩下方之含矽與氮的中間膜進行蝕刻，以使得位在該中間膜之下方的矽層露出後，將氯氣供給至基板，而使得反應生成物附著在中間膜之開口部的側壁。於是，對於矽層供給含有硫與氟之化合物的處理氣體，來將對應於該開口部的部位進行蝕刻以形成凹部時，由於該反應生成物發揮作為中間膜側壁之保護膜的功能，因此能抑制該中間膜的側蝕。
以上，已一面參照附圖，一面針對本發明之較佳實施形態進行詳細的說明，但本發明並不限於此例。只要是本發明所屬技術 領域中具有通常知識者，於申請專利範圍所記載之技術思想的範疇，顯然可思及各種變形例或修正例，該等變形例或修正例當然理解為屬於本發明的技術範圍。
本申請案係基於在2011年2月8日申請之日本專利申請案2011-025083號而主張優先權，並於本申請案援用其全部內容。
1‧‧‧矽層
2‧‧‧氮化矽膜
3‧‧‧光阻遮罩
11‧‧‧開口部
12‧‧‧凹部
13‧‧‧附著物
14‧‧‧推拔面
15‧‧‧配線金屬
31‧‧‧載置台
31a‧‧‧靜電吸盤
32‧‧‧氣體噴淋頭
32a‧‧‧氣體供給孔
33a‧‧‧電漿產生用高頻電源
33b‧‧‧偏壓用高頻電源
34a、34b‧‧‧匹配器
35‧‧‧處理氣體供給源
36‧‧‧真空泵
37‧‧‧流量調整部
38‧‧‧蝶形閥
39‧‧‧調溫流路
40‧‧‧搬運口
41‧‧‧閘門閥
50‧‧‧處理容器
D1‧‧‧開口部11的開口直徑(凹部12之上方側的開口直徑)
D2‧‧‧凹部12之下方側的開口直徑
h1‧‧‧矽層1被氯氣之電漿所蝕刻的深度尺寸
h2‧‧‧凹部12的深度尺寸
k‧‧‧附著物13的高度尺寸
S1‧‧‧第1步驟
S2‧‧‧第2步驟
S3‧‧‧第3步驟
t‧‧‧氮化矽膜2的厚度尺寸
u‧‧‧附著物13的寬度尺寸
W‧‧‧晶圓
圖1係顯示適用依本發明一實施形態之電漿蝕刻方法的基板之一例的縱剖面圖。
圖2係顯示依本發明一實施形態之電漿蝕刻方法之一連串步驟的流程圖。
圖3係顯示依本發明一實施形態之電漿蝕刻方法之作用的基板縱剖面圖。
圖4係顯示依本發明一實施形態之電漿蝕刻方法之作用的基板縱剖面圖。
圖5係顯示依本發明一實施形態之各層的蝕刻時間與蝕刻量之關係的圖形。
圖6係顯示依本發明一實施形態之各層的蝕刻時間與蝕刻量之關係的圖形。
圖7係顯示依本發明一實施形態之電漿蝕刻方法之作用的基板縱剖面圖。
圖8係顯示依本發明一實施形態之電漿蝕刻方法之作用的基板縱剖面圖。
圖9係顯示依本發明一實施形態之電漿蝕刻方法之作用的基板縱剖面圖。
圖10係顯示依本發明一實施形態之電漿蝕刻方法之作用的基板縱剖面圖。
圖11係顯示依本發明一實施形態之電漿蝕刻方法之作用的基 板縱剖面圖。
圖12係顯示用以實施依本發明一實施形態之電漿蝕刻方法的電漿蝕刻裝置之一例的縱剖面圖。
圖13係顯示於本發明之實施例所得到基板之縱剖面的概觀圖。
圖14係用以說明於本發明之實施例所得到附著物之尺寸的概略圖。
圖15係顯示於本發明之實施例所得到基板之縱剖面的概觀圖。
圖16係顯示於本發明之實施例所得到之特性的特性圖。
S1‧‧‧第1步驟
S2‧‧‧第2步驟
S3‧‧‧第3步驟

Claims (4)

  1. 一種電漿蝕刻方法，其特徵係包含：第1步驟，利用處理氣體，將位在形成於基板表面之光阻遮罩的下方且含矽與氮的中間膜進行蝕刻，以使得位在該中間膜之下方的矽層露出；第2步驟，接著對基板供給氯氣，使反應生成物附著在該光阻遮罩及中間膜之開口部的側壁；及第3步驟，然後使用含有硫與氟之化合物的處理氣體，對於該矽層中之與該開口部對應的部位進行蝕刻，以形成凹部。
  2. 如申請專利範圍第1項之電漿蝕刻方法，其中，該第2步驟係於3×10-6 Pa~7×10-4 Pa之壓力的環境氣氛下進行。
  3. 如申請專利範圍第1項之電漿蝕刻方法，其中，該基板為12英寸晶圓；且該第2步驟係以下述方式進行：從與基板對向之對向面上形成有很多氣體供給孔的氣體噴淋頭供給氯氣，並且將氯氣的供給流量設定為50sccm~1000sccm。
  4. 如申請專利範圍第1項之電漿蝕刻方法，其中，該第2步驟係為調整膜厚而使反應生成物附著，俾於該第3步驟中在該矽層形成凹部時，反應生成物會被該含有硫與氟之化合物的處理氣體所去除。
TW101104123A 2011-02-08 2012-02-08 電漿蝕刻方法 TWI475612B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011025083A JP5712653B2 (ja) 2011-02-08 2011-02-08 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
TW201248718A TW201248718A (en) 2012-12-01
TWI475612B true TWI475612B (zh) 2015-03-01

Family

ID=46638658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104123A TWI475612B (zh) 2011-02-08 2012-02-08 電漿蝕刻方法

Country Status (5)

Country Link
US (1) US8975191B2 (zh)
JP (1) JP5712653B2 (zh)
KR (1) KR101894613B1 (zh)
TW (1) TWI475612B (zh)
WO (1) WO2012108445A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743045B (zh) * 2015-08-13 2021-10-21 美商蘭姆研究公司 陰影修整線邊緣粗糙度減低

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972055B (zh) * 2013-01-31 2016-09-07 中微半导体设备(上海)有限公司 光刻胶去除方法
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
CN105336664B (zh) * 2014-06-13 2018-06-01 中芯国际集成电路制造(上海)有限公司 刻蚀方法
US9564342B2 (en) * 2014-09-26 2017-02-07 Tokyo Electron Limited Method for controlling etching in pitch doubling
KR102545883B1 (ko) * 2015-04-02 2023-06-20 도쿄엘렉트론가부시키가이샤 플래시 추가부를 통한 부분적 에칭 기억화
US20160351733A1 (en) * 2015-06-01 2016-12-01 International Business Machines Corporation Dry etch method for texturing silicon and device
JP6726610B2 (ja) * 2016-12-13 2020-07-22 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP2022124908A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043413A (ja) * 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20050155951A1 (en) * 2003-12-15 2005-07-21 Akiko Suzuki Dry etching method and photonic crystal device fabricated by use of the same
JP2006237356A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 半導体装置の製造方法
US20060292876A1 (en) * 2005-06-21 2006-12-28 Tokyo Electron Limited Plasma etching method and apparatus, control program and computer-readable storage medium

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932488B2 (ja) * 1989-03-16 1999-08-09 ソニー株式会社 ドライエッチング方法
JPH11274137A (ja) * 1998-03-18 1999-10-08 Kenichi Nanbu エッチング方法
US6284606B1 (en) * 2000-01-18 2001-09-04 Chartered Semiconductor Manufacturing Ltd Process to achieve uniform groove depth in a silicon substrate
JP2004259927A (ja) * 2003-02-26 2004-09-16 Hitachi High-Technologies Corp ドライエッチング方法
JP2005310944A (ja) * 2004-04-20 2005-11-04 Hitachi High-Technologies Corp ドライエッチング方法
JP4652140B2 (ja) * 2005-06-21 2011-03-16 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP4653603B2 (ja) * 2005-09-13 2011-03-16 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP2007214299A (ja) * 2006-02-09 2007-08-23 Tokyo Electron Ltd エッチング方法
JP5352855B2 (ja) 2008-02-29 2013-11-27 独立行政法人産業技術総合研究所 成分間位相差ソリトンの制御方法及び成分間位相差ソリトン回路装置
US20100326954A1 (en) 2009-06-26 2010-12-30 Zhen Yu Zhuo Method of etching a multi-layer
US20110130007A1 (en) * 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043413A (ja) * 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20050155951A1 (en) * 2003-12-15 2005-07-21 Akiko Suzuki Dry etching method and photonic crystal device fabricated by use of the same
JP2006237356A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 半導体装置の製造方法
US20060292876A1 (en) * 2005-06-21 2006-12-28 Tokyo Electron Limited Plasma etching method and apparatus, control program and computer-readable storage medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743045B (zh) * 2015-08-13 2021-10-21 美商蘭姆研究公司 陰影修整線邊緣粗糙度減低

Also Published As

Publication number Publication date
TW201248718A (en) 2012-12-01
US20140045338A1 (en) 2014-02-13
WO2012108445A1 (ja) 2012-08-16
JP2012164875A (ja) 2012-08-30
US8975191B2 (en) 2015-03-10
KR101894613B1 (ko) 2018-10-04
JP5712653B2 (ja) 2015-05-07
KR20140051128A (ko) 2014-04-30

Similar Documents

Publication Publication Date Title
TWI475612B (zh) 電漿蝕刻方法
TWI828989B (zh) 半導體裝置製造中之氧化錫膜
US10049891B1 (en) Selective in situ cobalt residue removal
US20200294812A1 (en) Plasma etching method and plasma etching apparatus
US9208997B2 (en) Method of etching copper layer and mask
TWI832964B (zh) 用於微影蝕刻應用之膜堆疊
US20110201208A1 (en) Plasma etching method and plasma etching apparatus
US10020184B2 (en) Method for cleaning substrate
JP2016139792A (ja) 異方性タングステンエッチングのための方法および装置
TW201822274A (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
US20150004795A1 (en) Plasma etching method and plasma etching apparatus
TW202039906A (zh) 蝕刻腔室中的方向性沉積
JPH10256232A (ja) 半導体装置の製造方法
KR101858324B1 (ko) 플라즈마 에칭 방법
TWI716378B (zh) 蝕刻方法
TWI684201B (zh) 被處理體之處理方法
US8716144B2 (en) Method for manufacturing semiconductor device
TW201637092A (zh) 蝕刻方法（二）
US10950444B2 (en) Metal hard mask layers for processing of microelectronic workpieces
US20110303639A1 (en) Methods for processing substrates having metal hard masks
US20030153193A1 (en) Etching method
US20240112919A1 (en) Low-Temperature Etch
CN116569311A (zh) 使用掺杂硼的硅材料的整合工艺