JP6726610B2 - エッチング方法及び基板処理システム - Google Patents

エッチング方法及び基板処理システム Download PDF

Info

Publication number
JP6726610B2
JP6726610B2 JP2016241516A JP2016241516A JP6726610B2 JP 6726610 B2 JP6726610 B2 JP 6726610B2 JP 2016241516 A JP2016241516 A JP 2016241516A JP 2016241516 A JP2016241516 A JP 2016241516A JP 6726610 B2 JP6726610 B2 JP 6726610B2
Authority
JP
Japan
Prior art keywords
etching
layer
breakthrough
oxide film
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016241516A
Other languages
English (en)
Other versions
JP2018098359A (ja
Inventor
祖虹 黄
祖虹 黄
林　軍
軍 林
折居　武彦
武彦 折居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016241516A priority Critical patent/JP6726610B2/ja
Priority to CN201711287216.0A priority patent/CN108231555B/zh
Priority to TW106143304A priority patent/TWI745504B/zh
Priority to KR1020170170241A priority patent/KR102118779B1/ko
Priority to US15/841,147 priority patent/US10734243B2/en
Publication of JP2018098359A publication Critical patent/JP2018098359A/ja
Application granted granted Critical
Publication of JP6726610B2 publication Critical patent/JP6726610B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Robotics (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、エッチング方法及び該方法を実行する基板処理システムに関する。
電子デバイスを製造するための所定のパターンを有するウエハ（以下、「パターンウエハ」という。）では、ポリシリコン層の表面にＣＭＰ（Chemical Mechanical Polishing）処理等によって生じたシリコン酸化膜が存在することがある。シリコン酸化膜は、ポリシリコン層をエッチングする際にマスクとして機能し、ポリシリコン層のエッチングを阻害するため、ポリシリコン層のエッチングに先立ってシリコン酸化膜を除去するためのエッチング処理をパターンウエハに施す。このようなシリコン酸化膜を除去するためのエッチング処理をブレークスルー処理と称する。
ブレークスルー処理が施されたパターンウエハでは、ブレークスルー処理に続いてポリシリコン層を除去するためのエッチング処理（以下、「メインエッチング処理」という。）が施されるが、メインエッチング処理においてポリシリコン層が完全に除去されない場合があり、パターンウエハにシリコンからなる残渣が残る。
このような残渣を除去するために、ポリシリコン層がほぼ除去された後も、メインエッチング処理を継続するオーバーエッチング処理が行われる。また、メインエッチング処理後に、残渣を除去するためにプラズマクリーニングガスの導入を行うこと（例えば、特許文献１参照。）や、残渣を水溶性に変質させて除去するためにガスプラズマ処理をパターンウエハに施すこと（例えば、特許文献２参照。）も提案されている。
特表平７−５０８３１３号公報 特開平１１−２６０７８５号公報
しかしながら、オーバーエッチング処理、又はメインエッチング処理後のプラズマクリーニングガスの導入やガスプラズマ処理を行うと、電子デバイスがダメージを受けるおそれがある。
本発明の目的は、基板から製造されるデバイスがダメージを受けるのを防止することができるエッチング方法及び基板処理システムを提供することにある。
上記目的を達成するために、本発明のエッチング方法は、電子デバイスを製造するための基板に形成された被処理層を除去するエッチング方法であって、前記被処理層の表面に形成された酸化膜を除去する第１のブレークスルー処理と、前記第１のブレークスルー処理の後に前記被処理層をエッチングする第１のメインエッチング処理と、前記第１のメインエッチング処理の後に露出した酸化膜を除去する第２のブレークスルー処理と、前記第２のブレークスルー処理の後に前記被処理層をエッチングする第２のメインエッチング処理と、を有し、前記第１のメインエッチング処理後の前記第２のブレークスルー処理で除去される前記露出した酸化膜は、前記被処理層の表面近傍の各グレインの境界に入り込んだ酸化膜であって、前記第１のメインエッチング処理において前記被処理層がエッチングされることによって露出した酸化膜であることを特徴とする。
上記目的を達成するために、本発明の基板処理システムは、電子デバイスを製造するための基板にエッチング処理を施す基板処理システムであって、前記基板の被処理層の表面に形成された酸化膜を除去する第１のブレークスルーユニットと、前記第１のブレークスルーユニットにおける除去後に前記被処理層をエッチングする第１のメインエッチングユニットと、前記第１のメインエッチングユニットにおけるエッチング後に露出した酸化膜を除去する第２のブレークスルーユニットと、前記第２のブレークスルーユニットにおける除去後に前記被処理層をエッチングする第２のメインエッチングユニットと、を備え、前記第１のメインエッチングユニットによるエッチング後に前記第２のブレークスルーユニットが除去する前記露出した酸化膜は、前記被処理層の表面近傍の各グレインの境界に入り込んだ酸化膜であって、前記第１のメインエッチングユニットが前記被処理層をエッチングすることによって露出した酸化膜であることを特徴とする。
本発明によれば、被処理層をエッチングした後に露出した酸化膜が除去されるので、被処理層に入り込んでいた酸化膜が続く被処理層のエッチングにおいてマスクとして機能するのを防止することができ、もって、除去されない被処理物が生じるのを防止することができる。すなわち、残渣の発生を防止することができるため、オーバーエッチング処理や被処理層のエッチング後のプラズマクリーニングガスの導入等を行う必要を無くすことができ、もって、基板から製造されるデバイスがダメージを受けるのを防止することができる。
本発明の実施の形態に係る基板処理システムの構成を概略的に示す平面図である。 従来のエッチング方法の実行後に残存する残渣の形態を示す断面図である。 従来のエッチング方法における残渣の発生のメカニズムを説明するための工程図である。 本実施の形態に係るエッチング方法としてのポリシリコン層の除去方法を示す工程図である。 従来のポリシリコン層の除去方法及び図４のポリシリコン層の除去方法を実行した後に観察されたトレンチの底部における残渣の残存形態を模式的に示す図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は、本発明の実施の形態に係る基板処理システムの構成を概略的に示す平面図である。なお、図１では理解を容易にするために内部の構成の一部が透過して示される。
図１において、基板処理システム１０は、複数のウエハＷを保管するウエハ保管部１１と、２枚のウエハＷを同時に搬送する搬送室としてのトランスファモジュール１２と、トランスファモジュール１２から搬入されたウエハＷにブレークスルー処理やメインエッチング処理を施す複数のプロセスモジュール１３（第１のブレークスルーユニット、第１のメインエッチングユニット、第２のブレークスルーユニット、第２のメインエッチングユニット）とを備える。各プロセスモジュール１３及びトランスファモジュール１２は内部が真空雰囲気に維持される。
基板処理システム１０では、ウエハ保管部１１に保管されたウエハＷをトランスファモジュール１２が内蔵する搬送アーム１４によって搬送し、プロセスモジュール１３の内部に配置された２つのステージ１５のそれぞれに１枚ずつウエハＷを載置する。次いで、基板処理システム１０では、ステージ１５に載置された各ウエハＷへプロセスモジュール１３でブレークスルー処理やメインエッチング処理を施した後に、処理済みのウエハＷを搬送アーム１４によってウエハ保管部１１に搬出する。
ウエハ保管部１１は、複数のウエハＷを保管する容器であるフープ１６の載置台である複数のロードポート１７と、保管されたウエハＷを各ロードポート１７に載置されたフープ１６から受け取り、若しくは、プロセスモジュール１３で所定の処理が施されたウエハＷをフープ１６に引き渡すローダーモジュール１８と、ローダーモジュール１８及びトランスファモジュール１２の間においてウエハＷを受け渡しするために一時的にウエハＷを保持する２つのロードロックモジュール１９と、ＰＨＴ処理が施されたウエハＷを冷却するクーリングストレージ２０とを有する。
ローダーモジュール１８は内部が大気圧雰囲気の矩形の筐体からなり、その矩形の長辺を構成する一側面に複数のロードポート１７が並設される。さらに、ローダーモジュール１８は、内部においてその矩形の長手方向に移動可能な搬送アーム（不図示）を有する。該搬送アームは各ロードポート１７に載置されたフープ１６からロードロックモジュール１９にウエハＷを搬入し、若しくは、ロードロックモジュール１９から各フープ１６にウエハＷを搬出する。
各ロードロックモジュール１９は、大気圧雰囲気の各ロードポート１７に載置されたフープ１６に収容されたウエハＷを、内部が真空雰囲気のプロセスモジュール１３に引き渡すため、ウエハＷを一時的に保持する。各ロードロックモジュール１９は２枚のウエハＷを保持するバッファープレート２１を有する。また、各ロードロックモジュール１９は、ローダーモジュール１８に対して気密性を確保するためのゲートバルブ２２ａと、トランスファモジュール１２に対して気密性を確保するためのゲートバルブ２２ｂとを有する。さらに、ロードロックモジュール１９には図示しないガス導入系及びガス排気系が配管によって接続され、内部が大気圧雰囲気又は真空雰囲気に制御される。
トランスファモジュール１２は未処理のウエハＷをウエハ保管部１１からプロセスモジュール１３に搬入し、処理済みのウエハＷをプロセスモジュール１３からウエハ保管部１１に搬出する。トランスファモジュール１２は内部が真空雰囲気の矩形の筐体からなり、２枚のウエハＷを保持して移動する２つの搬送アーム１４と、各搬送アーム１４を回転可能に支持する回転台２３と、回転台２３を搭載した回転載置台２４と、回転載置台２４をトランスファモジュール１２の長手方向に移動可能に案内する案内レール２５とを含む。また、トランスファモジュール１２は、ゲートバルブ２２ａ，２２ｂ、さらに後述する各ゲートバルブ２６を介して、ウエハ保管部１１のロードロックモジュール１９、並びに、各プロセスモジュール１３へ接続される。トランスファモジュール１２では、搬送アーム１４が、ロードロックモジュール１９から２枚のウエハＷを各プロセスモジュール１３へ搬送し、処理が施された２枚のウエハＷを各プロセスモジュール１３から他のプロセスモジュール１３やロードロックモジュール１９に搬出する。
基板処理システム１０において、各プロセスモジュール１３はブレークスルー処理やメインエッチング処理を実行する。具体的に、ブレークスルー処理において、一のプロセスモジュール１３はＣＯＲ（Chemical Oxide Removal）処理を実行し、他のプロセスモジュール１３はＰＨＴ（Post Heat Treatment）処理を実行する。ＣＯＲ処理では、プロセスモジュール１３の内部に導入された処理ガス、例えば、ＨＦガス及びＮＨ３ガスをウエハＷに吸着させてポリシリコン層の表面に存在するシリコン酸化膜及び処理ガスを反応させ、生成物であるＡＦＳ（フルオロケイ酸アンモニウム）を生成する。また、ＰＨＴ処理では、ウエハＷを加熱してウエハＷに生成されたＡＦＳを気化させて除去する。なお、ＣＯＲ処理及びＰＨＴ処理のいずれにおいてもプラズマは用いられない。さらに、メインエッチング処理において、一のプロセスモジュール１３は、処理ガスから生成されたプラズマ、例えば、Ｆ２ガスから生成されたプラズマ中の弗素ラジカルによってウエハＷのポリシリコン層をエッチングする。なお、メインエッチング処理では、Ｆ２ガスの他にＮＨ３ガスやＮ２ガスが一のプロセスモジュール１３の内部へ導入される。これらブレークスルー処理やメインエッチング処理における動作も含め、基板処理システム１０の各構成要素の動作はコントローラ２７により、所定のプログラムに従って制御される。
図２は、従来のエッチング方法の実行後に残存する残渣の形態を示す断面図である。
従来のブレークスルー処理及びメインエッチング処理をウエハＷに施すと、図２に示すように、ポリシリコン層が除去されて形成された構造、例えば、トレンチ２８の底部にシリコンの残渣２９が部分的に残存することが確認された。このとき、トレンチ２８の底部に複数のフィン３０が形成されていても、残渣２９は各フィン３０の位置とは無関係に残存していた。
ブレークスルー処理及びメインエッチング処理をウエハＷに施した後にシリコンの残渣が残る理由について、本発明者は、以下のメカニズムについて推察した。具体的には、ウエハＷにおいてポリシリコン層３１（被処理層）を形成した後、該ポリシリコン層３１を含むウエハＷの表層へＣＭＰ処理を施すと、ポリシリコン層３１のシリコンと、研磨剤や大気中の酸素とが反応してシリコン酸化膜３２がウエハＷの表層へ形成される。ここで、ポリシリコン層３１の表面近傍にはシリコンのグレイン（塊）が生じやすく、各グレインの境界にシリコン酸化膜３２が入り込む（図３（Ａ））。
その後、ウエハＷへブレークスルー処理を施すと、ウエハＷの表層に形成されたシリコン酸化膜３２は処理ガスに触れることができるため、ＡＦＳに変質して除去されるが、各グレインの隙間に入り込んだシリコン酸化膜３２は処理ガスに触れにくいため、ＡＦＳに変質せずに残存する（図３（Ｂ））。
次いで、ウエハＷへメインエッチング処理を施すと、ポリシリコン層３１のエッチングの進展に従い、各グレインの隙間に入り込んだシリコン酸化膜３２が露出するが、この露出したシリコン酸化膜３２は酸化膜マスク３３として機能し、以降のポリシリコン層３１のエッチングを部分的に阻害する。すなわち、ポリシリコン層３１では、酸化膜マスク３３に覆われた部分のエッチングレートと、酸化膜マスク３３に覆われていない部分のエッチングレートとの間に無視できない差が生じ、ポリシリコン層３１が一様にエッチングされなくなる（図３（Ｃ））。その結果、ポリシリコン層３１がほぼ除去されても、酸化膜マスク３３に覆われていた部分に対応してシリコンの残渣２９が発生する（図３（Ｄ））。
特に、各グレインの隙間は各フィン３０の位置とは無関係に生じ、各酸化膜マスク３３は各グレインの隙間に対応するように生じることから、各残渣２９は各フィン３０の位置とは無関係に残存して各グレインの隙間に対応するように生じる。本発明の実施の形態では、このメカニズムに基づき、各酸化膜マスク３３を除去するように、ウエハＷへブレークスルー処理及びメインエッチング処理を施す。
図４は、本実施の形態に係るエッチング方法としてのポリシリコン層の除去方法を示す工程図である。
まず、シリコン酸化膜３２が表層へ形成されたウエハＷへ第１のブレークスルー処理を施す（図４（Ａ））。このとき、ＣＯＲ処理を実行するプロセスモジュール１３の内部の圧力を、例えば、３００ｍＴｏｒｒに設定し、ＨＦガスのプロセスモジュール１３の内部への導入量を、例えば、１４０ｓｃｃｍ〜１６０ｓｃｃｍに設定し、ＮＨ３ガスのプロセスモジュール１３の内部への導入量を、例えば、１４０ｓｃｃｍ〜１６０ｓｃｃｍに設定し、第１のブレークスルー処理を、例えば、４０秒〜９０秒に設定した。第１のブレークスルー処理では、ウエハＷの表層に形成されたシリコン酸化膜３２は処理ガスに触れるため、ＡＦＳに変質して除去されるが、各グレインの隙間に入り込んだシリコン酸化膜３２は処理ガスに触れにくいため、ＡＦＳに変質せずに残存する（図４（Ｂ））。
次いで、ウエハＷへ第１のメインエッチング処理を施す。このとき、第１のメインエッチング処理を実行するプロセスモジュール１３の内部の圧力を、例えば、１Ｔｏｒｒ〜１．６Ｔｏｒｒに設定し、Ｆ２ガスのプロセスモジュール１３の内部への導入量を、例えば、３００ｓｃｃｍ〜１０５０ｓｃｃｍに設定し、ＮＨ３ガスのプロセスモジュール１３の内部への導入量を、例えば、１０ｓｃｃｍ〜３５ｓｃｃｍに設定し、Ｎ２ガスのプロセスモジュール１３の内部への導入量を、例えば、１８０ｓｃｃｍ〜２１０ｓｃｃｍに設定し、ウエハＷの温度を、例えば、８０℃〜１２０℃に設定した。第１のメインエッチング処理の実行時間は比較的短く設定されるため、ポリシリコン層３１の表面近傍のみがエッチングされ、結果として、各グレインの隙間に入り込んだシリコン酸化膜３２が露出し、ポリシリコン層３１の表面において各酸化膜マスク３３を形成する（図３（Ｃ））。
次いで、ウエハＷへ第２のブレークスルー処理を施す（図４（Ｃ））。このときのＣＯＲ処理の実行条件は、第１のブレークスルー処理の実行条件と同じに設定されるが、ポリシリコン層３１の表面の各酸化膜マスク３３は処理ガスに触れるため、ＡＦＳに変質して除去される（図４（Ｄ））。
次いで、ウエハＷへ第２のメインエッチング処理を施す。このときの実行条件は、第１のメインエッチング処理の実行条件と同じに設定されるが、実行時間は第１のメインエッチング処理の実行時間よりも長く設定される。したがって、第２のメインエッチング処理におけるポリシリコン層３１のエッチング量は、第１のメインエッチング処理におけるポリシリコン層３１のエッチング量よりも多くなる。このときも、第１のメインエッチング処理と同様に、ポリシリコン層３１がエッチングされるが、第２のブレークスルー処理において各酸化膜マスク３３が除去されているため、ポリシリコン層３１のエッチングが部分的に阻害されることがなく、ポリシリコン層３１が一様にエッチングされる。その結果、ポリシリコン層３１が除去された後にトレンチ２８の底部に残渣２９が部分的に残存することが無い（図４（Ｅ））。なお、第２のメインエッチング処理では、ポリシリコン層３１のエッチングと、プロセスモジュール１３の内部から排気とが交互に行われ、エッチングされてプロセスモジュール１３の内部を浮遊するシリコン化合物等が以降のポリシリコン層３１のエッチングを阻害するのを抑制する。
上述したポリシリコン層の除去方法によれば、ポリシリコン層３１の表面近傍のみをエッチングした後に露出したシリコン酸化膜３２が除去されるので、ポリシリコン層３１の各グレインの隙間に入り込んだシリコン酸化膜３２がポリシリコン層３１の表面近傍のエッチング後に露出して酸化膜マスク３３として機能するのを防止することができ、もって、第２のメインエッチング処理においてトレンチ２８の底部に残渣２９が部分的に残存するのを防止することができる。したがって、オーバーエッチング処理やポリシリコン層３１のエッチング後のプラズマクリーニングガスの導入等を行う必要を無くすことができ、もって、ウエハＷから製造されるデバイスがダメージを受けるのを防止することができる。
また、上述したポリシリコン層の除去方法では、第２のメインエッチング処理におけるポリシリコン層３１のエッチング量は、第１のメインエッチング処理におけるポリシリコン層３１のエッチング量よりも多い。すなわち、第１のメインエッチング処理におけるポリシリコン層３１のエッチング量は、第２のメインエッチング処理におけるポリシリコン層３１のエッチング量よりも少なくなる。第１のメインエッチング処理におけるポリシリコン層３１のエッチング量が多いと、露出したシリコン酸化膜３２が第１のメインエッチング処理中にマスクとして機能し、ポリシリコン層３１の形状が乱れるおそれがあるが、第１のメインエッチング処理におけるポリシリコン層３１のエッチング量を少なくすることにより、ポリシリコン層３１の各グレインの隙間に入り込んだシリコン酸化膜３２を露出させつつも、当該シリコン酸化膜３２が第１のメインエッチング処理中にマスクとして機能する機会を無くすことができ、第１のメインエッチング処理中にポリシリコン層３１の形状が乱れるのを防止することができる。
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
例えば、上述したポリシリコン層の除去方法では、ブレークスルー処理及びメインエッチング処理がそれぞれ２回実行されたが、ブレークスルー処理やメインエッチング処理の実行回数はこれらに限られず、例えば、ブレークスルー処理及びメインエッチング処理を交互に３回以上実行してもよい。特に、ポリシリコン層３１の表面近傍におけるグレインの分布は、ポリシリコン層３１の成膜条件に左右され、例えば、ポリシリコン層３１が急速に生成されると、グレインが数多く発生し、各グレインの境界がポリシリコン層３１の深部に到達することがある。このような場合、ブレークスルー処理及びメインエッチング処理を交互に３回以上実行することにより、ポリシリコン層３１の深部に到達した各グレインの境界へ入り込んだシリコン酸化膜３２を露出させて除去することができ、もって、トレンチ２８の底部に残渣２９が部分的に残存するのを確実に防止することができる。
また、シリコン酸化膜３２がポリシリコン層３１の各グレインの境界に入り込む場合だけでなく、例えば、シリコン窒化膜やカーボンが各グレインの境界に入り込む場合にも本発明を適用することができ、この場合、シリコン窒化膜やカーボンを除去するためのエッチング処理及びメインエッチング処理が交互に２回以上実行される。さらに、メインエッチング処理でエッチングされる膜もポリシリコン層３１に限られず、表層にグレインを生じさせる可能性のあるシリコン窒化層や金属層、例えば、コバルト膜であれば、本発明を適用することにより、残渣の発生を防止することができる。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、基板処理システム１０が備えるコントローラ２７に供給し、コントローラ２７のＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコントローラ２７に供給されてもよい。
また、コントローラ２７が読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コントローラ２７に挿入された機能拡張ボードやコントローラ２７に接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
次に、本発明の実施例について説明する。
まず、ポリシリコン層３１が形成されたウエハＷに対してブレークスルー処理及びメインエッチング処理を１回ずつ施す従来のポリシリコン層の除去方法を３種類行った。各ポリシリコン層の除去方法では、メインエッチング処理の実行条件を調整して当該メインエッチング処理におけるポリシリコン層３１のエッチング量を１５００Å（第１の比較例）、７０００Å（第２の比較例）及び１００００Å（第３の比較例）に設定した。各ポリシリコン層の除去方法を実行した後、ウエハＷを上方から観察し、トレンチ２８の底部における残渣２９の残存形態を観察し、図５へ模式的に示した。
また、ポリシリコン層３１が形成されたウエハＷに対してブレークスルー処理及びメインエッチング処理を２回ずつ施す図４のポリシリコン層の除去方法を６種類行った。各ポリシリコン層の除去方法では、第1のメインエッチング処理の実行条件を調整して当該メインエッチング処理におけるポリシリコン層３１のエッチング量を１５００Å（第１の実施例）、２０００Å（第２の実施例）、２５００Å（第３の実施例）、３５００Å（第４の実施例）、４０００Å（第５の実施例）及び１００００Å（第６の実施例）に設定した。さらに、各比較例と同様に、各ポリシリコン層の除去方法を実行した後、ウエハＷを上方から観察し、トレンチ２８の底部における残渣２９の残存形態を観察し、図５へ模式的に示した。なお、図５では、従来のポリシリコン層の除去方法を「繰り返し無」として示し、図４のポリシリコン層の除去方法を「繰り返し有」として示した。
図５に示すように、第１の比較例〜第３の比較例のいずれにおいても、トレンチ２８の底部に残渣２９が部分的に残存した。これは、上述したメカニズムに示すように、１回のブレークスルー処理では、ポリシリコン層３１の各グレインの隙間に入り込んだシリコン酸化膜３２を除去することができず、当該シリコン酸化膜３２が酸化膜マスク３３として機能し、ポリシリコン層３１のエッチングを阻害したためだと考えられた。
一方、第１の実施例〜第６の実施例のいずれにおいても、トレンチ２８の底部に残渣２９が部分的に残存することが無かった。これは、第１のメインエッチング処理によって露出した各グレインの隙間に入り込んだシリコン酸化膜３２が、第２のブレークスルー処理において除去されて続く第２のメインエッチング処理において酸化膜マスク３３として機能しなかったためだと考えられた。但し、第１の実施例では、トレンチ２８の底部の形状に多少の乱れが確認された。これは、第１のメインエッチング処理におけるポリシリコン層３１のエッチング量が比較的少ない１５００Åであり、若干のシリコン酸化膜３２がポリシリコン層３１に残存し、第２のメインエッチング処理において微量の酸化膜マスク３３として機能した結果、ポリシリコン層３１がやや均一にエッチングされず、トレンチ２８の底部の形状が多少乱れたためだと考えられた。したがって、第１のメインエッチング処理におけるポリシリコン層３１のエッチング量は２０００Å以上に設定されるのが好ましいことが分かった。
Ｗ ウエハ
１０ 基板処理システム
１３ プロセスモジュール
２８ トレンチ
２９ 残渣
３１ ポリシリコン層
３２ シリコン酸化膜

Claims (8)

  1. 電子デバイスを製造するための基板に形成された被処理層を除去するエッチング方法であって、
    前記被処理層の表面に形成された酸化膜を除去する第１のブレークスルー処理と、
    前記第１のブレークスルー処理の後に前記被処理層をエッチングする第１のメインエッチング処理と、
    前記第１のメインエッチング処理の後に露出した酸化膜を除去する第２のブレークスルー処理と、
    前記第２のブレークスルー処理の後に前記被処理層をエッチングする第２のメインエッチング処理と、を有し、
    前記第１のメインエッチング処理後の前記第２のブレークスルー処理で除去される前記露出した酸化膜は、前記被処理層の表面近傍の各グレインの境界に入り込んだ酸化膜であって、前記第１のメインエッチング処理において前記被処理層がエッチングされることによって露出した酸化膜であることを特徴とするエッチング方法。
  2. 電子デバイスを製造するための基板に形成された被処理層を除去するエッチング方法であって、
    前記被処理層の表面に形成された酸化膜を除去する第１のブレークスルー処理と、
    前記第１のブレークスルー処理の後に前記被処理層をエッチングする第１のメインエッチング処理と、
    前記第１のメインエッチング処理の後に露出した酸化膜を除去する第２のブレークスルー処理と、
    前記第２のブレークスルー処理の後に前記被処理層をエッチングする第２のメインエッチング処理と、を有し、
    前記第１のブレークスルー処理及び前記第２のブレークスルー処理では、処理ガスとしてＨＦガス及びＮＨ ３ ガスを用い、
    前記第１のメインエッチング処理及び前記第２のメインエッチング処理では、処理ガスとして少なくともＦ ２ ガスを用いることを特徴とするエッチング方法。
  3. 前記第１のメインエッチング処理における前記被処理層のエッチング量は、前記第２のメインエッチング処理における前記被処理層のエッチング量よりも少ないことを特徴とする請求項１又は２記載のエッチング方法。
  4. 前記第１のメインエッチング処理では、前記被処理層のエッチング量が２０００Å以上に設定されることを特徴とする請求項１乃至３のいずれか１項に記載のエッチング方法。
  5. 前記第２のメインエッチング処理の後に露出した酸化膜を除去する第３のブレークスルー処理と、
    前記第３のブレークスルー処理の後に前記被処理層をエッチングする第３のメインエッチング処理とをさらに有することを特徴とする請求項１乃至４のいずれか１項に記載のエッチング方法。
  6. 前記被処理層は、シリコン層、シリコン窒化層及び金属層のいずれかであることを特徴とする請求項１乃至５のいずれか１項に記載のエッチング方法。
  7. 電子デバイスを製造するための基板にエッチング処理を施す基板処理システムであって、
    前記基板の被処理層の表面に形成された酸化膜を除去する第１のブレークスルーユニットと、
    前記第１のブレークスルーユニットにおける除去後に前記被処理層をエッチングする第１のメインエッチングユニットと、
    前記第１のメインエッチングユニットにおけるエッチング後に露出した酸化膜を除去する第２のブレークスルーユニットと、
    前記第２のブレークスルーユニットにおける除去後に前記被処理層をエッチングする第２のメインエッチングユニットと、を備え、
    前記第１のメインエッチングユニットによるエッチング後に前記第２のブレークスルーユニットが除去する前記露出した酸化膜は、前記被処理層の表面近傍の各グレインの境界に入り込んだ酸化膜であって、前記第１のメインエッチングユニットが前記被処理層をエッチングすることによって露出した酸化膜であることを特徴とする基板処理システム。
  8. 電子デバイスを製造するための基板にエッチング処理を施す基板処理システムであって、
    前記基板の被処理層の表面に形成された酸化膜を除去する第１のブレークスルーユニットと、
    前記第１のブレークスルーユニットにおける除去後に前記被処理層をエッチングする第１のメインエッチングユニットと、
    前記第１のメインエッチングユニットにおけるエッチング後に露出した酸化膜を除去する第２のブレークスルーユニットと、
    前記第２のブレークスルーユニットにおける除去後に前記被処理層をエッチングする第２のメインエッチングユニットと、を備え、
    前記第１のブレークスルーユニット及び前記第２のブレークスルーユニットは、処理ガスとしてＨＦガス及びＮＨ ３ ガスを用い、
    前記第１のメインエッチングユニット及び前記第２のメインエッチングユニットは、処理ガスとして少なくともＦ ２ ガスを用いることを特徴とする基板処理システム。
JP2016241516A 2016-12-13 2016-12-13 エッチング方法及び基板処理システム Active JP6726610B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016241516A JP6726610B2 (ja) 2016-12-13 2016-12-13 エッチング方法及び基板処理システム
CN201711287216.0A CN108231555B (zh) 2016-12-13 2017-12-07 蚀刻方法和基板处理系统
TW106143304A TWI745504B (zh) 2016-12-13 2017-12-11 蝕刻方法及基板處理系統
KR1020170170241A KR102118779B1 (ko) 2016-12-13 2017-12-12 에칭 방법 및 기판 처리 시스템
US15/841,147 US10734243B2 (en) 2016-12-13 2017-12-13 Etching method and substrate processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016241516A JP6726610B2 (ja) 2016-12-13 2016-12-13 エッチング方法及び基板処理システム

Publications (2)

Publication Number Publication Date
JP2018098359A JP2018098359A (ja) 2018-06-21
JP6726610B2 true JP6726610B2 (ja) 2020-07-22

Family

ID=62490438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016241516A Active JP6726610B2 (ja) 2016-12-13 2016-12-13 エッチング方法及び基板処理システム

Country Status (5)

Country Link
US (1) US10734243B2 (ja)
JP (1) JP6726610B2 (ja)
KR (1) KR102118779B1 (ja)
CN (1) CN108231555B (ja)
TW (1) TWI745504B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019537253A (ja) * 2016-10-18 2019-12-19 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 被加工物を処理するためのシステムおよび方法
US11482434B2 (en) 2016-10-18 2022-10-25 Belting E-Town Semiconductor Technology Co., Ltd Systems and methods for workpiece processing
US11515127B2 (en) 2019-05-14 2022-11-29 Beijing E-Town Semiconductor Technology Co., Ltd End effectors for moving workpieces and replaceable parts within a system for processing workpieces under vacuum
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
US11282967B2 (en) * 2019-12-30 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nanostructure field-effect transistor device and method of forming

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293830B1 (ko) 1992-06-22 2001-09-17 리차드 에이치. 로브그렌 플라즈마 처리 쳄버내의 잔류물 제거를 위한 플라즈마 정결방법
US5849639A (en) 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants
JP2002043246A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体装置の製造方法
US6544838B2 (en) 2001-03-13 2003-04-08 Infineon Technologies Ag Method of deep trench formation with improved profile control and surface area
WO2003056617A1 (fr) * 2001-12-27 2003-07-10 Tokyo Electron Limited Procede de gravure et dispositif de gravure au plasma
KR101155841B1 (ko) * 2003-03-03 2012-06-20 램 리써치 코포레이션 이중 도핑된 게이트 애플리케이션에서 프로파일 제어 및ｎ／ｐ 로딩을 개선하는 방법
JP4039385B2 (ja) * 2003-04-22 2008-01-30 東京エレクトロン株式会社 ケミカル酸化膜の除去方法
WO2004095559A1 (ja) * 2003-04-22 2004-11-04 Tokyo Electron Limited シリコン酸化膜の除去方法及び処理装置
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
JP5712653B2 (ja) * 2011-02-08 2015-05-07 東京エレクトロン株式会社 プラズマエッチング方法
JP5698558B2 (ja) * 2011-02-21 2015-04-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体
US8664012B2 (en) * 2011-09-30 2014-03-04 Tokyo Electron Limited Combined silicon oxide etch and contamination removal process

Also Published As

Publication number Publication date
TWI745504B (zh) 2021-11-11
KR102118779B1 (ko) 2020-06-04
CN108231555A (zh) 2018-06-29
US10734243B2 (en) 2020-08-04
CN108231555B (zh) 2021-11-16
KR20180068305A (ko) 2018-06-21
JP2018098359A (ja) 2018-06-21
US20180166295A1 (en) 2018-06-14
TW201831991A (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
JP6726610B2 (ja) エッチング方法及び基板処理システム
US8525139B2 (en) Method and apparatus of halogen removal
US8664012B2 (en) Combined silicon oxide etch and contamination removal process
JP5000629B2 (ja) 金属膜堆積方法および超臨界乾燥／クリーニングモジュールを含む金属堆積クラスタツール
JP6373150B2 (ja) 基板処理システム及び基板処理方法
JP5809144B2 (ja) 基板処理方法および基板処理装置
WO2018180670A1 (ja) 基板処理方法及び記憶媒体
TWI727085B (zh) 基板處理方法
JP4817991B2 (ja) 基板処理方法
JP4895256B2 (ja) 基板の表面処理方法
JP2019197903A (ja) 処理装置
JP2008117867A (ja) 基板処理方法及び基板処理システム
TW202036684A (zh) 控制鈷鈦結構中接觸電阻的方法及設備
JP5233097B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
US20070082494A1 (en) Method for forming silicide layer
JP4559565B2 (ja) 金属配線の形成方法
JP7413542B2 (ja) エッチング方法およびエッチング装置
JP4843285B2 (ja) 電子デバイスの製造方法及びプログラム
KR100802307B1 (ko) 금속막 식각 방법
JP2007142033A (ja) 半導体装置の製造装置及び製造方法
KR20030061515A (ko) 반도체 건식식각장치 및 이를 이용한 건식식각방법
JP2006108470A (ja) 半導体装置の製造装置
JP2000082701A (ja) 連続処理方法及び装置
JP2005327884A (ja) 半導体装置の製造方法
JP2007053284A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200629

R150 Certificate of patent or registration of utility model

Ref document number: 6726610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250