JP2007053284A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 シリコンを含有する導電膜をハロゲン系ガスでエッチングする際に、導電膜を低抵抗化させることなく確実に残留ハロゲンを除去することができる半導体装置の製造方法を提供する。
【解決手段】 本発明は、ハロゲン、またはハロゲン化合物を含有するガスのプラズマにより導電膜のエッチングを行う工程と、前記導電膜に存在するダングリングボンドを水素終端することのないガスのプラズマにより基板上の残留ハロゲンを除去する工程とを有する。上記残留ハロゲン除去の際に使用されるガスは、例えば、酸素ガスを主成分とするガス用いることができる。また、上記導電膜は、例えば、ポリシリコン膜により構成される。
【選択図】 図２

Description

本発明は、半導体装置の製造方法に関し、特に、シリコンを含有する多数の結晶粒からなる導電膜を備えた半導体装置の製造方法に関する。

半導体装置の製造工程では、半導体基板や半導体基板上に成膜された材料膜の加工にプラズマエッチング装置が広く使用されている。この種の装置は、減圧下のチャンバ内に導入されたプロセスガスを高周波電力等によってプラズマ化し、当該プラズマ中に生成されたイオンやラジカル等の活性種に被加工体を曝すことで、エッチングが行われる。例えば、半導体装置の電極材料として多用されているポリシリコン等のシリコン系の材料膜のエッチングを行う場合、プロセスガスとしてＨＢｒガスやＣｌ₂ガス等のハロゲン、またはハロゲン化合物を含有するガス（以下、ハロゲン系ガスという。）がエッチングガスとして使用されている。

また、プラズマエッチング装置等の真空処理装置では、減圧された処理チャンバ内でエッチング等の処理が実施される。このような真空処理装置は、上記処理チャンバへの半導体基板の搬入出を効率良く行うために、ゲートバルブを介して上記処理チャンバに接続されたロードロックチャンバを備えている。ロードロックチャンバは、処理チャンバと独立して、減圧及び大気開放ができるように構成されており、当該ロードロックチャンバを介して、被加工体である半導体基板の搬入出することにより、半導体基板の搬入出時に、処理チャンバが大気開放されないようになっている。

さて、このようなプラズマエッチング装置において、ハロゲン系ガスを使用してシリコン系材料膜のエッチングが行われた場合、エッチングガスであるハロゲン系ガスは、エッチング完了後にチャンバ内から排気される。エッチングの過程において、ハロゲンイオンやハロゲンラジカルが半導体基板に入射されるため、半導体基板上にハロゲン元素が残留することが多い。

このように、半導体基板上に残留したハロゲンは水分等と容易に反応して、塩酸等のハロゲン化水素となる。特に、プラズマエッチング装置への半導体基板の搬入出が行われるロードロックチャンバは大気開放されるため、窒素ガスパージが行われている状況下であっても、水分を完全除去することは困難である。このため、基板上の残留ハロゲンから生成されたハロゲン化水素により、ロードロックチャンバ内が腐食されるとともに、当該腐食が原因となってパーティクルが生じるという問題があった。

この対策として、後掲の特許文献１には、ロードロックチャンバと複数のエッチングチャンバとが、各チャンバに半導体基板を搬送するための搬送機を備えたトランスファチャンバを介して連結されたマルチチャンバシステムにおいて、半導体基板上の残留ハロゲンを効率良く除去する技術が開示されている。特許文献１に開示されたプラズマエッチング装置は、エッチングチャンバ内でハロゲン系ガスによるエッチングが行われた半導体基板が搬入される後処理チャンバを備える。そして、後処理チャンバ内で、半導体基板をＨ₂Ｏプラズマと、Ｎ₂／Ｏ₂プラズマ（Ｎ₂とＯ₂の混合ガスのプラズマ）とに順に曝すことにより、半導体基板上の残留ハロゲンが除去され、ロードロックチャンバやトランスファチャンバが腐食されることが防止されている。
特開２００４−３１９５４０号公報

しかしながら、半導体装置において、電極膜として用いられているポリシリコンや、ポリシリコンと高融点金属の積層膜からなる導電膜のエッチングに特許文献１に開示された技術を適用した場合、エッチング処理及び後処理が実施された後のポリシリコン膜に、局所的に抵抗値が低い部位が形成されることが確認された。

図４、及び図５は、このような局所的に抵抗値が低い部位がポリシリコン膜に形成される状況を模式的に示す図である。また、図６は、エッチング時（図６（ａ））、及び後処理時（図６（ｂ））における半導体基板表面部の状態を模式的に示す断面図である。なお、図４（ｂ）は、図４（ａ）に示すＡ−Ａ線における断面図であり、図５は、図４（ａ）に示す矢指部Ｘを拡大して示す図である。また、図４及び図５において、ポリシリコン膜３１の領域中の破線は、ポリシリコンのグレイン境界（結晶粒界）を示している。

図４（ｂ）に示すように、プラズマエッチング装置に搬入される半導体基板（シリコン基板１１）の表面には、ＳＴＩ（Shallow Trench Isolation）法等により形成された酸化シリコンからなる素子分離３４が形成されるとともに、ゲート絶縁膜として機能するシリコン酸化膜３０が形成され、当該酸化膜３０上にポリシリコン膜３１が成膜されている。

ポリシリコン膜３１がエッチングされる際には、ポリシリコン膜３１上に、エッチングマスクとして機能するレジストパターン３２がフォトリソグラフィ法により形成される。そして、レジストパターン３２をエッチングマスクとしてエッチング処理が行われると、レジストパターン３２に被覆されていない領域のポリシリコンがエッチング除去されるとともに、エッチングの際に露出していた表面にハロゲン３３が残留する（図６（ａ））。

この状態で、上述した、Ｈ₂Ｏプラズマ処理、及びＮ₂／Ｏ₂プラズマ処理からなる後処理が実施されると、図６（ｂ）に示すように、最表面の残留ハロゲン３３が除去される。

このとき、ポリシリコン膜３１の表面では、図４（ｂ）に示すように、Ｈ₂Ｏプラズマ中に含まれるイオンやラジカル状態の水素が、ポリシリコン膜３１のグレイン境界に存在するダングリングボンド（未結合手）を終端する。このように、ダングリングボンドが水素終端されると、ポリシリコンのグレイン境界に存在していた界面準位（トラップ準位）が減少するため、電子（正孔）移動度が向上し、図４（ａ）のように水素終端されていない状態に比べて抵抗値が減少するのである。

このような低抵抗化がグレイン境界に沿って導電膜の膜厚方向に生じた場合、当該低抵抗化が生じた箇所の直下の半導体基板１１の領域が低抵抗領域（例えば、高濃度不純物拡散領域）であると、ゲート絶縁膜であるシリコン酸化膜３０の上下面の間には、局所的に高電界が印加される状況が生じる。このような高電界が、シリコン酸化膜３０の耐圧を超える場合、シリコン酸化膜３０が破壊され、ポリシリコン膜と半導体基板の間にリーク電流が流れるようになる。このような状態は、半導体装置としては不良である。

本発明は、上記従来の事情を鑑みて提案されたものであって、シリコンを含有する多数の結晶粒からなる導電膜をハロゲン系ガスでエッチング処理する際に、導電膜を低抵抗化させることなく確実に残留ハロゲンを除去できる半導体装置の製造方法を提供することを目的とする。

上記課題を解決するために、本発明は以下の技術的手段を採用している。すなわち、本発明は、シリコンを含有する多数の結晶粒からなる導電膜を備えた半導体装置の製造方法において、ハロゲン、またはハロゲン化合物を含有するガスのプラズマにより前記導電膜のエッチングを行う工程と、前記導電膜に存在するダングリングボンドを水素終端することのないプロセスガスのプラズマにより基板上の残留ハロゲンを除去する工程とを有する。例えば、残留ハロゲン除去に使用されるプロセスガスは、酸素ガスを主成分とするガスを用いることができる。また、上記導電膜は、例えば、ポリシリコン膜により構成される。

本発明は、シリコンを含有する多数の結晶粒からなる導電膜を、ハロゲン系ガスを使用してエッチング処理を行った際に半導体基板上に残留したハロゲンを、導電膜に抵抗変動が生じることを抑制しつつ、確実に除去することができる。

以下、本発明の一実施の形態を、図面を参照しながら詳細に説明する。図１は、本発明が適用されるプラズマエッチング装置を示す概略構成図であり、図２は、当該プラズマエッチング装置において行われる処理を示すフロー図である。

以下、本実施形態のプラズマエッチング装置の構造を、その動作とともに説明する。

図１に示すように、本実施形態のプラズマエッチング装置は、トランスファチャンバ１７の外周に周方向に沿って配設された複数のチャンバを備える。図１の例では、トランスファチャンバ１７の外周に、ロードロックチャンバ１３、オリエンタチャンバ１５、エッチングチャンバ１６（１６ａ、１６ｂ）、及び後処理用チャンバ２０が設けられている。

トランスファチャンバ１７とロードロックチャンバ１３との間、トランスファチャンバ１７とエッチングチャンバ１６との間、及び、トランスファチャンバ１７と後処理チャンバ２０との間には、それぞれゲートバルブが介在されており、各チャンバは、それぞれ独立して、内部圧力の制御が実施できるように構成されている。

また、トランスファチャンバ１７内には、例えば、多関節型の搬送アームを備えた搬送機１４が配設されており、ロードロックチャンバ１３に配置された半導体基板を、オリエンタチャンバ１５、エッチングチャンバ１６、及び後処理チャンバ２０へと、順に搬送する。

上記プラズマエッチング装置において、エッチング処理が実施される場合、まず、大気開放状態のロードロックチャンバ１３内に、被加工体であるシリコン基板１１が複数枚収納されたカセット１２が設置される（図２ ステップＳ１）。

ロードロックチャンバ１３にカセット１２が設置されると、ロードロックチャンバ１３の内部圧力が、トランスファチャンバ１７の内部圧力と同等の圧力となるまで減圧される（図２ ステップＳ２）。このとき、ゲートバルブ４１は閉じられている。

ロードロックチャンバ１３の減圧が完了すると、ゲートバルブ４１が開かれた後、搬送機１４によりカセット１２に収納されたシリコン基板１１が１枚搬出され、トランスファチャンバ１７を経由してオリエンタチャンバ１５に搬入される。オリエンタチャンバ１５では、シリコン基板１１が備えるオリエンテーションフラットやノッチ等が、特定の方向に向けるウエハアライメントが行われる（図２ ステップＳ３→Ｓ４）。なお、ゲートバルブ４１は、シリコン基板１１がトランスファチャンバ１７に搬入された時点で閉じられる。

オリエンタチャンバ１５において方向合わせが行われたシリコン基板１１は、搬送機１４により、ゲートバルブ４２を通じてエッチングチャンバ１６（ここでは、エッチングチャンバ１６ａ）に搬入される。このとき、搬送機１４は、エッチングチャンバ１６ａ内のステージ１８に、シリコン基板１１を載置した後、一旦、トランスファチャンバ１７内に収容され、ゲートバルブ４２が閉じられる。次いで、エッチングチャンバ１６ａ内を排気しながらハロゲン系ガスが導入され、エッチングチャンバ１６ａ内が所定の真空度に到達すると、エッチングチャンバ１６ａ内のハロゲン系ガスがプラズマ化される。この状態が所定時間維持されることにより、シリコン基板１１上のポリシリコン膜３１のエッチング対象部がエッチング除去される（図２ ステップＳ５）。

そして、プラズマエッチング処理が完了すると、ゲートバルブ４２が開かれて、エッチング処理済みの半導体基板１１が搬送機１４により、エッチングチャンバ１６ａからトランスファチャンバ１７に搬出され、ゲートバルブ４２が閉じられる。次に、ゲートバルブ４３が開かれ、エッチング処理済のシリコン基板１１が後処理用チャンバ２０に搬入される。なお、ゲートバルブ４３は、エッチング処理済のシリコン基板１１が後処理用チャンバ２０内のステージ２２に載置され、搬送機１４がトランスファチャンバ１７に収容された時点で閉じられる。

後処理用チャンバ２０では、シリコン基板１１を酸素（Ｏ₂）ガスと窒素（Ｎ₂）ガスとの混合ガスのプラズマに曝す処理が行われる（図２ ステップＳ６）。ここで、後処理用チャンバ２０の概略構成を図３に示す。図３に示すように、後処理用チャンバ２０は、内部にシリコン基板１１が載置されるステージ２２を備える。ステージ２２に対向するチャンバの壁面には、電磁波が透過可能な誘電体窓２３が設けられ、当該誘電体窓２３に対応して後処理チャンバ２０の外部に、誘電体窓２３を介してチャンバ２０内に高周波電力２７を供給する高周波アンテナ等のプラズマ生成手段が配置されている。また、ステージ２２には、ブロッキングコンデンサ２６などの整合回路を介して高周波電源２５から、高周波バイアス電力が印加されるように構成されている。

なお、図示を省略しているが、後処理チャンバ２０の、例えば、側壁上部には、プロセスガスが供給されるガス導入口が連通されるとともに、例えば、下壁に、チャンバ内のガスを排気するガス排出口が連通されている。

さて、本実施形態では、後処理チャンバ２０において、プロセスガスとして、例えば、酸素ガスが３６００ｓｃｃｍの流量で、また、窒素ガスが４００ｓｃｃｍの流量で導入され、内部圧力が２６Ｐａ程度に維持される。そして、１２５０Ｗの高周波電力２７が印加され、プロセスガスがプラズマ化される。このとき、ステージ２２に内蔵されたヒータ２１により、ステージ２２の温度が２７５℃程度に維持される。

この状態が所定時間維持されることにより、半導体基板１１の表面に付着残留していたハロゲンは揮発し、除去される。また、このとき、プラズマ中には、水素が存在しないため、ポリシリコン膜３１のグレイン境界に存在するダングリングボンドが水素終端されることがなく、図５（ａ）に示した状態が維持される。したがって、ポリシリコン膜３１が低抵抗化することもない。

上記後処理が完了すると、ゲートバルブ４３が開かれ、シリコン基板１１は、後処理チャンバ２０からトランスファチャンバ１７に搬送される。このとき、後処理チャンバ２０から、シリコン基板１１が搬出された時点で、ゲートバルブ４３は閉じられ、ゲートバルブ４１が開かれる。そして、シリコン基板１１は、ロードロックチャンバ１３に搬入され、カセット１２に収納される（図２ ステップＳ７）。

その後、カセット１２に次に処理すべきシリコン基板が収納されている場合は、新たなシリコン基板１１が取り出されて上述の動作が繰り返され（図２ ステップＳ８Ｙｅｓ→Ｓ３）、カセット１２内の全てのシリコン基板１１の処理が完了し、次に処理すべきシリコン基板がない場合には、ゲートバルブ４１が閉じられる（図２ ステップＳ８Ｎｏ）。

そして、ガス導入口より清浄な空気あるいは窒素ガス等をロードロックチャンバ１３内に導入することにより、ロッドロックチャンバ１３の内部圧力が大気圧に調整され、ロードロックチャンバ１３は、大気開放状態になる（図２ ステップＳ９）。ロードロックチャンバ１３が大気開放状態となった後、エッチング処理済のシリコン基板１１が収納されたカセット１２がプラズマエッチング装置の外部へ取り出される（図２ ステップＳ１０）。なお、以上の一連の処理でのシリコン基板の搬送経路は図１に破線の矢印として示している。

なお、エッチングチャンバ１６ａから、エッチング処理済のシリコン基板１１が搬出された後、エッチングチャンバ１６ａには、必要に応じて、クリーニングガスが導入され、エッチング処理中にチャンバ内壁に付着堆積した反応生成物は除去される。クリーニングの際には、エッチングチャンバ１６内に、例えば、酸素を含むガスが導入され、当該ガスをプラズマ化することにより、クリーニングが行われる。また、エッチングチャンバ１６ａ内でエッチング処理を行っている間に、必要に応じてエッチングチャンバ１６ｂに、カセット１２に収納されている他のシリコン基板１１を搬入し、エッチング処理を行うこともできる。

以上説明したように、本発明によれば、半導体基板上のシリコン系の導電膜を、ハロゲン系ガスを使用してエッチングした際に、半導体基板上に残留したハロゲンを、シリコン系導電膜に局所的な抵抗変動を生じさせることなく、確実に除去することができる。このため、従来技術のように、ゲート絶縁膜に破壊が生じることがなく、また、プラズマエッチング装置が、腐食されることもない。したがって、半導体装置の製造歩留りを従来に比べて、向上させることができる。

なお、本発明は以上で説明した実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形及び応用が可能である。例えば、上記では、本発明を、ポリシリコンからなる導電膜に適用した事例について説明したが、上記課題は、シリコンを含有するとともに、グレイン境界を有する導電膜に共通の課題である。したがって、本発明は、ポリシリコン膜のエッチング処理に限定されるものではなく、シリコンを含有するとともに、グレイン境界を有する導電膜であれば、いかなる導電膜にも適用可能である。

また、上記では、残留ハロゲン除去処理のプロセスガスとして、酸素ガスと窒素ガスとの混合ガス使用したが、導電膜の結晶粒界に存在するダングリングボンドを水素終端することのないプロセスガスであれば、任意のガスを使用することができる。

本発明は、ハロゲン系ガスを使用してシリコン系導電膜をエッチングする際に、導電膜に抵抗変動を生じさせることなく、半導体基板上の残留シリコンを除去することができるという効果を有し、半導体装置の製造方法として有用である。

本発明の一実施形態に係るプラズマエッチング装置の概略構成図。 本発明の一実施形態に係るプラズマエッチング方法を示すフロー図。 本発明の後処理用チャンバを示す概略断面図。 半導体基板の構造を示す図。 グレイン境界の拡大図。 残留ハロゲン及びその除去を説明する断面図。

符号の説明

１１ シリコン基板
１２ カセット
１３ ロードロックチャンバ
１４ 搬送機
１５ オリエンタチャンバ
１６ エッチングチャンバ
１７ トランスファチャンバ
１８ ゲートバルブ
２０ 後処理用チャンバ
２２ ステージ
２３ 誘電体窓
２５ 高周波電源
２７ 高周波電力
３０ シリコン酸化膜
３１ ポリシリコン
３２ レジスト
３３ 残留ハロゲン

Claims (3)

1. シリコンを含有する多数の結晶粒からなる導電膜を備えた半導体装置の製造方法において、
   ハロゲン、またはハロゲン化合物を含有するガスのプラズマにより前記導電膜のエッチングを行うステップと、
   前記導電膜の結晶粒界に存在するダングリングボンドを水素終端することのないプロセスガスのプラズマにより基板上の残留ハロゲンを除去するステップと、
   を有することを特徴とする半導体装置の製造方法。
2. 前記残留ハロゲン除去に使用されるプロセスガスが、酸素を主成分とするガスである請求項１に記載の半導体装置の製造方法。
3. 前記導電膜がポリシリコン膜である請求項１または２に記載の半導体装置の製造方法。
   
   

Images