JP2004319540A - 半導体装置の製造方法およびドライエッチング装置 - Google Patents
半導体装置の製造方法およびドライエッチング装置 Download PDFInfo
- Publication number
- JP2004319540A JP2004319540A JP2003107166A JP2003107166A JP2004319540A JP 2004319540 A JP2004319540 A JP 2004319540A JP 2003107166 A JP2003107166 A JP 2003107166A JP 2003107166 A JP2003107166 A JP 2003107166A JP 2004319540 A JP2004319540 A JP 2004319540A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- etching
- loading
- processing
- load lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【解決手段】エッチングチャンバ16でエッチングプロセスを終了したシリコン基板11をロードロックチャンバ13に返送するに先だって、エッチングチャンバ16とは別途に設けた後処理用チャンバ20に搬送してプラズマ処理することにより、エッチングプロセス終了後の各シリコン基板11上に残留した残留塩素を除去する。これにより、ロードロックチャンバ13への残留塩素持ち込みを低減できるので、ロードロックチャンバ13が大気開放された際に流入する大気中の水分と残留塩素とが反応して塩酸を生じ、ロードロックチャンバ13自体を腐食させて、パーティクル発生源化させるのを抑制できる。よって、パーティクル付着を従来よりも低減して、半導体製品の歩留まりを向上できる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体基板自体やその上に成膜された薄膜を塩素系エッチングガスを用いてプラズマエッチングする半導体装置の製造方法およびドライエッチング装置に関するものである。
【0002】
【従来の技術】
半導体装置の製造工程において、半導体基板の処理にプラズマ処理が多用されている。このプラズマ処理は、不活性あるいは反応性のガスを高周波や磁場等により励起して、半導体基板上に気相反応によって膜を堆積したり、半導体基板自体やその上に成膜された薄膜をドライエッチングするものである。
【0003】
図9にドライエッチング装置の主要部の構成を示す。1は平行平板型のエッチングチャンバであり、このエッチングチャンバ1内にエッチングガスを導入しながら、高周波電源2,ブロッキングコンデンサ3などの整合回路を通して下部電極4に高周波を供給することにより、上部電極5との間でグロー放電を発生させ、エッチングガスのプラズマ中のラジカルやイオンによって、下部電極4上のウェーハステージ6に設置された被処理物7をエッチングする。
【0004】
図10に他のドライエッチング装置の主要部の構成を示す。エッチングチャンバ1内にエッチングガスを導入しながら、高周波電源8,ICP(Inductive Coupled Plasma)コイル9から高周波を供給することにより、エッチングチャンバ1内に高密度プラズマを発生させ、ウェーハステージ6に設置された被処理物7をエッチングする。その際に、高周波電源2,ブロッキングコンデンサ3によってウェーハステージ6上の被処理物7に高周波バイアスを印加することにより、被処理物7に照射するイオンのエネルギーを放電と独立して制御し、エッチング速度や形状の制御を行う。
【0005】
近年では半導体装置の電極形成にポリシリコン材料を使用するのが一般的となっており、そのエッチングには主に塩素系及び臭素系のエッチングガスが使用されている。
【0006】
図11にポリシリコンドライエッチングを行うドライエッチング装置の概略全体構成を示す。
11はエッチング対象物であるシリコン基板、12はシリコン基板11を収納したカセット、13はカセット12が搬入搬出されるロードロックチャンバ、14はシリコン基板11を搬送する搬送機である。
【0007】
15はシリコン基板11のオリフラ(Orientation flat)を合わせるオリエンタチャンバ、16はシリコン基板11のプラズマエッチングを行うエッチングチャンバであり、オリエンタチャンバ15,エッチングチャンバ16とも、トランスファチャンバ17を介してロードロックチャンバ13に連通している。ロードロックチャンバ13とトランスファチャンバ17との間はゲートバルブ18によって開閉可能である。
【0008】
ロードロックチャンバ13は、図12に示すように、カセットステージ19を有していて、カセット12に収納された状態でカセットステージ19上に設置されたシリコン基板11を一定条件の圧力にして、常に一定状態の圧力下にあるトランスファチャンバ17,オリエンタチャンバ15,エッチングチャンバ16へ効率よく受け渡しする役割を担うものである。
【0009】
上記したドライエッチング装置における処理フローを図13のフローチャートをも参照しながら説明する。
ステップS31において、複数枚のシリコン基板11を収納したカセット12がロードロックチャンバ13内のカセットステージ19に設置され、ステップS32において、ロードロックチャンバ13の真空排気が行なわれる。
【0010】
所定の圧力に達した後にゲートバルブ18が開かれ、カセット12内の1枚のシリコン基板11が搬送機14へと取り出され、トランスファチャンバ17を通ってオリエンタチャンバ15へ搬送される。
【0011】
ステップS33において、オリエンタチャンバ15内でシリコン基板11を設定のアライメントポジションに合わせるオリフラ合わせが行われ、そのシリコン基板11が搬送機14によりトランスファチャンバ17を通ってエッチングチャンバ16に搬送される。
【0012】
ステップS34において、エッチングチャンバ16内のシリコン基板11に対して所定のエッチングプロセスが行われ、エッチングプロセス終了後のシリコン基板11は搬送機14によりトランスファチャンバ17を通ってロードロックチャンバ13に搬送され、カセット12に収納される。
【0013】
その後にステップS33,ステップS34が繰り返されて、ロードロックチャンバ13内のカセット12に収納されていたシリコン基板11が順次に取り出され、オリエンタチャンバ15でオリフラ合わせされ、エッチングチャンバ16でエッチングされ、ロードロックチャンバ13内のカセット12に収納される。
【0014】
カセット12内の全てのシリコン基板11の処理が終了した後に、ステップS35において、ロードロックチャンバ13のゲートバルブ18が閉じられ、ガス導入口より清浄な空気、あるいは窒素等のガスを導入する大気開放が行われる。ロードロックチャンバ13が大気状態に戻った後に、ステップS36において、シリコン基板11を収納したカセット12が装置外へ取り出される。
【0015】
ところが、上記したようなドライエッチング装置において、シリコン基板11の表面にパーティクルが付着し、歩留まりの低下を招いている。これは、塩素系のエッチングガスが使用されることでエッチング後のシリコン基板11上に塩素が残留し、この残留塩素がシリコン基板11に伴なわれてロードロックチャンバ13に持ち込まれ、ロードロックチャンバ13の大気開放時に大気中の水分と反応して塩酸を生じ、通常はアルミニウム素材で形成されているロードロックチャンバ13自体を腐食させ、パーティクル発塵源としてしまうからである。大気開放の際に流入する清浄な空気あるいは導入される窒素等のガスが、腐食部分の剥がれを招くなど、腐食を加速してもいる。
【0016】
先に図9を用いて説明した平行平板型のドライエッチング装置では通常、1011/cm3程度あるいはそれ以下の低密度プラズマを用いるポリシリコンエッチングを行うため、残留塩素の発生量は少なく、パーティクルの発生は問題になっていなかった。しかし図10を用いて説明したようなドライエッチング装置では、1011/cm3程度あるいはそれ以上の高密度プラズマを用いるため、塩素成分が塩素ラジカルに分解される解離度が高く、エッチング後のシリコン基板11上に塩素ラジカルが多く付着することになる。このため、ロードロックチャンバ13自体の腐食を抑制する目的で、ロードロックチャンバ13のクリーニングを定期的に実施するなどの対応を図っているのが現状である。
【0017】
この種のエッチングガス残留に起因する付着物を解消する技術としては、タングステンを含んだ導電膜をエッチングする際に、弗素を主成分とするガスを用いて導電膜をプラズマエッチングする工程と、導電膜の表面を酸素ラジカルにより処理する工程とを交互に繰り返すことで、導電膜の面内均一性を向上させる方法が開示されている(特許文献1参照)。
【0018】
【特許文献1】
特開平9−246245号公報
【0019】
【発明が解決しようとする課題】
デバイスの微細化がますます進んでいる現在、ポリシリコン膜や高融点金属膜とポリシリコン膜との積層膜などのエッチングプロセスにおいて、高密度プラズマの使用は良好なプロセス特性を得るために必要であり、プロセス後の基板上に残留する残留塩素量自体を低減することはできない。その結果、上記したようにロードロックチャンバ13自体の腐食、パーティクルの付着を招いているのであるが、デバイスの微細化が進んでいるからこそ、パーティクルの付着の問題は深刻化しており、設備自体からの発塵を抑制することが課題となっている。
【0020】
【課題を解決するための手段】
上記課題を解決するために本発明は、塩素系エッチングガスを用いてプラズマエッチングした半導体基板を別途の処理室に搬入してプラズマ処理することにより、エッチングプロセスで半導体基板上に残留した残留塩素を除去し、半導体基板を後段の処理工程に送る際に大気開放される搬入搬出室に残留塩素を持ち込ませないようにしたものである。
【0021】
すなわち本発明は、複数枚の半導体基板を搬入搬出室に搬入し、搬入搬出室内を所定圧力まで真空排気する工程と、前記真空排気された搬入搬出室内の半導体基板を1枚ずつ、前記搬入搬出室に扉装置を介して連通配置され一定圧力に維持された位置合わせ室とエッチング用プラズマ処理室とに順次に搬送して、所定のアライメントポジションに合わせた後に、塩素系エッチングガスにてプラズマエッチングし、エッチングプロセス終了後に前記搬入搬出室に返送する工程と、前記搬入搬出室に返送された複数枚の半導体基板を後段の処理装置へと搬出する工程とを行う半導体装置の製造方法において、前記エッチングプロセス終了後の各半導体基板を搬入搬出室に返送するに先だって、前記搬入搬出室に扉装置を介して連通配置された後処理用プラズマ処理室に搬送し、プラズマ処理することにより、前記エッチングプロセス終了後の各半導体基板上に残留した残留塩素を除去することを特徴とする。
【0022】
「半導体基板」におけるエッチング対象は、シリコン基板、ポリシリコン膜、ポリシリコン膜と高融点金属膜、たとえばタングステンとの積層膜などである。また後処理用プラズマ処理室での「プラズマ処理」は、酸素と窒素とアルゴンとの内の少なくとも1種のガスのプラズマに曝露することを言う。
【0023】
好ましくは、エッチングプロセス終了後の各半導体基板を後処理用プラズマ処理室に搬送するに先だって、搬入搬出室に扉装置を介して連通配置された位置合わせ室に搬送し、所定のアライメントポジションに合わせることを特徴とする。これにより、エッチングプロセス終了後の半導体基板を固定解除する際に起こり易い位置ズレを解消することができ、搬送異常を回避し、かつ、後処理用プラズマ処理室で適正に後処理することが可能になる。
【0024】
また本発明は、上記したいずれかの半導体装置の製造方法に使用されるドライエッチング装置を、複数枚の半導体基板が搬入搬出される真空排気可能な搬入搬出室と、前記搬入搬出室に扉装置を介してそれぞれ連通配置され一定圧力に維持される位置合わせ室とエッチング用プラズマ処理室と後処理用プラズマ処理室と、前記搬入搬出室に搬入された複数枚の半導体基板を1枚ずつ、前記位置合わせ室とエッチング用プラズマ処理室と後処理用プラズマ処理室とに所定の順序で搬送し、搬入搬出室に返送する搬送手段とを備えた構成としたことを特徴とする。
【0025】
【発明の実施の形態】
(第1の実施の形態)
図1は、本発明の第1の実施の形態における半導体装置の製造方法を実施するドライエッチング装置の概略全体構成、および同装置内でのエッチング対象物の搬送経路を示すブロック図である。このドライエッチング装置は、先に図11を用いて説明した従来のものとほぼ同様の構成を有しているので、図11と同じ符号を付して説明する。
【0026】
図1において、11はエッチング対象物であるシリコン基板、12は複数枚のシリコン基板11を収納したカセット、13はカセット12が搬入搬出されるロードロックチャンバ、14はシリコン基板1を所定の経路で搬送する搬送機である。カセット12は搬送機14と連動してシリコン基板11を供給および収納するように構成されている。
【0027】
15はシリコン基板11のオリフラを合わせるオリエンタチャンバ、16はシリコン基板11の高密度プラズマを用いたエッチングを行うエッチングチャンバである。ロードロックチャンバ13,オリエンタチャンバ15,エッチングチャンバ16は、トランスファチャンバ17の外周側に周方向に沿ってこの順で配設されており、オリエンタチャンバ15,エッチングチャンバ16とも、トランスファチャンバ17を介してロードロックチャンバ13に連通している。ロードロックチャンバ13とトランスファチャンバ17との間はゲートバルブ18によって開閉可能である。
【0028】
図示を省略するが、オリエンタチャンバ15のみトランスファチャンバ17との間にゲートバルブがなく、共通の圧力下にあり、その他の各チャンバとトランスファチャンバ17との間はゲートバルブで開閉可能である。
【0029】
このドライエッチング装置が従来のものと相違するのは、トランスファチャンバ17に連通する後処理用チャンバ20が配設されている点である。後処理用チャンバ20の位置は、ロードロックチャンバ13とエッチングチャンバ16との間である。
【0030】
上記したドライエッチング装置における処理フローを図2のフローチャートをも参照しながら説明する。
ステップS1において、複数枚のシリコン基板11を収納したカセット12がロードロックチャンバ13内のカセットステージ19(図12参照)に設置され、ステップS2において、ロードロックチャンバ13の真空排気が行なわれる。このとき、トランスファチャンバ17、オリエンタチャンバ15、エッチングチャンバ16、後処理用チャンバ20も各チャンバごとに設定された所定の一定圧力に制御される。
【0031】
ロードロックチャンバ13が所定の圧力に達した後にゲートバルブ18が開かれ、カセット12内の1枚のシリコン基板11が搬送機14へと取り出され、この搬送機14によりトランスファチャンバ17を通ってオリエンタチャンバ15へ搬送される。
【0032】
ステップS3において、オリエンタチャンバ15内でシリコン基板11を設定のアライメントポジションに合わせるオリフラ合わせが行われ、そのシリコン基板11が搬送機14によりトランスファチャンバ17を通ってエッチングチャンバ16に搬送される。
【0033】
ステップS4において、シリコン基板11はエッチングチャンバ16内のウェーハステージ6(図10参照)上に静電チャックなどにより固定され、塩素系エッチングガスを用いて1011/cm3以上の高密度エッチングプロセスが行われる。エッチングプロセス終了後のシリコン基板11は搬送機14によりトランスファチャンバ17を通って後処理用チャンバ20に真空搬送される。
【0034】
ステップS5において、後処理用チャンバ20内でシリコン基板11の後処理が行われる。後処理用チャンバ20の概略構成を図3に示す。チャンバ内部にヒータ21を内蔵したウェーハステージ22が配置され、ウェーハステージ22の上方のチャンバ天部に誘電体窓23が形成されていて、ウェーハステージ22に結合された下部電極24に高周波電源25からブロッキングコンデンサ26などの整合回路を介して高周波電力を印加することで、ウェーハステージ22と誘電体窓23との間でプラズマを発生させるようになっている。
【0035】
具体的にはたとえば、ヒーター21の温度が275℃に制御され、酸素(O2)ガス3600(SCCM)と窒素(N2)ガス400(SCCM)とが流され、RFパワー1250W、圧力26Paにてマイクロ波27が印加されることによって、O2プラズマ28が発生される。このことにより、ウェーハステ−ジ22上に設置されたシリコン基板11の残留塩素は置換反応され、揮発し、低減される。つまり、シリコン基板11が加温された状態で、デバイスに影響を与えないとされるガス種でのプラズマの放射熱によりClラジカル等が分離除去されるのである。揮発した塩素は排気される。
【0036】
図4(a)はエッチングプロセス終了後のシリコン基板11上のポリシリコンパターンの断面形状を示し、レジスト11aでマスクされなかった部分のポリシリコン膜11bがエッチング除去され、塩素ラジカル129の残留が見られる。図4(b)は後処理用チャンバ120内でO2プラズマに曝露された時のシリコン基板11の状態を示し、塩素ラジカル129は除去されつつある。
【0037】
後処理を終了したシリコン基板11はロードロックチャンバ13に搬送され、カセット12に収納される。
その後にステップS3,ステップS4が繰り返されて、ロードロックチャンバ13内のカセット12に収納されていたシリコン基板11が順次に取り出され、オリエンタチャンバ15でオリフラ合わせされ、エッチングチャンバ16でエッチングされ、後処理用チャンバ20で塩素除去されてから、ロードロックチャンバ13内のカセット12に収納される。
【0038】
カセット12内の全てのシリコン基板11の処理が終了した後に、ステップS5において、ロードロックチャンバ13のゲートバルブ18が閉じられ、ガス導入口より清浄な空気、あるいは窒素等のガスを導入する大気開放が行われる。ロードロックチャンバ13が大気状態に戻った後に、ステップS6において、シリコン基板11を収納したカセット12が装置外へ取り出される。
【0039】
以上のステップでの搬送経路は図1に▲1▼〜▲4▼を付して示した通りであるが、別途の後処理用チャンバ20でO2プラズマ28により残留塩素を除去する後処理を実施するようにしたことで、ロードロックチャンバ13への塩素の持ち込みを低減し、塩素に起因するロードロックチャンバ13の腐食、それによるパーティクルの発生およびシリコン基板11への付着を低減することが可能になった。
【0040】
後処理用チャンバ20としては、たとえば図5に示すようなものを使用してもよい。この後処理用チャンバ20は先に図9を用いて説明したのと同様の平行平板型のものであり、ウェーハステ−ジ22内のヒーター21の温度が100℃に制御され、酸素(O2)ガス50(SCCM)が流され、ガスの流量と圧力が安定した後に、高周波電源25からブロッキングコンデンサ26を介して下部電極24に電圧が印加され、RFパワー300W、圧力0.4Paが印加されることによって、O2プラズマ28が発生される。このことにより、ウェーハステ−ジ22上に設置されたシリコン基板11の残留塩素が置換反応され、揮発し、低減される。
【0041】
上記したようにして後処理したシリコン基板11上の残留塩素量を、イオンクロマトグラフを用いて評価した。結果を図6に示す。比較のために、後処理しなかったシリコン基板11上の残留塩素量も併せて示す。
【0042】
No.1〜No.5は比較例の処理方法による。No.1は、ドライエッチング装置内において上記経路での搬送のみを実施した時の残留塩素量である。この場合に塩素が検出されるのは、塩素系のプロセスガスを使用しているので、設備全体の雰囲気中に少量ではあるが常に存在しているためと考えられる。最も高いと推定される個所はロードロックチャンバ、エッチングチャンバであり、ロードロックチャンバのN2パージの際に従来から残留していた塩素成分が評価用のモニター基板に付着したと考えられる。
【0043】
No.2は同経路で搬送してエッチング処理し、後処理しない従来のエッチング処理方法での残留塩素量、No.3はエッチング処理の終了後に同一チャンバ内にて残留塩素目的でO2プラズマ処理を実施した場合の残留塩素量、No.4およびNo.5はそれぞれ、No.3と同様に処理し、より長い時間で残留塩素量を採取したデータである。
【0044】
No.6〜No.13は本発明の処理方法による。それぞれ、ドライエッチング装置内において基板を上記経路で搬送してエッチング処理し、別チャンバでO2プラズマにより塩素除去する後処理を、ガス流量、温度、処理時間などを変化させて実施した時の残留塩素量を示す。
【0045】
後処理条件は以下の表1に示す通りである。また基本後処理条件は、1stステップが、圧力2000mT、RFパワー800W、H2O流量750sccmであり、2ndステップが、圧力2000mT、RFパワー1250W、O2ガス流量3600sccm/N2ガス流量400sccmである。
【0046】
【表1】
図6において、本発明の処理方法(No.6〜No.13)では、比較例の方法(No.1〜No.5)に比べて、シリコン基板上の残留塩素量が1/10以下に低減している。このことから、ポリシリコンドライエッチングの終了後に、別途の後処理チャンバ20内でO2プラズマによる残留塩素除去を実施することで、ロードロックチャンバ13に塩素を持ち込まない製造方法が可能となり、ロードロックチャンバ13自体が腐食してパーティクルの発生源となるのを防止できることが明らかである。
【0047】
ポリシリコンドライエッチングの終了後に同一チャンバ内でO2プラズマによる残留塩素除去を図ったNo.3,No.4,No.5では、エッチングチャンバ16内の側壁に付着したデポ物の影響を受け、短時間では残留塩素除去はできなかった。
【0048】
別途の試験によれば、ポリシリコンドライエッチングの終了後に同一チャンバ内でO2プラズマ処理した場合、残留塩素量はO2フラッシュ時間が20秒,40秒、60秒・・と長くなるほど多くなり、約100秒後に低下しはじめたものの、180秒後でも、ポリシリコンドライエッチングの終了時よりも多かった。
【0049】
これらの結果から、上記したようにしてエッチングチャンバ16とは別途の後処理用チャンバ20で残留塩素除去を実施するのが効率よいことが確認できた。(第2の実施の形態)
図7は、本発明の第2の実施の形態における半導体装置の製造方法を実施するドライエッチング装置の概略全体構成、および同装置内でのエッチング対象物の搬送経路を示すブロック図である。このドライエッチング装置は、先に図1を用いて説明した第1の実施の形態の装置とほぼ同様の構成を有しているので、図1と同じ符号を付して装置構成の説明を省略する。
【0050】
このドライエッチング装置における処理フローを図8のフローチャートをも参照しながら説明する。
第1の実施の形態と同様にして、ステップS11で、複数枚のシリコン基板11を収納したカセット12がロードロックチャンバ13内のカセットステージ19に設置され、ステップS12で、ロードロックチャンバ13の真空排気が行なわれる。ロードロックチャンバ13が所定の圧力に達した後に、ステップS13で、カセット12内の1枚のシリコン基板11がオリエンタチャンバ15へ搬送され、オリフラ合わせされる。そのシリコン基板11がエッチングチャンバ16に搬送され、ステップS14で、高密度エッチング処理される。
【0051】
ステップS15で、エッチングプロセス終了後のシリコン基板1はオリエンタチャンバ15に再度搬送されてオリフラ合わせされ、後処理用チャンバ20に搬送されて、ステップS16で、第1の実施の形態と同様にして後処理される。後処理を終了したシリコン基板11はロードロックチャンバ13に搬送され、カセット12に収納される。
【0052】
その後にステップS3,S4,S5,S6が繰り返される。つまり、ロードロックチャンバ13内のカセット12に収納されていたシリコン基板11が順次に取り出され、オリエンタチャンバ15でオリフラ合わせされ、エッチングチャンバ16でエッチングされ、後処理用チャンバ20で塩素除去された後に、ロードロックチャンバ13内のカセット12に収納される過程が繰り返される。
【0053】
カセット12内の全てのシリコン基板11のエッチング処理,後処理、返送・収納が終了した後に、ステップS17において、ロードロックチャンバ13のゲートバルブ18が閉じられ、ガス導入口より清浄な空気、あるいは窒素等のガスを導入する大気開放が行われる。ロードロックチャンバ13が大気状態に戻った後に、ステップS18において、シリコン基板11を収納したカセット12が装置外へ取り出される。
【0054】
以上のステップでの搬送経路は図7に▲1▼〜▲5▼を付して示した通りであるが、この第2の実施の形態には次の利点がある。つまり、エッチングチャンバ16内でエッチングプロセスを終了したシリコン基板11をウェーハステージ6に対する静電チャックから取り外す際に、万が一ウェーハはね等によって位置ズレが発生しても、再度オリエンタチャンバ15に戻してアライメントをとり直してから別途の後処理用チャンバ20へ搬送するので、シリコン基板11が位置ズレした状態で後処理用チャンバ20に搬送されることで起こる問題、たとえば、後処理用チャンバ20で適正に後処理できなかったり、搬送異常を起こす事態を回避できる。
【0055】
なお、第1および第2の実施の形態ではポリシリコンエッチングについて説明したが、ポリサイドエッチングおよびポリメタルエッチング、シリコン基板エッチングを行う場合も、上記した後処理によって同様の効果が得られることは言うまでもない。また、O2プラズマを用いる残留塩素除去について説明したが、N2、Arのプラズマを用いても同様の効果が得られる。
【0056】
シリコン基板11の搬入搬出を単一のロードロックチャンバ13で行うものとして説明したが、搬入用チャンバと搬出用チャンバとを別途に設けた場合も同様の効果が得られる。エッチングチャンバ16や後処理用チャンバ20の構成、各チャンバ内のプラズマ処理条件も適宜に変更可能である。処理時間や搬送経路の簡素化のためにオリエンタチャンバ15,エッチングチャンバ16,後処理用チャンバ20を複数に設けた装置構成でも、同様の効果が得られる。
【0057】
【発明の効果】
以上のように、塩素系エッチングガスを用いてプラズマエッチングした半導体基板をエッチング室とは別途のプラズマ処理室に搬入してプラズマ処理することにより、エッチングプロセスで半導体基板上に残留した残留塩素を除去し、半導体基板を後段の処理工程に送る際などに大気開放される搬入搬出室に残留塩素を持ち込ませないようにしたもので、搬入搬出室が腐食してパーティクルの発生源となるのを防止することができ、製品歩留まりの向上を実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における半導体装置の製造方法で使用されるドライエッチング装置の概略全体構成、および同装置内でのエッチング対象物の搬送経路を示すブロック図
【図2】図1のドライエッチング装置における処理フローを示すフローチャート
【図3】図1のドライエッチング装置の一部である後処理用チャンバの概略構成を示す断面図
【図4】図1のドライエッチング装置の一部であるエッチングチャンバでのエッチングプロセス後の残留塩素、その除去を説明する断面図
【図5】図1のドライエッチング装置の一部である後処理用チャンバの概略構成を示す断面図
【図6】基板上の残留塩素量に対する後処理の効果を説明する説明図
【図7】本発明の第2の実施の形態における半導体装置の製造方法で使用されるドライエッチング装置の概略全体構成、および同装置内でのエッチング対象物の搬送経路を示すブロック図
【図8】図7のドライエッチング装置における処理フローを示すフローチャート
【図9】従来よりある平行平板型エッチング装置の概略構成を示す断面図
【図10】従来よりある高密度プラズマを用いたエッチング装置の概略構成を示す断面図
【図11】従来の半導体装置の製造方法で使用されるドライエッチング装置の概略全体構成、および同装置内でのエッチング対象物の搬送経路を示すブロック図
【図12】従来よりドライエッチング装置の一部として用いられているロードロックチャンバの概略構成を示す断面図
【図13】図11のドライエッチング装置における処理フローを示すフローチャート
【符号の説明】
11 シリコン基板
12 カセット
13 ロードロックチャンバ
14 搬送機
15 オリエンタチャンバ
16 エッチングチャンバ
17 トランスファチャンバ
18 ゲートバルブ
20 後処理用チャンバ
28 O2プラズマ
29 塩素ラジカル(残留塩素)
Claims (3)
- 複数枚の半導体基板を搬入搬出室に搬入し、搬入搬出室内を所定圧力まで真空排気する工程と、前記真空排気された搬入搬出室内の半導体基板を1枚ずつ、前記搬入搬出室に扉装置を介して連通配置され一定圧力に維持された位置合わせ室とエッチング用プラズマ処理室とに順次に搬送して、所定のアライメントポジションに合わせた後に、塩素系エッチングガスにてプラズマエッチングし、エッチングプロセス終了後に前記搬入搬出室に返送する工程と、前記搬入搬出室に返送された複数枚の半導体基板を後段の処理装置へと搬出する工程とを行う半導体装置の製造方法において、
前記エッチングプロセス終了後の各半導体基板を搬入搬出室に返送するに先だって、前記搬入搬出室に扉装置を介して連通配置された後処理用プラズマ処理室に搬送し、プラズマ処理することにより、前記エッチングプロセス終了後の各半導体基板上に残留した残留塩素を除去することを特徴とする半導体装置の製造方法。 - エッチングプロセス終了後の各半導体基板を後処理用プラズマ処理室に搬送するに先だって、搬入搬出室に扉装置を介して連通配置された位置合わせ室に搬送し、所定のアライメントポジションに合わせることを特徴とする請求項1記載の半導体装置の製造方法。
- 請求項1または請求項2のいずれかに記載の半導体装置の製造方法に使用されるドライエッチング装置であって、
複数枚の半導体基板が搬入搬出される真空排気可能な搬入搬出室と、前記搬入搬出室に扉装置を介してそれぞれ連通配置され一定圧力に維持される位置合わせ室とエッチング用プラズマ処理室と後処理用プラズマ処理室と、前記搬入搬出室に搬入された複数枚の半導体基板を1枚ずつ、前記位置合わせ室とエッチング用プラズマ処理室と後処理用プラズマ処理室とに所定の順序で搬送し、搬入搬出室に返送する搬送手段とを備えたドライエッチング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003107166A JP2004319540A (ja) | 2003-04-11 | 2003-04-11 | 半導体装置の製造方法およびドライエッチング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003107166A JP2004319540A (ja) | 2003-04-11 | 2003-04-11 | 半導体装置の製造方法およびドライエッチング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004319540A true JP2004319540A (ja) | 2004-11-11 |
Family
ID=33469072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003107166A Withdrawn JP2004319540A (ja) | 2003-04-11 | 2003-04-11 | 半導体装置の製造方法およびドライエッチング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004319540A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053284A (ja) * | 2005-08-19 | 2007-03-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
WO2012118897A2 (en) * | 2011-03-01 | 2012-09-07 | Applied Materials, Inc. | Abatement and strip process chamber in a dual loadlock configuration |
KR20130045173A (ko) * | 2011-10-24 | 2013-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
CN103403857A (zh) * | 2011-03-01 | 2013-11-20 | 应用材料公司 | 薄加热基板支撑件 |
WO2013174045A1 (zh) * | 2012-05-25 | 2013-11-28 | 深圳市华星光电技术有限公司 | 取代膜层上氯原子的方法 |
JP2015060934A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
US10566205B2 (en) | 2012-02-29 | 2020-02-18 | Applied Materials, Inc. | Abatement and strip process chamber in a load lock configuration |
CN111952139A (zh) * | 2019-05-16 | 2020-11-17 | 北京北方华创微电子装备有限公司 | 半导体制造设备及半导体制造方法 |
US11171008B2 (en) | 2011-03-01 | 2021-11-09 | Applied Materials, Inc. | Abatement and strip process chamber in a dual load lock configuration |
-
2003
- 2003-04-11 JP JP2003107166A patent/JP2004319540A/ja not_active Withdrawn
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053284A (ja) * | 2005-08-19 | 2007-03-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
CN103403857B (zh) * | 2011-03-01 | 2016-04-13 | 应用材料公司 | 加热基板支撑件 |
TWI555058B (zh) * | 2011-03-01 | 2016-10-21 | 應用材料股份有限公司 | 雙負載閘配置之減弱及剝離處理腔室 |
WO2012118897A2 (en) * | 2011-03-01 | 2012-09-07 | Applied Materials, Inc. | Abatement and strip process chamber in a dual loadlock configuration |
US11177136B2 (en) | 2011-03-01 | 2021-11-16 | Applied Materials, Inc. | Abatement and strip process chamber in a dual loadlock configuration |
CN103403857A (zh) * | 2011-03-01 | 2013-11-20 | 应用材料公司 | 薄加热基板支撑件 |
CN103403852A (zh) * | 2011-03-01 | 2013-11-20 | 应用材料公司 | 双负载闸配置的消除及剥离处理腔室 |
US11171008B2 (en) | 2011-03-01 | 2021-11-09 | Applied Materials, Inc. | Abatement and strip process chamber in a dual load lock configuration |
JP2014511575A (ja) * | 2011-03-01 | 2014-05-15 | アプライド マテリアルズ インコーポレイテッド | デュアルロードロック構成内の除害及びストリップ処理チャンバ |
WO2012118897A3 (en) * | 2011-03-01 | 2012-11-15 | Applied Materials, Inc. | Abatement and strip process chamber in a dual loadlock configuration |
US10453694B2 (en) | 2011-03-01 | 2019-10-22 | Applied Materials, Inc. | Abatement and strip process chamber in a dual loadlock configuration |
KR102067051B1 (ko) * | 2011-10-24 | 2020-01-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US9515175B2 (en) | 2011-10-24 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR20130045173A (ko) * | 2011-10-24 | 2013-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
JP2013110394A (ja) * | 2011-10-24 | 2013-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US10566205B2 (en) | 2012-02-29 | 2020-02-18 | Applied Materials, Inc. | Abatement and strip process chamber in a load lock configuration |
WO2013174045A1 (zh) * | 2012-05-25 | 2013-11-28 | 深圳市华星光电技术有限公司 | 取代膜层上氯原子的方法 |
JP2015060934A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
CN111952139B (zh) * | 2019-05-16 | 2023-11-14 | 北京北方华创微电子装备有限公司 | 半导体制造设备及半导体制造方法 |
CN111952139A (zh) * | 2019-05-16 | 2020-11-17 | 北京北方华创微电子装备有限公司 | 半导体制造设备及半导体制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6964964B2 (ja) | チェンバ内で基板を処理する方法およびその装置 | |
JP4833512B2 (ja) | 被処理体処理装置、被処理体処理方法及び被処理体搬送方法 | |
JP2022180585A (ja) | デザイナー原子層エッチング | |
US10777422B2 (en) | Method for processing target object | |
US6767698B2 (en) | High speed stripping for damaged photoresist | |
JP2001284340A (ja) | 半導体製造装置および半導体装置の製造方法 | |
KR102272823B1 (ko) | 에칭 방법 및 에칭 장치 | |
JPH0547712A (ja) | プラズマ処理方法およびプラズマ処理装置 | |
CN101689489A (zh) | 硅化物形成方法及系统 | |
JP2023182574A (ja) | 超電導膜を有する多層デバイスの堆積のための方法及び装置 | |
JPH10340857A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
US6908865B2 (en) | Method and apparatus for cleaning substrates | |
JP2004319540A (ja) | 半導体装置の製造方法およびドライエッチング装置 | |
TW201933471A (zh) | 電漿處理裝置 | |
US20230335409A1 (en) | Substrate processing method and substrate processing apparatus | |
KR100743275B1 (ko) | 플라즈마 처리 방법 및 후처리방법 | |
CN112309851A (zh) | 基片处理方法、基片处理装置和清洁装置 | |
TWI827674B (zh) | 蝕刻方法、蝕刻殘渣之去除方法及記憶媒體 | |
US7282158B2 (en) | Method of processing a workpiece | |
JP4059792B2 (ja) | 半導体製造方法 | |
JP2008121054A (ja) | 真空処理装置のクリーニング方法及び真空処理装置 | |
WO2001070517A1 (en) | High speed stripping for damaged photoresist | |
TWI785987B (zh) | 電漿處理裝置的檢查方法 | |
JP5001388B2 (ja) | 被処理体処理装置の圧力制御方法 | |
JPH11269644A (ja) | パーティクル発生防止方法及びスパッタリング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060906 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090115 |