JP5809144B2 - 基板処理方法および基板処理装置 - Google Patents

基板処理方法および基板処理装置 Download PDF

Info

Publication number
JP5809144B2
JP5809144B2 JP2012527738A JP2012527738A JP5809144B2 JP 5809144 B2 JP5809144 B2 JP 5809144B2 JP 2012527738 A JP2012527738 A JP 2012527738A JP 2012527738 A JP2012527738 A JP 2012527738A JP 5809144 B2 JP5809144 B2 JP 5809144B2
Authority
JP
Japan
Prior art keywords
substrate
processing chamber
chamber
reaction product
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012527738A
Other languages
English (en)
Other versions
JPWO2012018010A1 (ja
Inventor
宇賀神　肇
肇 宇賀神
戸澤　茂樹
茂樹 戸澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012527738A priority Critical patent/JP5809144B2/ja
Publication of JPWO2012018010A1 publication Critical patent/JPWO2012018010A1/ja
Application granted granted Critical
Publication of JP5809144B2 publication Critical patent/JP5809144B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Description

本発明は、基板表面のＳｉ系膜を化学処理および熱処理によって除去する基板処理方法と装置に関する。
例えばＮＡＮＤ型フラッシュメモリの製造プロセスでは、半導体ウェハ（以下、「ウェハ」という。）Ｗの表面に存在するシリコン酸化膜（ＳｉＯ２膜）や窒化シリコン膜（ＳｉＮ膜）といったＳｉ系膜をエッチングにより除去する工程が行われる。図１、２はＮＡＮＤ型フラッシュメモリの製造プロセスの一部を示すものである。まず、図１（ａ）に示すように、単結晶シリコン基板１００上に、シリコン酸化膜１０１が熱酸化法で形成され、さらにその上に、LPCVD法などによりポリシリコン膜１０２が積層される。次に、図１（ｂ）に示すように、一般的に知られた異方性エッチング技術が連続的に行われて、ポリシリコン膜１０２、シリコン酸化膜１０１、単結晶シリコン基板１００の一部がエッチングされることにより、溝１０５が形成されて個々の素子が切り出される。こうして異方性エッチングによって個々の素子が切り出されることにより、前記シリコン酸化膜１０１は各素子のゲート絶縁膜１０３となり、ポリシリコン膜１０２は各素子のフローティングゲート１０４となる。なお、単結晶シリコン基板１００に形成された溝１０５は、素子分離領域（STI）となる。
そして、図１（ｃ）に示すように、前記溝１０５、及び個々の素子の間を埋めるように、LPCVD法などの方法で新たなシリコン酸化膜１０６が堆積させられる。次に、前記堆積されたシリコン酸化膜１０６がエッチングされ、図２（ａ）に示すような、フローティングゲート１０４の側壁の一部１０７が露出するような構造が形成される。その後、図２（ｂ）に示すように、ONO絶縁膜１０８、さらにポリシリコン膜（コントロールゲート）１０９が積層される。フローティングゲート１０４の側壁の一部１０７が露出している状態でONO絶縁膜１０８が積層されたことにより、フローティングゲート１０４とONO絶縁膜１０８の接触面積が大きくなり、メモリセルの書き込み時にコントロールゲート（ポリシリコン膜１０９）に印加される書き込み電圧が低く設定できる。ここで、シリコン酸化膜１０６をエッチングする方法としては、薬液を用いるウェットエッチングや、反応性ガスプラズマを利用したプラズマエッチング等が一般に知られている。
図２（ａ）に示すような、フローティングゲート１０４の側壁の一部１０７を露出させる工程では、新しく堆積されたシリコン酸化膜１０６のエッチング量が、フローティングゲート１０４の露出した側壁の一部１０７の高さを決める為、エッチング量について非常に精度の高い制御が要求される。各素子でシリコン酸化膜１０６のエッチング量が設計した値と異なっていると、フローティングゲート１０４とONO絶縁膜１０８との接触面積が異なってしまい、結果、各素子の信頼性が低下することになってしまう。
しかしながら、ウェットエッチングは、エッチングレートが高く制御が困難である。また、プラズマエッチングは、Ｓｉ系膜以外の膜に対する影響が大きいといった問題がある。このため、ウェハ表面のＳｉ系膜を精度良く選択的に除去する方法として、Ｓｉ系膜を化学的に除去する化学的除去処理が知られている（特許文献１、２参照）。この化学的除去処理は、処理室内にハロゲン元素を含むガスと塩基性ガスとの混合ガスを供給して、Ｓｉ系膜をフルオロケイ酸アンモニウムを主とする反応生成物に変質させ、該反応生成物を気化（昇華）させることにより、ウェハから除去するものである。この場合、ハロゲン元素を含むガスとして例えばフッ化水素ガス（ＨＦ）が用いられ、塩基性ガスとして例えばアンモニアガス（ＮＨ３）が用いられる。
特開２００８−１６００００号公報 特開２００８−２３５３１１号公報
かかる化学的除去処理は、ウェットエッチング処理に比べて、除去レートが低いので制御が容易であるという利点がある。また、プラズマエッチング処理に比べて、Ｓｉ系膜以外の膜に対する影響が少ないという利点がある。その反面、化学的除去処理はＳｉ系膜の除去レートが低く、生産性を上げるのが困難である。
ところで、酸化物を化学的に除去するＣＯＲ（Ｃｈｅｍｉｃａｌ Ｏｘｉｄｅ Ｒｅｍｏｖａｌ）処理を行う装置としては、特許文献１に示されるように、ウェハ表面の酸化膜を反応生成物に変質させる工程を比較的低温で行う化学的処理室と、反応生成物を加熱、昇華させてウェハから除去する工程を比較的高温で行う熱処理室を備えたものが一般に知られている。しかしながら、このような化学的処理室と熱処理室を別に備えた処理装置は、処理室の数が増えるので、装置が大型化しやすい。また、化学的処理室と熱処理室が別であると、両者間で基板を搬送する搬送機構が必要となり、搬送時間も要する。
一方、特許文献２に示されるように、同じ処理室内において、先ず低温でウェハ表面の酸化膜を反応生成物に変質させる工程を行った後、高温で反応生成物を加熱、昇華させてウェハから除去する工程を行う基板処理装置も提案されている。しかしながら、同じ処理室内であっても、ウェハの温度を変化させるのに時間がかかり、生産性を上げにくいという難点がある。
本発明は、上記の点に鑑みてなされたものであり、化学的除去処理によってＳｉ系膜を効果的に除去することを目的とする。
上記課題を解決するため、本発明によれば、処理室内に収納した基板表面のＳｉ系膜を除去する基板処理方法であって、前記処理室内において、フッ化水素ガスとアンモニアガスによって、基板表面のＳｉ系膜が反応生成物に変質される第１の工程と、前記第１の工程よりも減圧された前記処理室内において、前記反応生成物が気化される第２の工程が行われ、前記第１の工程と前記第２の工程が、２回以上繰り返され、前記第１の工程と前記第２の工程において、基板の温度が前記反応生成物の昇華し始める温度以上にされ、前記第１の工程と前記第２の工程において、基板の温度が変化しないことを特徴とする、基板処理方法が提供される。
また、本発明によれば、処理室内に収納した基板表面のＳｉ系膜を除去する基板処理装置であって、前記処理室内にフッ化水素ガスとアンモニアガスを供給するガス供給機構と、前記処理室内に収納した基板を温度調節する温度調節部材と、前記処理室内を排気する排気機構と、これらガス供給機構、温度調節部材および排気機構を制御する制御部を有し、前記制御部の制御により、前記処理室内において、フッ化水素ガスとアンモニアガスによって、基板表面のＳｉ系膜が反応生成物に変質される第１の工程と、前記第１の工程よりも減圧された前記処理室内において、前記反応生成物が気化される第２の工程が行われ、前記第１の工程と前記第２の工程が、２回以上繰り返され、前記第１の工程と前記第２の工程において、基板の温度が前記反応生成物の昇華し始める温度以上にされ、前記第１の工程と前記第２の工程において、基板の温度が変化しないことを特徴とする、基板処理装置が提供される。
本発明によれば、処理室内において、ハロゲン元素を含むガスと塩基性ガスによって、基板表面のＳｉ系膜が反応生成物に変質される第１の工程と、減圧された前記処理室内において、前記反応生成物が気化される第２の工程が、２回以上繰り返されることにより、Ｓｉ系膜の除去レートが高くなり、生産性が向上する。同一の処理室内において基板表面のＳｉ系膜を除去できるので、基板処理装置が小型となり、処理時間も短縮でき、スループットを向上できる。また、化学的除去処理は制御が容易であり、Ｓｉ系膜以外の膜に対する影響が少ないので、基板表面のＳｉ系膜を選択的に精度良く除去することが可能となる。
ＮＡＮＤ型フラッシュメモリの製造プロセスの一部の説明図であり、（ａ）は単結晶シリコン基板上にシリコン酸化膜とポリシリコン膜が積層された状態を示し、（ｂ）は個々の素子が切り出された状態を示し、（ｃ）はシリコン酸化膜が堆積させられた状態を示している。 フローティングゲートの側壁部が露出させられる工程の説明図であり、（ａ）はシリコン酸化膜がエッチングされてフローティングゲートの側壁の一部が露出させられた状態を示し、（ｂ）はONO絶縁膜とポリシリコン膜（コントロールゲート）が積層された状態を示している。 処理システムの概略構成を示す平面図である。 本発明の実施の形態にかかるＣＯＲ処理装置の説明図である。 ウェハの処理方法の工程の説明図である。 温度に対するフルオロケイ酸アンモニウムの重量変化を示すグラフである。 第１の工程と第２の工程を３回繰り返した本発明例（実施例１）と、第１の工程を続けて行った後第２の工程を行った比較例について、処理時間に対するシリコン酸化膜の除去量の変化を示すグラフである。 本発明例のＣＯＲ処理の手順を示す表１である。 比較例のＣＯＲ処理の手順を示す表２である。 表１の手順に従う本発明例のＣＯＲ処理によって除去されたシリコン酸化膜の状態の説明図である。 表２の手順に従う比較例のＣＯＲ処理によって除去されたシリコン酸化膜の状態の説明図である。 比較例１〜５および実施例２、３による排気処理工程を比較したグラフである。
以下、本発明の実施の形態を、基板表面のＳｉ系膜を除去する方法および装置の一例として、シリコンウェハ（以下、「ウェハ」）Ｗの表面に形成された酸化膜（二酸化シリコン（ＳｉＯ２））をＣＯＲ（Ｃｈｅｍｉｃａｌ Ｏｘｉｄｅ Ｒｅｍｏｖａｌ）処理によって除去する場合について説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図３に示すように、この処理システム１は、ウェハＷを処理システム１に対して搬入出させる搬入出部２、搬入出部２に隣接させて設けられた２つのロードロック室３、各ロードロック室３にそれぞれ隣接させて設けられ、ウェハＷの表面に形成された酸化膜をＣＯＲ処理によって除去する基板処理装置としてのＣＯＲ処理装置４、処理システム１の各部に制御命令を与える制御部５を有している。
搬入出部２は、例えば略円盤形状をなすウェハＷを搬送する第一のウェハ搬送機構１０が内部に設けられた搬送室１２を有している。ウェハ搬送機構１０は、ウェハＷを略水平に保持する２つの搬送アーム１１ａ、１１ｂを有している。搬送室１２の側方には、ウェハＷを複数枚並べて収容可能なキャリア１３ａを載置する載置台１３が、例えば３つ備えられている。また、ウェハＷを回転させて偏心量を光学的に求め、ウェハＷの位置合わせを行うオリエンタ１４が設置されている。
かかる搬入出部２において、ウェハＷは、搬送アーム１１ａ、１１ｂによって保持され、ウェハ搬送機構１０の駆動により略水平面内で回転及び直進移動、また昇降させられることにより、所望の位置に搬送させられる。そして、載置台１３上のキャリア１３ａ、オリエンタ１４、ロードロック室３に対してそれぞれ搬送アーム１１ａ、１１ｂが進退させられることにより、ウェハＷが搬入出させられるようになっている。
各ロードロック室３は、搬送室１２との間にそれぞれゲートバルブ１６が備えられた状態で、搬送室１２にそれぞれ連結されている。各ロードロック室３内には、ウェハＷを搬送する第二のウェハ搬送機構１７が設けられている。ウェハ搬送機構１７は、ウェハＷを略水平に保持する搬送アーム１７ａを有している。また、ロードロック室３は真空引き可能になっている。
かかるロードロック室３において、ウェハＷは、搬送アーム１７ａによって保持され、ウェハ搬送機構１７の駆動により略水平面内で回転及び直進移動、また昇降させられることにより搬送させられる。そして、各ロードロック室３に対して縦列に連結されたＣＯＲ処理装置４に対して搬送アーム１７ａが進退させられることにより、ＣＯＲ処理装置４に対してウェハＷが搬入出させられる。
ＣＯＲ処理装置４は、ウェハＷを収納する密閉構造の処理室（処理空間）２１を備えている。また、ウェハＷを処理室２１内に搬入出させるための搬入出口３５が設けられており、この搬入出口３５を開閉するゲートバルブ２２が、ロードロック室３とＣＯＲ処理装置４の間に設けられている。処理室２１は、ロードロック室３との間にそれぞれゲートバルブ２２が介在した状態で、ロードロック室３に連結されている。
図４に示すように、ＣＯＲ処理装置４は、密閉構造のチャンバー３０を備えており、チャンバー３０の内部が、ウェハＷを収納する処理室（処理空間）２１になっている。処理室２１内には、ウェハＷを略水平にした状態で載置させる載置台３１が設けられている。また、ＣＯＲ処理装置４は、処理室２１内に種々のガスを供給するガス供給機構３２、処理室２１内を排気して減圧させる排気機構３３を備えている。
チャンバー３０の側壁部には、ウェハＷを処理室２１内に搬入出させるための搬入出口３５が設けられており、この搬入出口３５がロードロック室３とＣＯＲ処理装置４の間に設けられたゲートバルブ２２によって開閉される。
処理室２１内に配置された載置台３１は略円柱形状であり、チャンバー３０の底部に固定されている。載置台３１の内部には、載置台３１の温度を調節する温度調節部材４０が設けられている。温度調節部材４０は、例えば温調用の液体（例えば水など）が循環させられる管路を備えており、かかる管路内を流れる液体と熱交換が行われることにより、載置台３１の上面の温度が調節され、さらに、載置台３１と載置台３１上のウェハＷとの間で熱交換が行われることにより、ウェハＷの温度が調節される。なお、温度調節部材４０はかかるものに限定されず、例えば抵抗熱を利用して載置台３１及びウェハＷを加熱する電気ヒータ等であっても良い。
チャンバー３０の天井部には、処理室２１内に種々のガスを吐出させる複数の吐出口を有するシャワーヘッド４５が備えられている。ガス供給機構３２は、フッ化水素ガスの供給源４６、アンモニアガスの供給源４７、アルゴンガスの供給源４８、窒素ガスの供給源４９を備えている。フッ化水素ガスの供給源４６とシャワーヘッド４５の間は、フッ化水素ガス供給路５０で接続されている。また、フッ化水素ガス供給路５０には、フッ化水素ガス供給路５０の開閉動作及びフッ化水素ガスの供給流量の調節が可能な流量調整弁５１が取り付けられている。アンモニアガスの供給源４７とシャワーヘッド４５の間は、アンモニアガス供給路５２で接続されている。また、アンモニアガス供給路５２には、アンモニアガス供給路５２の開閉動作及びアンモニアガスの供給流量の調節が可能な流量調整弁５３が取り付けられている。アルゴンガスの供給源４８とシャワーヘッド４５の間は、アルゴンガス供給路５４で接続されている。また、アルゴンガス供給路５４には、アルゴンガス供給路５４の開閉動作及びアルゴンガスの供給流量の調節が可能な流量調整弁５５が取り付けられている。窒素ガスの供給源４９とシャワーヘッド４５の間は、窒素ガス供給路５６で接続されている。また、窒素ガス供給路５６には、窒素ガス供給路５６の開閉動作及び窒素ガスの供給流量の調節が可能な流量調整弁５７が取り付けられている。
排気機構３３は、チャンバー３０の底部に接続された排気路６０を備えている。排気路６０には、開閉弁６１と処理室２１内を強制排気するための排気ポンプ６２が取り付けられている。
処理システム１を構成するロードロック室３、ウェハ搬送機構１０、オリエンタ１４、ゲートバルブ１６、２２、ウェハ搬送機構１７、載置台３１の温度調節部材４０、ガス供給機構３２の各流量調整弁５１、５３、５５、５７、排気機構３３の開閉弁６１と排気ポンプ６２は、いずれも制御部５で制御される。制御部５は、典型的には、ソフトウェアによって任意の機能を実行することができる汎用コンピュータである。
図３に示すように、制御部５は、ＣＰＵ（中央演算装置）を備えた演算部５ａと、演算部５ａに接続された入出力部５ｂと、入出力部５ｂに挿着され制御ソフトウェアを格納した記録媒体５ｃと、を有する。この記録媒体５ｃには、制御部５によって実行されることにより処理システム１に後述する所定の基板処理方法を行わせる制御ソフトウェア（プログラム）が記録されている。制御部５は、該制御ソフトウェアを実行することにより、処理システム１の各機能要素を、所定のプロセスレシピにより定義された様々なプロセス条件（例えば、処理室２１の圧力等）が実現されるように制御する。即ち、後に詳細に説明するように、制御部５は、ＣＯＲ処理装置４における各処理工程を実現させる制御命令を与える。
記録媒体５ｃは、制御部５に固定的に設けられるもの、あるいは、制御部５に設けられた図示しない読み取り装置に着脱自在に装着されて該読み取り装置により読み取り可能なものであっても良い。最も典型的な実施形態においては、記録媒体５ｃは、処理システム１のメーカーのサービスマンによって制御ソフトウェアがインストールされたハードディスクドライブである。他の実施形態においては、記録媒体５ｃは、制御ソフトウェアが書き込まれたＣＤ−ＲＯＭ又はＤＶＤ−ＲＯＭのような、リムーバブルディスクである。
次に、以上のように構成された処理システム１におけるウェハＷの処理について説明する。なお、処理の一例として、先に図１（ｃ）で説明したようにウェハＷの表面に形成された溝１０５を間を埋めるように堆積させられた新たなシリコン酸化膜１０６を、フッ化水素ガス（ＨＦ）とアンモニアガス（ＮＨ３）とを含む混合ガスを用いて除去するＣＯＲ処理に基づいて説明する。シリコン酸化膜１０６は、素子分離領域（STI）となる溝１０５に埋め込まれており、以下に説明するＣＯＲ処理により新たなシリコン酸化膜１０６が所望の高さまでエッチングされて、フローティングゲート１０４の側壁の一部１０７が露出させられる。
処理システム１で処理される前においては、図１（ｃ）に示すように、ウェハＷ表面に形成された溝１０５に埋め込まれた新たなシリコン酸化膜１０６の上面は、フローティングゲート１０４の表面と同じ高さである。例えば、シリコン酸化膜１０６が堆積された後に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理が行われて、シリコン酸化膜１０６の上面は、フローティングゲート１０４の表面と同じ高さにされている。そして、このようにシリコン酸化膜１０６の上面がフローティングゲート１０４と同じ高さとなっているウェハＷが、キャリア１３ａ内に収納され、処理システム１に搬送される。もちろん、各溝１０５に埋め込まれた各シリコン酸化膜１０６の高さも同一である。従って、後のＣＯＲ処理が正確に行われれば、ＣＯＲ処理によって露出させられるフローティングゲート１０４の側壁の一部１０７の高さは、ウェハＷ内において全て均一な高さになる。
処理システム１においては、図１に示すように、複数枚のウェハＷが収納されたキャリア１３ａが載置台１３上に載置される。そして、ウェハ搬送機構１０によってキャリア１３ａから一枚目のウェハＷが取り出され、ロードロック室３に搬入される。ロードロック室３に一枚目のウェハＷが搬入されると、ロードロック室３が密閉され、減圧される。その後、ゲートバルブ２２が開かれ、ロードロック室３と、大気圧に対して減圧されたＣＯＲ処理装置４の処理室２１が、互いに連通させられる。一枚目のウェハＷは、ウェハ搬送機構１７によってロードロック室３から搬出され、搬入出口３５を通過して、ＣＯＲ処理装置４の処理室２１内に搬入される。
ＣＯＲ処理装置４の処理室２１内において、ウェハＷは、デバイス形成面を上面とした状態で（溝１０５に埋め込まれたシリコン酸化膜１０６を上に向けた状態で）、ウェハ搬送機構１７の搬送アーム１７ａから載置台３１に受け渡される。ウェハＷが搬入されると搬送アーム１７ａが処理室２１から退出させられ、搬入出口３５に取り付けられたゲートバルブ２２が閉じられ、処理室２１が密閉される。
先ず、処理室２１が密閉された後、流量調整弁５５、５７が開かれて、処理室２１内には、アルゴンガスの供給源４８と窒素ガスの供給源４９から例えば１分３０秒間アルゴンガスと窒素ガスが供給される。また、排気ポンプ６２の稼動により、処理室２１内の圧力は、大気圧よりも低圧状態にされる。
この場合、流量調整弁５５、５７の制御により、処理室２１内には、アルゴンガスが例えば２００ｓｃｃｍの流量で供給され、窒素ガスが例えば１０００〜５００ｓｃｃｍの流量で供給される。また、処理室２１内の圧力は、例えば２０００ｍＴｏｒｒに減圧される。また一方、載置台３１上のウェハＷの温度は、温度調節部材４０によって所定の目標値（９０℃以上）に調節される。
そして、載置台３１上のウェハＷの温度は所定の目標値（９０℃以上）に調節された後、一枚目のウェハＷ表面のＳｉ系膜を除去する除去工程Ｓが開始される。この除去工程Ｓでは、処理室２１内にアンモニアガスとフッ化水素ガスを供給して、シリコン酸化膜１０６を反応生成物に変質させる第１の工程Ｓ１と、処理室２１内を第１の工程Ｓ１よりも減圧して、反応生成物を気化させる第２の工程Ｓ２が行われる。すなわち、先ずアンモニアガスの供給源４７から処理室２１内に例えば１０秒間アンモニアガスが供給される。この場合、流量調整弁５３の制御により、処理室２１内には、アンモニアガスが例えば８０ｓｃｃｍの流量で供給される。また、流量調整弁５５，５７の制御により、処理室２１内にはアルゴンガスが例えば１４０ｓｃｃｍの流量で供給され、窒素ガスの供給は停止される。また、排気ポンプ６２の稼動により、処理室２１内の圧力は、例えば９００ｍＴｏｒｒに減圧される。
その後、アンモニアガスの供給源４７から処理室２１内にアンモニアガスが供給され続けながら、フッ化水素ガスの供給源４６から処理室２１にフッ化水素ガスが供給される。処理室２１には、予めアンモニアガスが供給されているので、フッ化水素ガスを供給することにより、処理室２１の雰囲気はフッ化水素ガスとアンモニアガスとを含む混合ガスからなる処理雰囲気にされる。こうして処理室２１内のウェハＷの表面に混合ガスが供給されることで、ウェハＷ表面の溝１０５に埋め込まれたシリコン酸化膜１０６が反応生成物に変質される第１の工程Ｓ１が行われる。反応生成物として、フルオロケイ酸アンモニウムや水分等が生成される。
なお、この第１の工程Ｓ１では、流量調整弁５１、５３の制御により、処理室２１内には、フッ化水素ガスが例えば８０ｓｃｃｍの流量で供給され、アンモニアガスが例えば８０ｓｃｃｍの流量で供給される。また、流量調整弁５５，５７の制御により、処理室２１内にはアルゴンガスが例えば６０ｓｃｃｍの流量で供給され、窒素ガスの供給は停止される。また、排気ポンプ６２の稼動により、処理室２１内の圧力は、例えば９００ｍＴｏｒｒに減圧される。また、載置台３１上のウェハＷの温度は、温度調節部材４０によって所定の目標値（９０℃以上）に維持される。なお、第１の工程Ｓ１は例えば１分間行われる。
次に、前記第１の工程Ｓ１において反応生成物に変質されたシリコン酸化膜１０６を気化させる第２の工程Ｓ２が行われる。この第２の工程Ｓ２では、前記第１の工程Ｓ１よりも処理室２１内が減圧されることにより、反応生成物に変質されたシリコン酸化膜１０６が気化させられる。この場合、流量調整弁５１、５３，５５、５７の制御により、処理室２１内には、フッ化水素ガス、アンモニアガス、アルゴンガス、窒素ガスの供給がいずれも停止される。また、排気ポンプ６２の稼動により、処理室２１内の圧力は、例えば０ｍＴｏｒｒに減圧される。また、載置台３１上のウェハＷの温度は、温度調節部材４０によって所定の目標値（９０℃以上）に維持される。なお、第２の工程Ｓ２は例えば１０秒間行われる。
しかし、本発明者らの実験によれば、シリコン酸化膜１０６が反応生成物に変質される第１の工程Ｓ１では、時間の経過とともに反応生成物への変質速度が減少していくことが判明した。さらには、反応生成物の変質量は時間が長くなるとウェハＷ面内において不均一になることも判明した。シリコン酸化膜１０６と反応ガス（フッ化水素ガスとアンモニアガスとを含む混合ガス）との反応が、反応成生物の成長によって阻害されている為と推測される。反応生成物がシリコン酸化膜１０６上にあると、シリコン酸化膜１０６と反応ガスとの接触確率がウェハＷ面内において変化してしまう。先述したように、シリコン酸化膜１０６の除去量が、フローティングゲートとONO絶縁膜との接触面積を決めるので、シリコン酸化膜１０６の除去量はウェハＷ面内において、非常に高い均一性が要求される。
ここで、本発明者らは、第１の工程Ｓ１を複数に分けると共に、２回目以降の第１の工程Ｓ１は、第２の工程Ｓ２によって予め反応成生物を気化させた後に行うことに思い至った。このようにすれば、成長した反応成生物がシリコン酸化膜１０６と反応ガスとの反応に大きな影響を及ぼす前に気化されるので、２回目以降の第１の工程Ｓ１もシリコン酸化膜１０６上に反応成生物がない状態で始めることができる。シリコン酸化膜１０６上には遮るものがないので、ウェハＷの面内において均一に反応が進むことになる。
しかし、従来技術のように、基板（ウェハＷ）の温度を昇降させるような方法によれば、２回目以降の第１の工程Ｓ１を行う時には、基板を所定温度にまで冷却しなければいけないことになる。一度温度が上昇した基板を、処理室内で冷却するのは、処理全体の速度を著しく低下させてしまう。本発明のさらなる特徴は、第１の工程Ｓ１と第２の工程Ｓ２を、ウェハＷの温度変化によらず、処理室２１内の圧力を変化させることで行う点にある。すなわち、ウェハＷの温度が所定の目標値（９０℃以上）に維持されて第１の工程Ｓ１も第２の工程Ｓ２も行われるので、これが何回繰り返されても、ウェハＷを冷却する必要がない。ウェハＷが維持される温度は、第２の工程Ｓ２における圧力下では、ウェハＷ上の反応成生物が気化する温度である。一方、第１の工程Ｓ１における処理室２１内は、シリコン酸化膜１０６が変質し、反応成生物が気化せずにウェハＷ上に堆積する圧力に維持される。ウェハＷの温度処理室２１内にはウェハＷの熱を受け取る為の冷却部材を配置する必要がないので、処理室２１の内壁の全てを所定の温度以上になるように設計すれば、処理室２１の内壁にデポが付着することを防止することもできる。
後述する実施例で説明するように、第１の工程Ｓ１を続けて３分間行った後、第２の工程Ｓ２を行った場合と、第１の工程Ｓ１を１分間行うごとに第２の工程Ｓ２を行う操作を３回繰り返した場合を比較した結果、次の結果を得た。即ち、第１の工程Ｓ１を続けて３分間行った後第２の工程Ｓ２を行った場合は、シリコン酸化膜１０６の除去量が１７ｎｍ程度であった。これに対して、第１の工程Ｓ１を１分間行うごとに第２の工程Ｓ２を行う操作を３回繰り返した場合は、シリコン酸化膜１０６の除去量が３０ｎｍ程度であった。
そこで、本発明の実施の形態では、ウェハＷ表面の溝１０５に埋め込まれたシリコン酸化膜１０６を除去するに際し、図５に示すように、シリコン酸化膜１０６を反応生成物に変質させる第１の工程Ｓ１と、第１の工程Ｓ１において反応生成物に変質されたシリコン酸化膜１０６を気化させる第２の工程Ｓ２を、２回以上繰り返して行う。この場合、例えば第１の工程Ｓ１を１分間行った後、第２の工程Ｓ２を１０秒間行い、更に第１の工程Ｓ１を１分間行った後、第２の工程Ｓ２を１０秒間行う。なお、このように第１の工程Ｓ１と第２の工程Ｓ２を繰り返して行う間、載置台３１上のウェハＷの温度は、温度調節部材４０によって所定の目標値（９０℃以上）に維持される。
除去工程Ｓでは、こうして第１の工程Ｓ１と第２の工程Ｓ２を交互に２回以上繰り返して行うことにより、ウェハＷ表面の溝１０５に埋め込まれたシリコン酸化膜１０６が所望の深さまで除去される。そして、除去工程Ｓが終了すると、その後、処理室２１内のガスを強制的に排気する排気処理工程Ｔが行われる。この排気処理工程Ｔでは、処理室２１内に不活性ガスとしてのフッ化水素ガス、アンモニアガスを供給する第３の工程Ｔ１と、処理室２１内を排気する第４の工程Ｔ２が、交互に２回以上行われる。
まず、第３の工程Ｔ１では、流量調整弁５１、５３の制御により、処理室２１内に対するフッ化水素ガス、アンモニアガスの供給が停止される。そして、排気ポンプ６２の稼動により処理室２１内を減圧させつつ、流量調整弁５５、５７の制御により、処理室２１内にアルゴンガス、窒素ガスが供給される。
この第３の工程Ｔ１では、排気ポンプ６２で処理室２１内を減圧させつつ、流量調整弁５５、５７の制御により、処理室２１内に例えば１０００ｓｃｃｍの流量でアルゴンガスが供給され、例えば１０００ｓｃｃｍの流量で窒素ガスが供給される。これにより、処理室２１内の圧力は、例えばその流量時のベースプレッシャに昇圧される。そして、この第３の工程は、例えば３秒間行われる。
そして、第３の工程Ｔ１が終了すると、処理室２１内を排気する第４の工程Ｔ２が行われる。この第４の工程Ｔ２では、流量調整弁５１、５３、５５、５７の制御により、処理室２１内には、フッ化水素ガス、アンモニアガス、アルゴンガス、窒素ガスの供給がいずれも停止される。また、排気ポンプ６２の稼動により、処理室２１内の圧力は、例えば０ｍＴｏｒｒに減圧される。なお、このように処理室２１内のガスを排気する工程は例えば５秒間行われる。
そして、これら第３の工程Ｔ１と第４の工程Ｔ２が、交互に２回以上行われる。こうして第３の工程Ｔ１と第４の工程Ｔ２が交互に２回以上行われることにより、処理室２１内を強制排気する排気処理工程Ｔが終了する。
そして、排気処理工程Ｔが終了すると、ゲートバルブ２２が開いて搬入出口３５が開口させられ、１枚目のウェハＷはウェハ搬送機構１７によって処理室２１から搬出され、ロードロック室３に戻される。以上のようにして、１枚目のウェハＷに対する一連のＣＯＲ処理が終了し、溝１０５に埋め込まれたシリコン酸化膜１０６が所望の深さまで除去された１枚目のウェハＷが、ウェハ搬送機構１０によってロードロック室３から搬出されてキャリア１３ａに戻される。
次に、ウェハ搬送機構１０によってキャリア１３ａから２枚目のウェハＷが取り出され、ロードロック室３に搬入される。ロードロック室３に２枚目のウェハＷが搬入されると、ロードロック室３が密閉され、減圧される。その後、ゲートバルブ２２が開かれ、ロードロック室３と、大気圧に対して減圧されたＣＯＲ処理装置４の処理室２１が、互いに連通させられる。２枚目のウェハＷは、ウェハ搬送機構１７によってロードロック室３から搬出され、搬入出口３５を通過して、ＣＯＲ処理装置４の処理室２１内に搬入される。
その後、同様に図５で説明した工程が行われることにより、２枚目のウェハＷに対する一連のＣＯＲ処理が終了し、溝１０５に埋め込まれたシリコン酸化膜１０６が所望の深さまで除去された２枚目のウェハＷが、ウェハ搬送機構１０によってロードロック室３から搬出されてキャリア１３ａに戻される。以下、同様にして、同一の処理室２１内において、複数枚のウェハＷに対する一連のＣＯＲ処理が繰り返し行われる。
かかる処理システム１によれば、ウェハＷ表面の溝１０５に埋め込まれたシリコン酸化膜１０６を、反応生成物に変質させる第１の工程Ｓ１と、反応生成物を気化させる第２の工程Ｓ２を２回以上繰り返して除去することにより、高い除去レートで所望の深さまで除去することができ、生産性が向上する。また、各溝１０５に埋め込まれたシリコン酸化膜１０６を、均一の深さまで除去することができる。シリコン酸化膜１０６が均一の深さまで除去された結果、溝１０５で分離された各素子（ＮＡＮＤ型フラッシュメモリ）における書き込み電圧が均一となり、信頼性が向上する。更に、同一の処理室２１内において第１の工程Ｓ１と第２の工程Ｓ２が行われるので、ＣＯＲ処理装置４および処理システム１が小型となり、フットプリントも小さくなり、処理時間が短縮され、スループットが向上する。また、ＣＯＲ処理は制御が容易であり、酸化膜以外の膜に対する影響が少ないので、各溝１０５に埋め込まれたシリコン酸化膜１０６を選択的に精度良く除去することが可能となる。更に、第１の工程Ｓ１と第２の工程Ｓ２を同じ温度で行うことで、ウェハＷの温度を変化させる時間を省略でき、生産性が向上する。
また、図５で説明した処理方法のように、排気処理工程Ｔにおいて処理室２１内に不活性ガスを供給する第３の工程Ｔ１と、処理室２１内を排気する第４の工程Ｔ２を交互に２回以上行うことにより、ＣＯＲ処理で発生する反応生成物（フルオロケイ酸アンモニウムや水分等）を処理室２１内から短時間で効率よく除去することができる。排気処理工程Ｔにおいて、第３の工程Ｔ１と第４の工程Ｔ２では、反応成生物が気化可能な圧力帯域で圧力変動が行われるので、ウェハＷ上の反応成生物も気化されるし、処理室２１内の排気も効率よく行うことができ、両方の目的を同時に達成することができるのである。排気処理工程Ｔが、第２の工程Ｓ２と同等の作用を持っているので、図５にあるように、除去工程Ｓを第１の工程Ｓ１で終了し、続けて排気処理工程Ｔを行うことができるのである。また、処理終了後のウェハＷを排出した後、別途のチャンバー内の排気処理を行わずに済むので、次のウェハＷに対する処理を速やかに行うことができる。同一の処理室２１内でウェハＷを何枚も処理していくと、処理室２１内にパーティクルが滞留していく心配があるが、本願発明では、１枚のウェハＷの処理毎に排気処理工程Ｔが行われているので、何枚処理しても問題が発生しない。処理室２１内からこれら反応生成物を効果的に除去することにより、パーティクル発生を回避できるようになる。また、排気処理工程Ｔが短時間で済むので、処理時間が短くなり、生産性（スループット）が向上する。
なお、第１の工程Ｓ１と第２の工程Ｓ２を２回以上繰り返して行う場合、第１の工程Ｓ１同士の間に行われる第２の工程Ｓ２では、処理室２１内が減圧されることにより、気化させられた反応生成物が処理室２１内から除去される。この第２の工程Ｓ２の時間が短すぎるとシリコン酸化膜１０６の表面に反応生成物が昇華しきれずに残ることによって、次に行われる第１の工程Ｓ１で反応生成物に変質されるシリコン酸化膜１０６の変質量が少なくなり、結果的にエッチング量の低下を起こす。
一方、第１の工程Ｓ１同士の間に行われる第２の工程Ｓ２が長すぎると、次に行われる第１の工程Ｓ１において、シリコン酸化膜１０６に対するフッ化水素ガスとアンモニアガスとを含む混合ガスの吸着に時間がかかり、反応が始まるまでの時間が長くなってしまう。その結果、エッチング形状にばらつきが出てしまう。シリコン酸化膜１０６を効果的に均一に反応生成物に変質させるためには、第１の工程Ｓ１同士の間に行われる第２の工程Ｓ２では、フッ化水素ガスとアンモニアガスとを含む混合ガスが完全に処理室２１内から除去されず、処理室２１内にフッ化水素ガスとアンモニアガスとを含む混合ガスが僅かに残っていることが好ましい。
ところが、このように第１の工程Ｓ１同士の間に行われる第２の工程Ｓ２で処理室２１内にフッ化水素ガスとアンモニアガスとを含む混合ガスが残るようにすると、処理室２１内や排気路６０などに反応性生物が堆積しやすく、パーティクル源となるおそれがある。このような問題は、ウェハＷの処理枚数が増えると顕著に現れてくる。
しかるに本発明によれば、第１の工程Ｓ１と第２の工程Ｓ２を繰り返して行っている間に処理室２１内や排気路６０などに残った混合ガスや反応生成物を、その後に行われる排気処理工程Ｔにおいて短時間で効果的に除去することができる。その結果、生産性（スループット）を低下させることなく、ばらつきのないエッチングを実施することが可能となる。このように、本発明における排気処理工程Ｔは、第１の工程Ｓ１と第２の工程Ｓ２を２回以上繰り返して行う場合に、特に有用な技術である。
なお、第１の工程Ｓ１と第２の工程Ｓ２を２回以上繰り返して行う場合、第１の工程Ｓ１同士の間に行われる第２の工程Ｓ２では、排気処理工程Ｔで行われるような処理室２１内に不活性ガスを供給する第３の工程Ｔ１は行わない方が良い。即ち、上述したように、シリコン酸化膜１０６を効果的に均一に反応生成物に変質させるためには、第１の工程Ｓ１同士の間に行われる第２の工程Ｓ２は、処理室２１内にフッ化水素ガスとアンモニアガスとを含む混合ガスが僅かに残っている状態で終了させることが望ましい。第１の工程Ｓ１同士の間に行われる第２の工程Ｓ２で処理室２１内に不活性ガスを供給すると、処理室２１内からフッ化水素ガスとアンモニアガスとを含む混合ガスが完全に除去されてしまい、エッチング形状にばらつきが出る心配がある。そのため、第１の工程Ｓ１同士の間に行われる第２の工程Ｓ２では、処理室２１内に不活性ガスを供給する第３の工程Ｔ１は行わず、最後の第２の工程Ｓ２の終了後に行われる排気処理工程Ｔにおいてのみ、第３の工程Ｔ１と第４の工程Ｔ２を交互に行うことが望ましい。
本発明は、フラッシュメモリのフローティングゲートの側壁露出プロセスを実施例として説明したが、例えば、次世代デバイスに採用されるであろう、FIN型FETの製造プロセスにおいても実施することが可能である。シリコン酸化膜の層から、均一の高さを有する素子膜を正確に突出させるのである。半導体の微細化の進展に伴い、今後ますます、トランジスタなどの素子周辺では非常に正確な処理が要求されるようになる。本発明は、ポリシリコンなどの素子膜にダメージを与えることなく、シリコン酸化膜の正確なエッチバックを短時間で行うことを可能にするので、その技術的意義は非常に大きい。
以上、本発明の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到しうることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。例えば、第１の工程Ｓ１と第２の工程Ｓ２は２回以上繰り返して行えばよく、繰り返す回数は任意の複数回でよい。また、第３の工程Ｔ１と第４の工程Ｔ２は２回以上繰り返して行えばよく、繰り返す回数は任意の複数回でよいし、これらの間に、何らかのガスを供給するようなことを行ってもよい。
なお、処理室２１に供給されるガスの種類は、以上の実施形態に示した組み合わせには限定されない。例えば、処理室２１に供給される不活性ガスはアルゴンガスのみであっても良い。また、かかる不活性ガスは、その他の不活性ガス、例えば、ヘリウムガス（Ｈｅ）、キセノンガス（Ｘｅ）のいずれかであっても良く、または、アルゴンガス、窒素ガス、ヘリウムガス、キセノンガスのうち２種類以上のガスを混合したものであっても良い。
処理システム１の構造は、以上の実施形態に示したものには限定されない。例えば、ＣＯＲ処理装置４の他に、成膜装置を備えた処理システムであっても良い。また、処理システム１において処理される基板の構造は、以上の実施形態において説明したものには限定されない。さらに、処理システム１において実施される酸化膜の除去は、実施の形態に示したような、溝１００に埋め込まれたシリコン酸化膜１０６の除去には限定されず、本発明は、様々なＳｉ系膜の除去方法に適用できる。
処理システム１において除去の対象物となるシリコン酸化膜は、例えば、自然酸化膜、ＢＰＳＧ膜、ＨＤＰ−ＳｉＯ２膜等、種々のシリコン酸化膜であっても良い。この場合、シリコン酸化膜の種類に応じて、ＣＯＲ処理におけるウェハＷの温度、混合ガス中のフッ化水素ガスの分圧等を調節することで、反応生成物が飽和状態になる深さ、エッチング量などを制御することができる。また、本発明はＣＯＲ処理に限らず、処理室内にハロゲン元素を含むガスと塩基性ガスとの混合ガスを供給して基板表面のＳｉＮ膜を除去する化学的除去処理にも適用できる。
（実施例１）
まず、ＣＯＲ処理によってシリコン酸化膜から生成される反応生成物であるフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６）の昇華温度を調べた。Ｎ２雰囲気の大気圧下でフルオロケイ酸アンモニウムを加熱し、重量変化を調べたところ図６の結果を得た。約９０℃以上であれば、フルオロケイ酸アンモニウムが昇華されることが分かった。
次に、シリコン酸化膜を反応生成物に変質させる第１の工程と、第１の工程において反応生成物に変質されたシリコン酸化膜を気化させる第２の工程を、繰り返した場合による効果を調べた。その結果を図７に示す。本発明例では、シリコン酸化膜を反応生成物に変質させる第１の工程を１分間行った後、第１の工程において反応生成物に変質されたシリコン酸化膜を気化させる第２の工程を１０秒間行い、これら第１の工程（１分間）と第２の工程（１０秒間）を３回繰り返した。一方、比較例では、シリコン酸化膜を反応生成物に変質させる第１の工程を続けて３分間行った後、反応生成物に変質されたシリコン酸化膜を気化させる第２の工程を行った。なお、本発明例と比較例のいずれの場合も、基板の温度は１２０℃とした。第１の工程を続けて３分間行った比較例では反応生成物への変質が時間の経過とともに飽和し、変質速度が時間の経過とともに減少する現象が見られた。これに対して、本発明例では、反応生成物への変質速度が時間の経過とともに減少することはなかった。
次に、先に図１（ｃ）で説明したように溝１０５にシリコン酸化膜１０６が埋め込まれたウェハＷを用いて、本発明例と比較例によりＣＯＲ処理を行った。本発明例では、図８（表１）に示す手順１〜１０に従ってＣＯＲ処理を行い、比較例では、図９（表２）に示す手順１〜７に従ってＣＯＲ処理を行った。なお、本発明例と比較例のいずれの場合も、ウェハＷの温度は１２０℃とした。
その結果、第１の工程と第２の工程を２回繰り返した本発明例では、図１０に示すように、各溝１０５内のシリコン酸化膜１０６がいずれも約８０ｎｍ程度の深さｈに均一に除去された。これに対して、第１の工程を２分間続けて行った後第２の工程を行った比較例では、図１１に示すように、シリコン酸化膜１０６の除去深さｈが各溝１０６によって不均一となり、除去後のシリコン酸化膜１０６の表面形状も乱れた。
（実施例２、３）
次に、第１の工程と第２の工程を交互に７回繰り返して行い、その後、種々の方法で排気処理工程を行って処理室内のガスを強制的に排気した。その結果を図１２に示す。
図１２において、横軸はウェハの処理枚数（枚）を示し、縦軸は直径が０．０６μｍ以上のパーティクル数(個）を示す。また、図１２中の各線Ａ１〜Ａ５（比較例１〜５）および各線Ｂ１、Ｂ２（実施例２、３）の条件は、以下の通りである。
（比較例１（Ａ１））
ウェハを１枚処理する毎に、処理室内を３０秒排気して０ｍＴｏｒｒに減圧。
（比較例２（Ａ２））
ウェハを５枚処理する毎に、処理室内にアルゴンガスを１０００ｓｃｃｍ供給し、窒素ガスを１０００ｓｃｃｍ供給して３０秒間パージ。
（比較例３（Ａ３））
ウェハを１枚処理する毎に、処理室内にアルゴンガスを１０００ｓｃｃｍ供給し、窒素ガスを１０００ｓｃｃｍ供給して５分間パージ。
（比較例４（Ａ４））
ウェハを１枚処理する毎に、処理室内にアルゴンガスと窒素ガスをいずれも１０００ｓｃｃｍ供給しながら、処理室内を５秒排気して０ｍＴｏｒｒに減圧。
（比較例５（Ａ５））
ウェハを１枚処理する毎に、処理室内にアルゴンガスと窒素ガスをいずれも１００ｓｃｃｍ供給しながら、処理室内を５秒排気して０ｍＴｏｒｒに減圧。
（実施例２（Ｂ１））
ウェハを１枚処理する毎に、処理室内にアルゴンガスを１０００ｓｃｃｍ、窒素ガスを１０００ｓｃｃｍ供給し、処理室内を０ｍＴｏｒｒに保つ１５秒間の第３の工程と、処理室２１内の圧力を０ｍＴｏｒｒに減圧する１０秒間の第４の工程を、交互に１０回繰り返した。
（実施例３（Ｂ２））
ウェハを１枚処理する毎に、処理室内にアルゴンガスを１０００ｓｃｃｍ、窒素ガスを１０００ｓｃｃｍ供給し、処理室内を０ｍＴｏｒｒに保つ３秒間の第３の工程と、処理室２１内の圧力を０ｍＴｏｒｒに減圧する５秒間の第４の工程を、交互に１０回繰り返した。
比較例１、２、４、５（Ａ１、２、４、５）は、処理枚数が増加するといずれもパーティクルが発生した。また、比較例３（Ａ３）は、パーティクルは低減できたものの、排気処理工程に５分要し、生産性（スループット）が低下した。
一方、第３の工程と第４の工程を繰り返し行った本発明の実施例２、３では、いずれの場合も処理枚数が増加してもパーティクルの発生は見られなかった。また、実施例３のように３秒間の第３の工程と５秒間の第４の工程を１０回繰り返して排気処理工程の処理時間を８０秒まで短縮することができた。なお、別途の実験では、２秒間の第３の工程と３秒間の第４の工程を６回繰り返して排気処理工程の処理時間を３０秒まで短縮しても、パーティクルの発生を回避できることが分かった。これらの結果から、本発明によれば、排気処理工程において処理室内に不活性ガスを供給する第３の工程と、処理室内を排気する第４の工程を交互に繰り返すことにより、パーティクルの回避と処理時間短縮の両方を満足できることが分かった。
本発明は、基板表面のＳｉ系膜を化学的除去処理によって除去する技術に適用できる。
Ｗ ウェハ
１ 処理システム
２ 搬入出部
３ ロードロック室
４ ＣＯＲ処理装置
５ 制御部
５ａ 演算部
５ｂ 入出力部
５ｃ 記録媒体
１０ 第一のウェハ搬送機構
１２ 搬送室
１１ａ、１１ｂ 搬送アーム
１３ 載置台
１３ａ キャリア
１４ オリエンタ
１６ ゲートバルブ
１７ 第二のウェハ搬送機構
１７ａ 搬送アーム１７ａ
２１ 処理室
３０ チャンバー
３１ 載置台
３２ ガス供給機構
３３ 排気機構
３５ 搬入出口
４０ 温度調節部材
４５ シャワーヘッド
４６ フッ化水素ガスの供給源
４７ アンモニアガスの供給源
４８ アルゴンガスの供給源
４９ 窒素ガスの供給源
５１、５３、５５、５７ 流量調整弁
６０ 排気路
６１ 開閉弁
６２ 排気ポンプ
１００ 単結晶シリコン基板
１０１ シリコン酸化膜
１０２ ポリシリコン膜
１０３ ゲート絶縁膜
１０４ フローティングゲート
１０５ 溝
１０６ シリコン酸化膜
１０７ 側壁の一部
１０８ ONO絶縁膜
１０９ ポリシリコン膜（コントロールゲート）

Claims (14)

  1. 処理室内に収納した基板表面のＳｉ系膜を除去する基板処理方法であって、
    前記処理室内において、フッ化水素ガスとアンモニアガスによって、基板表面のＳｉ系膜が反応生成物に変質される第１の工程と、
    前記第１の工程よりも減圧された前記処理室内において、前記反応生成物が気化される第２の工程が行われ、
    前記第１の工程と前記第２の工程が、２回以上繰り返され、
    前記第１の工程と前記第２の工程において、基板の温度が前記反応生成物の昇華し始める温度以上にされ、
    前記第１の工程と前記第２の工程において、基板の温度が変化しないことを特徴とする、基板処理方法。
  2. 前記第１の工程と前記第２の工程において、基板の温度が９０℃以上にされることを特徴とする、請求項１に記載の基板処理方法。
  3. 基板表面のＳｉ系膜が除去されることにより、基板表面において反応生成物に変質させられない膜が突出させられることを特徴とする、請求項１に記載の基板処理方法。
  4. 前記Ｓｉ系膜がシリコン酸化膜であり、前記反応生成物に変質させられない膜がシリコン膜であることを特徴とする、請求項３に記載の基板処理方法。
  5. 前記第１の工程と前記第２の工程を、交互に２回以上行う除去工程を有し、
    前記除去工程が前記処理室内で複数回繰り返し行われ、かつ、前記除去工程と前記除去工程との間に、前記処理室内から前記反応生成物を排出させる排気処理工程が行われ、
    前記排気処理工程では、前記処理室内に不活性ガスを供給する第３の工程と、
    前記処理室内を排気する第４の工程が、交互に２回以上行われることを特徴とする、請求項１に記載の基板処理方法。
  6. 前記第３の工程と前記第４の工程では、前記処理室内は前記反応生成物を気化させることができる圧力にされることを特徴とする、請求項５に記載の基板処理方法。
  7. 前記排気処理工程は、基板表面のＳｉ系膜を除去する基板処理の最後に行われることを特徴とする、請求項５に記載の基板処理方法。
  8. 前記Ｓｉ系膜は、シリコン酸化膜または窒化シリコン膜である、請求項１に記載の基板処理方法。
  9. 処理室内に収納した基板表面のＳｉ系膜を除去する基板処理装置であって、
    前記処理室内にフッ化水素ガスとアンモニアガスを供給するガス供給機構と、前記処理室内に収納した基板を温度調節する温度調節部材と、前記処理室内を排気する排気機構と、これらガス供給機構、温度調節部材および排気機構を制御する制御部を有し、
    前記制御部の制御により、前記処理室内において、フッ化水素ガスとアンモニアガスによって、基板表面のＳｉ系膜が反応生成物に変質される第１の工程と、前記第１の工程よりも減圧された前記処理室内において、前記反応生成物が気化される第２の工程が行われ、
    前記第１の工程と前記第２の工程が、２回以上繰り返され、
    前記第１の工程と前記第２の工程において、基板の温度が前記反応生成物の昇華し始める温度以上にされ、
    前記第１の工程と前記第２の工程において、基板の温度が変化しないことを特徴とする、基板処理装置。
  10. 前記第１の工程と前記第２の工程において、基板の温度が９０℃以上にされることを特徴とする、請求項９に記載の基板処理装置。
  11. 前記制御部の制御により、前記第１の工程と前記第２の工程を、交互に２回以上行う除去工程が行われ、
    前記除去工程が前記処理室内で複数回繰り返し行われ、かつ、前記除去工程と前記除去工程との間に、前記処理室内から前記反応生成物を排出させる排気処理工程が行われ、
    前記排気処理工程では、前記処理室内に不活性ガスを供給する第３の工程と、前記処理室内を排気する第４の工程が、交互に２回以上行われることを特徴とする、請求項９に記載の基板処理装置。
  12. 前記制御部の制御により、前記第３の工程と前記第４の工程では、前記処理室内は前記反応生成物を気化させることができる圧力にされることを特徴とする、請求項１１に記載の基板処理装置。
  13. 前記制御部の制御により、前記排気処理工程は、基板表面のＳｉ系膜を除去する基板処理の最後に行われることを特徴とする、請求項１１に記載の基板処理装置。
  14. 前記Ｓｉ系膜は、シリコン酸化膜または窒化シリコン膜である、請求項９に記載の基板処理装置。
JP2012527738A 2010-08-03 2011-08-02 基板処理方法および基板処理装置 Active JP5809144B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012527738A JP5809144B2 (ja) 2010-08-03 2011-08-02 基板処理方法および基板処理装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010174514 2010-08-03
JP2010174514 2010-08-03
JP2010284461 2010-12-21
JP2010284461 2010-12-21
PCT/JP2011/067670 WO2012018010A1 (ja) 2010-08-03 2011-08-02 基板処理方法および基板処理装置
JP2012527738A JP5809144B2 (ja) 2010-08-03 2011-08-02 基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
JPWO2012018010A1 JPWO2012018010A1 (ja) 2013-10-03
JP5809144B2 true JP5809144B2 (ja) 2015-11-10

Family

ID=45559507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527738A Active JP5809144B2 (ja) 2010-08-03 2011-08-02 基板処理方法および基板処理装置

Country Status (6)

Country Link
US (1) US8956546B2 (ja)
JP (1) JP5809144B2 (ja)
KR (2) KR20160118387A (ja)
CN (1) CN103081071B (ja)
TW (1) TWI436421B (ja)
WO (1) WO2012018010A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887861B2 (en) 2020-01-24 2024-01-30 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
US9368370B2 (en) * 2014-03-14 2016-06-14 Applied Materials, Inc. Temperature ramping using gas distribution plate heat
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US10622205B2 (en) * 2015-02-16 2020-04-14 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
JP6568769B2 (ja) * 2015-02-16 2019-08-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6523119B2 (ja) * 2015-09-28 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6643045B2 (ja) * 2015-11-05 2020-02-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6692202B2 (ja) * 2016-04-08 2020-05-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010619A (ja) * 2006-06-29 2008-01-17 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2008507131A (ja) * 2004-07-14 2008-03-06 東京エレクトロン株式会社 数式ベースのラン・ツウ・ラン制御
JP2009164555A (ja) * 2007-12-28 2009-07-23 Hynix Semiconductor Inc 半導体メモリ素子の素子分離膜形成方法
JP2009231799A (ja) * 2008-02-29 2009-10-08 Elpida Memory Inc 半導体装置の製造方法及び半導体製造装置
JP2010109335A (ja) * 2008-09-30 2010-05-13 Tokyo Electron Ltd シリコン酸化膜の除去方法及び処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079760B2 (en) 2003-03-17 2006-07-18 Tokyo Electron Limited Processing system and method for thermally treating a substrate
US20040182315A1 (en) * 2003-03-17 2004-09-23 Tokyo Electron Limited Reduced maintenance chemical oxide removal (COR) processing system
JP4805948B2 (ja) * 2005-12-22 2011-11-02 東京エレクトロン株式会社 基板処理装置
US20080045030A1 (en) * 2006-08-15 2008-02-21 Shigeru Tahara Substrate processing method, substrate processing system and storage medium
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP4949091B2 (ja) 2007-03-16 2012-06-06 東京エレクトロン株式会社 基板処理装置、基板処理方法および記録媒体
JP5352103B2 (ja) * 2008-03-27 2013-11-27 東京エレクトロン株式会社 熱処理装置および処理システム
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507131A (ja) * 2004-07-14 2008-03-06 東京エレクトロン株式会社 数式ベースのラン・ツウ・ラン制御
JP2008010619A (ja) * 2006-06-29 2008-01-17 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2009164555A (ja) * 2007-12-28 2009-07-23 Hynix Semiconductor Inc 半導体メモリ素子の素子分離膜形成方法
JP2009231799A (ja) * 2008-02-29 2009-10-08 Elpida Memory Inc 半導体装置の製造方法及び半導体製造装置
JP2010109335A (ja) * 2008-09-30 2010-05-13 Tokyo Electron Ltd シリコン酸化膜の除去方法及び処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887861B2 (en) 2020-01-24 2024-01-30 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
TW201225177A (en) 2012-06-16
KR20160118387A (ko) 2016-10-11
TWI436421B (zh) 2014-05-01
CN103081071B (zh) 2015-09-30
CN103081071A (zh) 2013-05-01
US8956546B2 (en) 2015-02-17
JPWO2012018010A1 (ja) 2013-10-03
KR20130135233A (ko) 2013-12-10
US20130130499A1 (en) 2013-05-23
WO2012018010A1 (ja) 2012-02-09
KR101882531B1 (ko) 2018-07-26

Similar Documents

Publication Publication Date Title
JP5809144B2 (ja) 基板処理方法および基板処理装置
JP4890025B2 (ja) エッチング方法及び記録媒体
TWI686843B (zh) 基板處理方法及基板處理裝置
WO2015115002A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
JP2009094307A (ja) エッチング方法及び記録媒体
US20190181015A1 (en) Substrate Processing Method and Substrate Processing Apparatus
US10153172B2 (en) Etching method and recording medium
US20190081238A1 (en) Method of manufacturing semiconductor device
US20200035504A1 (en) Etching method and etching apparatus
JPWO2007049510A1 (ja) 処理方法及び記録媒体
TWI620245B (zh) Etching method and recording medium
US10622205B2 (en) Substrate processing method and substrate processing apparatus
US20190221440A1 (en) Etching Method and Etching Apparatus
JP7209567B2 (ja) エッチング方法およびエッチング装置
KR101150268B1 (ko) 열처리 장치 및 처리 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150910

R150 Certificate of patent or registration of utility model

Ref document number: 5809144

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250