JP7413542B2 - エッチング方法およびエッチング装置 - Google Patents

エッチング方法およびエッチング装置 Download PDF

Info

Publication number
JP7413542B2
JP7413542B2 JP2022537902A JP2022537902A JP7413542B2 JP 7413542 B2 JP7413542 B2 JP 7413542B2 JP 2022537902 A JP2022537902 A JP 2022537902A JP 2022537902 A JP2022537902 A JP 2022537902A JP 7413542 B2 JP7413542 B2 JP 7413542B2
Authority
JP
Japan
Prior art keywords
gas
film
hard mask
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022537902A
Other languages
English (en)
Other versions
JPWO2022019103A1 (ja
Inventor
憲明 岡部
尚樹 新藤
元 楊
拓哉 清野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2022019103A1 publication Critical patent/JPWO2022019103A1/ja
Application granted granted Critical
Publication of JP7413542B2 publication Critical patent/JP7413542B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示の種々の側面および実施形態は、エッチング方法およびエッチング装置に関する。
例えば、下記特許文献１には、タングステン含有シリコンハードマスクを用いて、シリコン含有膜をエッチングする技術が開示されている。また、下記の特許文献２には、ハードマスクをマスクとして下層膜が露出するホールを形成した後に、ホール内に犠牲膜を埋め込み、ハードマスクを除去した後に犠牲膜を除去することで、下層膜へのダメージを抑制する技術が開示されている。
国際公開第２０１８／０８４１８６号 米国特許出願公開第２０１５／０２７９７３３号明細書
本開示は、ハードマスクを除去するための工程に含まれる作業を削減することができるエッチング方法およびエッチング装置を提供する。
本開示の一側面は、エッチング方法であって、準備工程と、除去工程とを含む。準備工程では、第１の膜、第１の膜上に積層された第２の膜、および、第２の膜上に積層されたハードマスクを有する基板であって、パターンが形成されたハードマスクをマスクとして、第１の膜が露出するまで第２の膜がエッチングされた基板が準備される。除去工程では、フッ素含有ガスを用いて、ハードマスクが除去される。また、除去工程は、フッ素含有ガスの供給が開始されてからハードマスクのエッチングが始まるまでの第１の時間より長く、かつ、フッ素含有ガスの供給が開始されてから第１の膜のエッチングが始まるまでの第２の時間より短い時間、実行される。
本開示の種々の側面および実施形態によれば、ハードマスクを除去するための工程に含まれる作業を削減することができる。
図１は、本開示の一実施形態におけるエッチング方法の一例を示すフローチャートである。 図２は、処理対象となる基板の一例を示す断面図である。 図３は、ハードマスクがエッチングされた後の基板の一例を示す断面図である。 図４は、シリコン含有膜がエッチングされた後の基板の一例を示す断面図である。 図５は、改質の処理が行われた後の基板の一例を示す断面図である。 図６は、ハードマスクが除去された後の基板の一例を示す断面図である。 図７は、ハードマスクと金属配線のエッチング開始待ち時間の実験結果の一例を示す図である。 図８は、エッチングシステムの一例を示す概略図である。 図９は、エッチング装置の一例を示す概略断面図である。
以下に、開示されるエッチング方法およびエッチング装置の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示されるエッチング方法およびエッチング装置が限定されるものではない。
ところで、ホール内に犠牲膜が埋め込まれ、ハードマスクが除去された後に犠牲膜が除去される技術では、ホール内に犠牲膜を埋め込む処理と、ハードマスクが除去された後に犠牲膜を除去する処理とが必要になる。犠牲膜を埋め込む処理と、犠牲膜を除去する処理とは、別々の装置で行われることが多い。そのため、基板を装置間で搬送する作業が必要となり、基板処理のスループットの向上が難しい。
そこで、本開示は、ハードマスクを除去するための工程に含まれる作業を削減することができる技術を提供する。
［エッチング方法］
図１は、本開示の一実施形態におけるエッチング方法の一例を示すフローチャートである。図１に例示されるエッチング方法では、例えば図２に示される基板Ｗがエッチングされる。図２は、処理対象となる基板Ｗの一例を示す断面図である。
処理対象となる基板Ｗは、例えば図２に示されるように、金属配線１１が埋め込まれたシリコン等の基材１０上に、シリコン含有膜１２、ハードマスク１３、マスク１５、およびレジスト１６が、この順番で積層されている。マスク１５は、例えば、シリコン含有マスク、カーボン含有マスク、またはそれらの積層膜とすることができる。
本実施形態において、金属配線１１には、例えばタングステンが含まれる。金属配線１１は、第１の膜の一例である。
シリコン含有膜１２には、例えば、シリコン窒化膜（ＳｉＮ）、炭素含有シリコン窒化膜（ＳｉＣＮ）、またはシリコン酸化膜（ＳｉＯ2）の少なくともいずれかの膜が含まれている。シリコン含有膜１２は、第２の膜の一例である。
ハードマスク１３は、金属配線１１に含まれる金属と同一種類の金属を含む金属化合物である。本実施形態において、ハードマスク１３には、例えばタングステンが含まれている。ハードマスク１３は、例えばタングステンシリサイド（ＷＳｉ）である。
レジスト１６には、予め定められたパターンが形成されている。
まず、マスク１５およびハードマスク１３がエッチングされる（Ｓ１０）。ステップＳ１０では、例えば、レジスト１６をマスクとして、レジスト１６に形成されたパターンに沿ってマスク１５がエッチングされ、レジスト１６のパターンがマスク１５に転写される。そして、マスク１５をマスクとして、マスク１５に形成されたパターンに沿って、ハードマスク１３がエッチングされ、マスク１５のパターンがハードマスク１３に転写される。そして、レジスト１６およびマスク１５が除去される。なお、レジスト１６およびマスク１５を残したまま、ハードマスク１３の下層のシリコン含有膜１２がエッチングされてもよい。
これにより、基板Ｗは、例えば図３のような状態になる。図３は、ハードマスク１３がエッチングされた後の基板Ｗの一例を示す断面図である。ハードマスク１３のエッチングが行われた後は、例えば図３に示されるように、ハードマスク１３に予め定められたパターンのホールまたはトレンチが形成される。そして、ハードマスク１３に形成されたホールまたはトレンチ内に、シリコン含有膜１２の一部が露出する。ハードマスク１３のホールまたはトレンチの側壁には、ハードマスク１３のエッチングの際の反応副生成物等により表面層１７が形成される。また、ハードマスク１３のホールまたはトレンチ内に露出しているシリコン含有膜１２の表面にも、ハードマスク１３のエッチングの際の反応副生成物等により表面層１８が形成される。
次に、ハードマスク１３をマスクとして、ハードマスク１３に形成されたパターンに沿って、シリコン含有膜１２がエッチングされ、ハードマスク１３のパターンがシリコン含有膜１２に転写される（Ｓ１１）。これにより、例えば図４のような状態の基板Ｗが準備される。Ｓ１１は、準備工程の一例である。
図４は、シリコン含有膜１２がエッチングされた後の基板Ｗの一例を示す断面図である。シリコン含有膜１２のエッチングが行われた後は、例えば図４に示されるように、シリコン含有膜１２に予め定められたパターンのホールまたはトレンチが形成される。そして、シリコン含有膜１２に形成されたホールまたはトレンチ内に、シリコン含有膜１２の下層の金属配線１１の一部が露出する。シリコン含有膜１２のホールまたはトレンチ内に露出している金属配線１１の表面には、表面層１８のエッチングの際の反応副生成物等により表面層１９が形成されている。
次に、基板Ｗのハードマスク１３がエッチングされる（Ｓ１２）。ステップＳ１２は、第１の時間Ｔ１より長く、かつ、第２の時間Ｔ２より短い時間、実行される。第１の時間Ｔ１は、エッチング用のガスの供給が開始されてからハードマスク１３のエッチングが始まるまでの時間である。第２の時間Ｔ２は、エッチング用のガスの供給が開始されてから、シリコン含有膜１２のホールまたはトレンチの底に露出している金属配線１１のエッチングが始まるまでの時間である。
ステップＳ１２では、フッ素含有ガスを用いて、ハードマスク１３のエッチングが行われる。本実施形態では、フッ素含有ガスと希釈ガスとの混合ガスを用いて、ハードマスク１３のエッチングが行われる。本実施形態において、フッ素含有ガスは、例えばＣｌＦ3ガスであり、希釈ガスは、例えばアルゴンガスである。なお、フッ素含有ガスは、ＣｌＦ3ガス、Ｆ2ガス、ＳＦ6ガス、またはＩＦ7ガスの少なくともいずれかが含まれるガスであってもよい。
ステップＳ１２における主な条件は、例えば以下の通りである。
基板Ｗの温度：２０～１２０℃
ＣｌＦ3ガス：１００～２３０ｓｃｃｍ
アルゴンガス：１００～２００ｓｃｃｍ
圧力：０．５～３Ｔｏｒｒ
処理時間：５～６０秒
次に、基板Ｗの表面に改質ガスを供給することにより、基板Ｗの表面が改質される（Ｓ１３）。ステップＳ１３の処理は、改質工程の一例である。本実施形態において、改質ガスは、例えばアルゴンガスである。なお、改質ガスは、他の希ガス、窒素ガス、酸素ガス、水蒸気、水素ガス、または一酸化炭素ガスであってもよい。これにより、基板Ｗは、例えば図５のような状態になる。図５は、改質の処理が行われた後の基板Ｗの一例を示す断面図である。改質の処理が行われることにより、ハードマスク１３の表面に表面層１７’が形成され、シリコン含有膜１２の表面に表面層１８’が形成され、金属配線１１の表面に表面層１９’が形成される。
ステップＳ１３における主な条件は、例えば以下の通りである。
基板Ｗの温度：２０～１２０℃
アルゴンガス：２００～４００ｓｃｃｍ
圧力：０．５～３Ｔｏｒｒ
処理時間：３０～１２０秒
次に、基板Ｗのハードマスク１３が再びエッチングされる（Ｓ１４）。ステップＳ１４の処理は、ステップＳ１２の処理と同様である。ステップＳ１２およびＳ１４の処理は、除去工程の一例である。
次に、ステップＳ１３およびＳ１４の処理が予め定められた回数実行されたか否かが判定される（Ｓ１５）。ステップＳ１３およびＳ１４の処理が予め定められた回数実行されていない場合（Ｓ１５：Ｎｏ）、再びステップＳ１３に示された処理が実行される。
一方、ステップＳ１３およびＳ１４の処理が予め定められた回数実行された場合（Ｓ１５：Ｙｅｓ）、基板Ｗは、例えば図６のような状態になる。図６は、ハードマスク１３が除去された後の基板Ｗの一例を示す断面図である。ステップＳ１３およびＳ１４の処理が予め定められた回数実行された場合、例えば図６に示されるように、基板Ｗのハードマスク１３が除去される。このように、本実施形態のエッチング方法では、ステップＳ１３の処理と、ステップＳ１４の処理とが、この順番で、１回以上繰り返される。
次に、基板Ｗが熱処理される（Ｓ１６）。ステップＳ１６により、エッチングによって基板Ｗの表面に付着した腐食性のガスの粒子が除去される。そして、図１に例示されたエッチング方法が終了する。
［エッチング開始待ち時間］
図７は、ハードマスク１３と金属配線１１のエッチング開始待ち時間の実験結果の一例を示す図である。図７には、エッチングガスの供給が開始された時刻を基準として、ハードマスク１３と金属配線１１のエッチング量が示されている。本実施形態において、ハードマスク１３は、例えばタングステンシリサイド（ＷＳｉ）であり、金属配線１１は、例えばタングステン（Ｗ）である。また、本実施形態において、エッチング用のガスは、ＣｌＦ3ガスとアルゴンガスとの混合ガスであり、改質ガスは、アルゴンガスである。
ハードマスク１３では、例えば図７に示されるように、エッチングガスの供給が開始されてから第１の時間Ｔ１が経過した後にエッチングが始まる。本実施形態において、第１の時間Ｔ１は、例えば約８秒である。そして、エッチングガスの供給が開始されてから約２０秒後には、ハードマスク１３のエッチング量が１７０ｎｍ以上に達する。
一方、金属配線１１では、例えば図７に示されるように、エッチングガスの供給が開始されてから第２の時間Ｔ２が経過した後にエッチングが始まる。本実施形態において、第２の時間Ｔ２は、例えば約１８秒である。そして、エッチングガスの供給が開始されてから約２０秒後には、ハードマスク１３のエッチング量が１０ｎｍ程度となっている。
第１の時間Ｔ１は、ハードマスク１３の表面に形成された表面層１７がエッチングされるまでに要する時間であると考えられる。また、第２の時間Ｔ２は、金属配線１１の表面に形成された表面層１９がエッチングされるまでに要する時間であると考えられる。以下では、第１の時間Ｔ１および第２の時間Ｔ２を、エッチング開始待ち時間と記載する場合がある。
ここで、ハードマスク１３および金属配線１１が露出した基板のエッチングが、第１の時間Ｔ１より長く、かつ、第２の時間Ｔ２のより短い時間、実行された場合、ハードマスク１３および金属配線１１のうち、ハードマスク１３のみをエッチングすることができる。
しかし、図７の結果を参照すると、第１の時間Ｔ１より長く、かつ、第２の時間Ｔ２のより短い時間実行されたエッチングでハードマスク１３のみをエッチングするためには、ハードマスク１３を１５０ｎｍ程度までしかエッチングできない。シリコン含有膜１２に形成されるホールまたはトレンチのアスペクト比が大きくなると、ハードマスク１３の膜厚を大きくする必要がある。そのため、シリコン含有膜１２のエッチングが終了した時点で、シリコン含有膜１２上に１５０ｎｍ以上の膜厚のハードマスク１３が残存する場合がある。その場合には、第１の時間Ｔ１より長く、かつ、第２の時間Ｔ２のより短い時間のエッチングでは、残存したハードマスク１３を完全に除去することは難しい。
そこで、第１の時間Ｔ１より長く、かつ、第２の時間Ｔ２のより短い時間のエッチングを複数回実行することでハードマスク１３を完全に除去することが考えられる。しかし、単に、第１の時間Ｔ１より長く、かつ、第２の時間Ｔ２のより短い時間のエッチングを複数回実行しただけでは、２回目以降のエッチングでは、ハードマスク１３の表面層１７および金属配線１１の表面層１９が形成されない。そのため、２回目以降のエッチングでは、ハードマスク１３および金属配線１１の双方のエッチングが直ちに開始されると考えられる。これにより、金属配線１１のエッチング量を抑制しつつ、ハードマスク１３を除去することが難しい。
そこで、本実施形態では、第１の時間Ｔ１より長く、かつ、第２の時間Ｔ２のより短い時間のエッチングが行われた後に、ハードマスク１３および金属配線１１の表面を改質する。これにより、ハードマスク１３の表面に再び表面層１７’が形成され、金属配線１１の表面に再び表面層１９’が形成される。これにより、ハードマスク１３と金属配線１１のエッチング開始待ち時間が復活する。
ここで、１０秒間のエッチングが行われた後に、改質を行い、再び１０秒間のエッチングが行われた場合のハードマスク１３および金属配線１１のエッチング量の測定結果は、例えば下記の表１のようになる。下記の表１には、シリコン含有膜１２に含まれる可能性のあるＳｉＮ、ＳｉＣＮ、およびＳｉＯ2のエッチング量の測定結果も併せて示されている。なお、表１において、１ｎｍ未満のエッチング量は、測定不能であるため、Ｎ．Ａと表記されている。
Figure 0007413542000001
１０秒間のエッチングが２回行われた場合、改質の処理が行われなければ、２０秒間連続してエッチングが行われた場合と同じエッチング量となると考えられる。２０秒間連続してエッチングが行われた場合、金属配線１１のエッチング量は、例えば図７に示されるように、１０ｎｍ程度になると考えられる。しかし、表１の結果を参照すると、タングステンである金属配線１１のエッチング量が１ｎｍ未満（Ｎ．Ａ．）であるため、改質の処理により、金属配線１１の表面に表面層１９’が形成されたと考えられる。
また、２０秒間連続してエッチングが行われた場合、ハードマスク１３のエッチング量は、例えば図７に示されるように、１７０ｎｍ以上になると考えられる。しかし、表１の結果を参照すると、タングステンシリサイドであるハードマスク１３のエッチング量は３２ｎｍである。これは、改質の処理により、ハードマスク１３の表面に表面層１７’が形成され、再び第１の時間Ｔ１と同程度のエッチング開始待ち時間が発生したためと考えられる。また、改質の処理により、シリコン含有膜１２の表面にも表面層１８’が形成されると考えられる。
なお、図７を参照すると、１０秒間のエッチングが行われた場合、ハードマスク１３のエッチング量は、約２０ｎｍ程度である。ここで、改質の処理によって形成された表面層１７’のエッチングのされ易さが、表面層１７と同程度であるとすれば、２回のエッチングによって、ハードマスク１３のエッチング量は約４０ｎｍ程度になると考えられる。しかし、表１の実験結果では、ハードマスク１３のエッチング量は、３２ｎｍであった。これは、改質の処理によって形成された表面層１７’が、表面層１７よりもエッチングのされ難い膜であるためと考えられる。
ここで、シリコン含有膜１２に形成されたホールまたはトレンチ内に犠牲膜が埋め込まれ、ハードマスク１３が除去された後に犠牲膜が除去される場合、これらの処理を行うための装置が複数必要になる。例えば、ホールまたはトレンチ内に犠牲膜を埋め込む処理を行う装置と、ハードマスク１３が除去された後に犠牲膜を除去する処理を行う装置とが必要になる。これにより、これらの装置を配置するスペースが必要になり、システム全体のフットプリントが大きくなってしまう。また、これらの装置間で基板Ｗを搬送する作業が必要となり、処理のスループットの向上が難しい。
これに対し、本実施形態では、シリコン含有膜１２に形成されたホールまたはトレンチ内に犠牲膜を埋め込む必要がないため、犠牲膜の埋め込みや除去を行うための装置を設ける必要がない。そのため、システム全体のフットプリントを削減することができる。また、犠牲膜の埋め込みや除去を行うための装置間で基板Ｗを搬送する作業が不要となり、処理のスループットを向上することができる。
［エッチングシステムの構成］
図８は、ステップＳ１２～Ｓ１６の処理を行うエッチングシステム１００の一例を示す概略図である。本実施形態におけるエッチングシステム１００は、エッチング装置２００－１、エッチング装置２００－２、エッチング装置２００－３、および熱処理装置３００を備える。エッチングシステム１００は、マルチチャンバータイプの真空処理システムである。エッチング装置２００－１、エッチング装置２００－２、およびエッチング装置２００－３は、同様の構成である。なお、以下では、エッチング装置２００－１、エッチング装置２００－２、およびエッチング装置２００－３のそれぞれを区別することなく総称する場合にエッチング装置２００と記載する。
それぞれのエッチング装置２００は、基板Ｗに対してエッチングと改質の処理を繰り返すことにより、ハードマスク１３を除去する。熱処理装置３００は、エッチング装置２００によってハードマスク１３が除去された基板Ｗを加熱することにより、エッチング装置２００の処理によって基板Ｗの表面に付着した腐食性のガスを除去する。
エッチング装置２００－１、エッチング装置２００－２、エッチング装置２００－３、および熱処理装置３００は、平面形状が七角形をなす真空搬送室１０１の４つの側壁にそれぞれゲートバルブＧを介して接続されている。真空搬送室１０１の他の３つの側壁には、３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。３つのロードロック室１０２のそれぞれは、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。
真空搬送室１０１内は、真空ポンプにより排気されて予め定められた真空度に保たれている。真空搬送室１０１内には、ロボットアーム等の搬送機構１０６が設けられている。搬送機構１０６は、それぞれのエッチング装置２００、熱処理装置３００、およびそれぞれのロードロック室１０２の間で基板Ｗを搬送する。搬送機構１０６は、独立に移動可能な２つのアーム１０７ａおよび１０７ｂを有する。
大気搬送室１０３の側面には、基板Ｗを収容するＦＯＵＰ（Front-Opening Unified Pod）等のキャリアＣを取り付けるための複数のポート１０５が設けられている。また、大気搬送室１０３の側壁には、基板Ｗのアライメントを行うためのアライメント室１０４が設けられている。また、大気搬送室１０３内には清浄空気のダウンフローが形成される。
大気搬送室１０３内には、ロボットアーム等の搬送機構１０８が設けられている。搬送機構１０８は、それぞれのキャリアＣ、それぞれのロードロック室１０２、およびアライメント室１０４の間で基板Ｗを搬送する。
制御回路１１０は、メモリ、プロセッサ、および入出力インターフェイスを有する。メモリには、プロセッサによって実行されるプログラム、および、各処理の条件を含むレシピ等が格納されている。プロセッサは、メモリから読み出したプログラムを実行し、メモリ内に記憶されたレシピに基づいて、入出力インターフェイスを介して、エッチングシステム１００の各部を制御する。
ステップＳ１１においてシリコン含有膜１２がエッチングされた基板Ｗは、キャリアＣ内に収容され、ポート１０５にセットされる。大気搬送室１０３内の搬送機構１０８は、キャリアＣから基板Ｗを取り出し、基板Ｗをアライメント室１０４に載置して基板Ｗの向きを調整する。そして、搬送機構１０８は、アライメント室１０４から基板Ｗを取り出していずれかのロードロック室１０２に搬入する。真空搬送室１０１内の搬送機構１０６は、ロードロック室１０２から基板Ｗを取り出し、いずれかのエッチング装置２００内に搬入する。基板Ｗが搬入されたエッチング装置２００は、基板Ｗのハードマスク１３をエッチングすることにより、基板Ｗからハードマスク１３を除去する。
ハードマスク１３が除去された基板Ｗは、搬送機構１０６によって熱処理装置３００内に搬入される。熱処理装置３００は、基板Ｗを加熱することにより、エッチングによって基板Ｗの表面に付着した腐食性のガスの粒子を除去する。
［エッチング装置の構成］
図９は、エッチング装置２００の一例を示す概略断面図である。エッチング装置２００は、チャンバ２０１を有する。チャンバ２０１内には、基板Ｗを載置する載置台２１０が設けられている。載置台２１０内には、載置台２１０に載置された基板Ｗの温度を制御するためのヒータ２１１が設けられている。ヒータ２１１の温度は、制御回路１１０によって制御される。
チャンバ２０１の底部には、排気管２０２を介してＡＰＣ（Automatic Pressure Control）バルブ２０３および排気装置２０４が接続されている。排気装置２０４は、チャンバ２０１内のガスを排気する。ＡＰＣバルブ２０３は、チャンバ２０１内の圧力を予め定められた圧力に制御する。ＡＰＣバルブ２０３および排気装置２０４は、制御回路１１０によって制御される。
チャンバ２０１の側壁には、真空搬送室１０１に連通する開口２０５が形成されている。開口２０５は、ゲートバルブＧによって開閉される。
チャンバ２０１の上部には、チャンバ２０１内にガスを供給するためのガス供給管２２３が設けられている。ガス供給管２２３には、ガス供給部２２０が接続されている。ガス供給部２２０は、ガス供給源２２０ａ、ガス供給源２２０ｂ、流量制御器２２１ａ、流量制御器２２１ｂ、バルブ２２２ａ、およびバルブ２２２ｂを有する。ガス供給部２２０は、制御回路１１０によって制御される。
ガス供給管２２３には、バルブ２２２ａおよび流量制御器２２１ａを介してガス供給源２２０ａが接続されている。また、ガス供給管２２３には、バルブ２２２ｂおよび流量制御器２２１ｂを介してガス供給源２２０ｂが接続されている。
ガス供給源２２０ａは、フッ素含有ガスの供給源である。本実施形態において、フッ素含有ガスは、例えばＣｌＦ3ガスである。ガス供給源２２０ｂは、希釈ガスの供給源である。実施形態において、希釈ガスは、改質ガスとしても用いられる。本実施形態において、希ガスは、例えばアルゴンガスである。
流量制御器２２１ａは、ガス供給源２２０ａから供給されたガスの流量を制御し、流量が制御されたガスを、バルブ２２２ａおよびガス供給管２２３を介してチャンバ２０１内に供給する。流量制御器２２１ｂは、ガス供給源２２０ｂから供給されたガスの流量を制御し、流量が制御されたガスを、バルブ２２２ｂおよびガス供給管２２３を介してチャンバ２０１内に供給する。
以上、実施形態について説明した。上記したように、本実施形態におけるエッチング方法は、準備工程と、除去工程とを含む。準備工程では、金属配線１１、金属配線１１上に積層されたシリコン含有膜１２、および、シリコン含有膜１２上に積層されたハードマスク１３を有する基板Ｗであって、パターンが形成されたハードマスク１３をマスクとして、金属配線１１が露出するまでシリコン含有膜１２がエッチングされた基板Ｗが準備される。除去工程では、フッ素含有ガスを用いて、ハードマスク１３が除去される。また、除去工程は、フッ素含有ガスの供給が開始されてからハードマスク１３のエッチングが始まるまでの第１の時間Ｔ１より長く、かつ、フッ素含有ガスの供給が開始されてから金属配線１１のエッチングが始まるまでの第２の時間Ｔ２より短い時間、実行される。これにより、ハードマスク１３を除去するための工程に含まれる作業を削減することができる。
また、上記した実施形態におけるエッチング方法には、除去工程の後に、基板Ｗに改質ガスを供給することにより、金属配線１１の表面およびハードマスク１３の表面を改質する改質工程がさらに含まれる。また、改質工程の後に、除去工程がさらに実行される。ハードマスク１３を除去するための工程に含まれる作業を削減することができる。
また、上記した実施形態において、改質工程および除去工程がこの順番で１回以上繰り返される。これにより、金属配線１１へのダメージを抑えつつ、ハードマスク１３を除去することができる。
また、上記した実施形態において、改質ガスは、希ガス、窒素ガス、酸素ガス、水蒸気、水素ガス、または一酸化炭素ガスである。これにより、ハードマスク１３のエッチングの後に、ハードマスク１３の表面に表面層１７’を形成することができ、金属配線１１の表面に表面層１９’を形成することができる。これにより、金属配線１１へのダメージを抑えつつ、ハードマスク１３を除去することができる。
また、上記した実施形態において、ハードマスク１３は、金属配線１１に含まれる金属と同一種類の金属を含有する。本実施形態において、金属配線１１およびハードマスク１３には、タングステンが含まれる。このような構成のハードマスク１３および金属配線１１においても、金属配線１１へのダメージを抑えつつ、ハードマスク１３を除去することができる。
また、上記した実施形態において、フッ素含有ガスには、ＣｌＦ3ガス、Ｆ2ガス、ＳＦ6ガス、またはＩＦ7ガスの少なくともいずれかが含まれる。これにより、ハードマスク１３を除去することができる。
また、上記した実施形態において、シリコン含有膜１２は、シリコン窒化膜、炭素含有シリコン窒化膜、またはシリコン酸化膜である。これにより、金属配線１１およびシリコン含有膜１２へのダメージを抑えつつ、ハードマスク１３を除去することができる。
また、上記した実施形態におけるエッチング装置２００は、チャンバ２０１、ガス供給部２２０と、制御回路１１０とを備える。チャンバ２０１は、金属配線１１、金属配線１１上に積層されたシリコン含有膜１２、および、シリコン含有膜１２上に積層されたハードマスク１３を有する基板Ｗが収容される。ハードマスク１３には、パターンが形成されたハードマスク１３をマスクとして、金属配線１１が露出するまでシリコン含有膜１２がエッチングされた基板Ｗが収容される。ガス供給部２２０は、チャンバ２０１内にフッ素含有ガスを供給する。制御回路１１０は、基板Ｗが収容されたチャンバ２０１内にフッ素含有ガスを供給するようにガス供給部２２０を制御することにより、ハードマスク１３を除去する除去工程を実行する。除去工程は、フッ素含有ガスの供給を開始してからハードマスク１３のエッチングが始まるまでの第１の時間Ｔ１より長く、かつ、フッ素含有ガスの供給を開始してから金属配線１１のエッチングが始まるまでの第２の時間Ｔ２より短い時間、実行される。これにより、ハードマスク１３を除去するための工程に含まれる作業を削減することができる。
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態では、ステップＳ１２によるハードマスク１３のエッチングの処理の後に、ステップＳ１３およびＳ１４の処理がそれぞれ少なくとも１回実行される。しかし、開示の技術はこれに限られない。例えば、ステップＳ１２の処理によって、ハードマスク１３の除去が可能であれば、ステップＳ１３～Ｓ１５の処理は実行されなくてもよい。
また、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｃ キャリア
Ｇ ゲートバルブ
Ｗ 基板
１０ 基材
１１ 金属配線
１２ シリコン含有膜
１３ ハードマスク
１５ マスク
１６ レジスト
１７ 表面層
１８ 表面層
１９ 表面層
１００ エッチングシステム
１０１ 真空搬送室
１０２ ロードロック室
１０３ 大気搬送室
１０４ アライメント室
１０５ ポート
１０６ 搬送機構
１０７ アーム
１０８ 搬送機構
１１０ 制御回路
２００ エッチング装置
２０１ チャンバ
２０２ 排気管
２０３ ＡＰＣバルブ
２０４ 排気装置
２０５ 開口
２１０ 載置台
２１１ ヒータ
２２０ ガス供給部
２２０ａ ガス供給源
２２０ｂ ガス供給源
２２１ 流量制御器
２２２ バルブ
２２３ ガス供給管
３００ 熱処理装置

Claims (8)

  1. 第１の膜、前記第１の膜上に積層された第２の膜、および、前記第２の膜上に積層されたハードマスクを有する基板であって、パターンが形成された前記ハードマスクをマスクとして、前記第１の膜が露出するまで前記第２の膜がエッチングされた基板を準備する工程と、
    フッ素含有ガスを用いて、前記ハードマスクを除去する除去工程と
    を含み、
    前記除去工程は、
    前記フッ素含有ガスの供給を開始してから前記ハードマスクのエッチングが始まるまでの第１の時間より長く、かつ、前記フッ素含有ガスの供給を開始してから前記第１の膜のエッチングが始まるまでの第２の時間より短い時間、実行され、
    前記ハードマスクは、前記第１の膜に含まれる金属と同一種類の金属を含有する金属化合物であるエッチング方法。
  2. 前記除去工程の後に、前記基板に改質ガスを供給することにより、前記第１の膜および前記ハードマスクの表面を改質する改質工程をさらに含み、
    前記改質工程の後に、前記除去工程がさらに実行される請求項１に記載のエッチング方法。
  3. 前記改質工程および前記除去工程がこの順番で１回以上繰り返される請求項２に記載のエッチング方法。
  4. 前記改質ガスは、希ガス、窒素ガス、酸素ガス、水蒸気、水素ガス、または一酸化炭素ガスである請求項２または３に記載のエッチング方法。
  5. 前記金属は、タングステンである請求項１から４のいずれか一項に記載のエッチング方法。
  6. 前記フッ素含有ガスには、ＣｌＦ3ガス、Ｆ2ガス、ＳＦ6ガス、またはＩＦ7ガスの少なくともいずれかが含まれる請求項１から５のいずれか一項に記載のエッチング方法。
  7. 前記第２の膜は、シリコン窒化膜、炭素含有シリコン窒化膜、またはシリコン酸化膜である請求項１から６のいずれか一項に記載のエッチング方法。
  8. 第１の膜、前記第１の膜上に積層された第２の膜、および、前記第２の膜上に積層されたハードマスクを有する基板が収容されるチャンバと、
    前記チャンバ内にフッ素含有ガスを供給するガス供給部と、
    前記ガス供給部を制御する制御回路と
    を備え、
    前記チャンバ内には、パターンが形成された前記ハードマスクをマスクとして、前記第１の膜が露出するまで前記第２の膜がエッチングされた前記基板が収容され、
    前記制御回路は、前記基板が収容された前記チャンバ内に前記フッ素含有ガスを供給するように前記ガス供給部を制御することにより、前記ハードマスクを除去する除去工程を実行し、
    前記除去工程は、
    前記フッ素含有ガスの供給を開始してから前記ハードマスクのエッチングが始まるまでの第１の時間より長く、かつ、前記フッ素含有ガスの供給を開始してから前記第１の膜のエッチングが始まるまでの第２の時間より短い時間、実行され、
    前記ハードマスクは、前記第１の膜に含まれる金属と同一種類の金属を含有する金属化合物であるエッチング装置。
JP2022537902A 2020-07-20 2021-07-06 エッチング方法およびエッチング装置 Active JP7413542B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020123868 2020-07-20
JP2020123868 2020-07-20
PCT/JP2021/025391 WO2022019103A1 (ja) 2020-07-20 2021-07-06 エッチング方法およびエッチング装置

Publications (2)

Publication Number Publication Date
JPWO2022019103A1 JPWO2022019103A1 (ja) 2022-01-27
JP7413542B2 true JP7413542B2 (ja) 2024-01-15

Family

ID=79729315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022537902A Active JP7413542B2 (ja) 2020-07-20 2021-07-06 エッチング方法およびエッチング装置

Country Status (5)

Country Link
US (1) US20230178378A1 (ja)
JP (1) JP7413542B2 (ja)
KR (1) KR20230040358A (ja)
TW (1) TW202205429A (ja)
WO (1) WO2022019103A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133293A (ja) 2001-10-30 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2006024730A (ja) 2004-07-08 2006-01-26 Sony Corp 半導体装置の製造方法
JP2006286775A (ja) 2005-03-31 2006-10-19 Tokyo Electron Ltd エッチング方法
JP2014236055A (ja) 2013-05-31 2014-12-15 東京エレクトロン株式会社 エッチング方法
JP2018120924A (ja) 2017-01-24 2018-08-02 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293365B2 (en) 2014-03-27 2016-03-22 Globalfoundries Inc. Hardmask removal for copper interconnects with tungsten contacts by chemical mechanical polishing
KR102272778B1 (ko) 2016-11-07 2021-07-02 도쿄엘렉트론가부시키가이샤 하드 마스크 및 하드 마스크를 제조하는 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133293A (ja) 2001-10-30 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2006024730A (ja) 2004-07-08 2006-01-26 Sony Corp 半導体装置の製造方法
JP2006286775A (ja) 2005-03-31 2006-10-19 Tokyo Electron Ltd エッチング方法
JP2014236055A (ja) 2013-05-31 2014-12-15 東京エレクトロン株式会社 エッチング方法
JP2018120924A (ja) 2017-01-24 2018-08-02 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法

Also Published As

Publication number Publication date
US20230178378A1 (en) 2023-06-08
JPWO2022019103A1 (ja) 2022-01-27
TW202205429A (zh) 2022-02-01
WO2022019103A1 (ja) 2022-01-27
KR20230040358A (ko) 2023-03-22

Similar Documents

Publication Publication Date Title
JP4968861B2 (ja) 基板のエッチング方法及びシステム
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
US20060032833A1 (en) Encapsulation of post-etch halogenic residue
KR102441239B1 (ko) 에칭 방법
CN112424916B (zh) 半导体装置的制造方法、基板处理装置和记录介质
TWI328836B (ja)
KR101707295B1 (ko) 산화물 에칭 방법
JP2020053448A (ja) エッチング方法、エッチング装置、および記憶媒体
KR100869865B1 (ko) 기판 처리 방법 및 기판 처리 장치
CN108231555B (zh) 蚀刻方法和基板处理系统
EP1928011A2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
KR102149082B1 (ko) 실리콘 산화막을 제거하는 방법
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
WO2018220973A1 (ja) エッチング方法
JP7413542B2 (ja) エッチング方法およびエッチング装置
KR102361907B1 (ko) 성막 방법 및 기판 처리 시스템
TW202407841A (zh) 作為由下而上間隙填充中之底部襯墊之pvd金屬之梯度氧化及蝕刻
JP3199945B2 (ja) 半導体装置の製造方法およびその製造装置
US11404282B2 (en) Method of etching film and plasma processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231227

R150 Certificate of patent or registration of utility model

Ref document number: 7413542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150