TW202407841A - 作為由下而上間隙填充中之底部襯墊之pvd金屬之梯度氧化及蝕刻 - Google Patents

作為由下而上間隙填充中之底部襯墊之pvd金屬之梯度氧化及蝕刻 Download PDF

Info

Publication number
TW202407841A
TW202407841A TW112114049A TW112114049A TW202407841A TW 202407841 A TW202407841 A TW 202407841A TW 112114049 A TW112114049 A TW 112114049A TW 112114049 A TW112114049 A TW 112114049A TW 202407841 A TW202407841 A TW 202407841A
Authority
TW
Taiwan
Prior art keywords
substrate
features
layer
seed layer
molybdenum
Prior art date
Application number
TW112114049A
Other languages
English (en)
Inventor
許智勛
岳詩雨
蔚 雷
徐翼
呂疆
雨 雷
子逸 熊
宗翰 楊
亓智敏
張愛西
張潔
立其 吳
汪榮軍
陳世忠
吳孟珊
王俊傑
安娜瑪萊 雷克須瑪南
楊逸雄
先敏 唐
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202407841A publication Critical patent/TW202407841A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一種用於半導體元件中的間隙填充的方法及設備。該方法包括在基板的暴露表面上形成金屬種晶層，其中基板具有在基板的頂表面中形成的溝槽或通孔形式的特徵，該等特徵具有側壁及在側壁之間延伸的底表面。執行梯度氧化製程以氧化金屬種晶層的暴露部分，從而形成金屬氧化物，其中梯度氧化製程優先氧化基板的場區域而非特徵底表面。回蝕製程移除或減少種晶層的氧化部分。金屬間隙填充製程用間隙填充材料填充或部分填充特徵。

Description

作為由下而上間隙填充中之底部襯墊之PVD金屬之梯度氧化及蝕刻
本揭示案的實施例係關於形成薄膜的方法及設備。更具體而言，本揭示案係關於用於半導體元件中金屬間隙填充的方法及裝置。
微電子元件的製造通常涉及複雜的製程序列，需要在半導電、介電及導電基板上執行數百個單獨的製程。該等製程的實例包括氧化、擴散、離子佈植、薄膜沉積、清洗、蝕刻、光微影及其他操作。每一操作都很費時及昂貴。
隨著微電子元件的關鍵尺寸不斷減小，基板上該等元件的設計及製造變得越來越複雜。關鍵尺寸及製程均勻性的控制變得越來越重要。用於製造微電子元件的複雜多層堆疊涉及對厚度、粗糙度、應力、密度及潛在缺陷的關鍵尺寸進行精確製程監控。用於形成元件的製程配方具有多個漸進製程，以確保保持關鍵尺寸。一般而言，每個漸進製程可利用一或多個處理室，此增加了用於漸進形成元件的額外時間，並且亦增加了形成缺陷的機會。因此，每種製程都增加了整體製造成本及成品微電子元件的缺陷風險。
此外，隨著該等裝置的關鍵尺寸縮小，往日的製造技術遇到了新的障礙。例如，當襯墊及/或種晶層準備生長金屬間隙填充物時，襯墊及/或種晶層可能仍然存在於間隙的側面，從而有可能導致填充材料在底部完全填充之前封閉間隙。用於從間隙的側面及頂表面移除種晶層的習知方法還會導致移除間隙底部原本用於為填充材料提供種晶的種晶層。
至少出於前述原因，持續需要改進的間隙填充製造方法
本揭示案係關於形成薄膜的方法及設備。更特定而言，本揭示案係關於用於填充基板上的特徵的方法及設備。
在一個實例中，提供了一種填充基板上特徵的方法。該方法包括在基板的暴露表面上形成金屬種晶層，其中基板具有在基板的頂表面中形成的溝槽或通孔形式的特徵，該等特徵具有側壁及在側壁之間延伸的底表面。執行梯度氧化製程以氧化金屬種晶層的暴露部分，從而形成金屬氧化物，其中梯度氧化製程優先氧化基板的場區域而非特徵底表面。回蝕製程移除或減少種晶層的氧化部分。金屬間隙填充製程用間隙填充材料填充或部分填充特徵。
在另一個實例中，提供了另一種填充基板上特徵的方法。該方法包括在基板的暴露表面上沉積含鉬層，其中基板包括形成在基板頂表面中的複數個特徵，該複數個特徵中的每一個具有側壁表面及底表面，且沉積的含鉬層形成在基板的頂表面上及該複數個特徵的側壁表面及底表面上。基板的暴露表面暴露於梯度氧化製程，其中梯度氧化製程形成含鉬的氧化區域。氧化區域優先蝕刻沉積的含鉬層，其中在優先蝕刻氧化區域之後，沉積的含鉬層的第一部分保留在複數個特徵的每一個的底表面上，沉積的含鉬層的第二部分保留在複數個特徵的每一個的側壁表面上。用第二鉬層填充特徵，其中用第二鉬層填充特徵包括在每個特徵中從側壁表面上的沉積含鉬層的第二部分及底表面上的沉積含鉬層的第一部分生長第二鉬層。
在又一實例中，提供了另一種用於填充基板上的特徵的叢集工具。該叢集工具包括流體耦接到第一處理室的處理區域的氧源，其中該氧源被配置為將含氧氣體輸送到該處理區域。該叢集工具具有第一流量控制閥，其被配置為控制從氧源提供到處理區域的含氧氣體的流量；蝕刻氣體源，其流體耦接到第一處理室的處理區域，其中蝕刻氣體源被配置為將蝕刻氣體輸送到處理區域；第三流量控制閥，其被配置為控制從蝕刻氣體源提供到處理區域的蝕刻氣體的流量；電感耦合電漿源，其被配置為在處理區域中產生電漿，其中電漿包括含氧氣體；及控制器。控制器被配置成在基板的暴露表面上形成金屬種晶層，其中基板具有在基板的頂表面中形成的溝槽或通孔形式的特徵，該等特徵具有側壁及在側壁之間延伸的底表面。控制器被進一步配置為執行梯度氧化製程以氧化金屬種晶層的暴露部分，從而形成金屬氧化物，其中梯度氧化製程優先氧化基板的場區域而非特徵底表面。控制器執行回蝕製程以移除或減少種晶層的氧化部分，並執行鉬間隙填充製程以用間隙填充材料填充或部分填充特徵。
在以上發明內容、實施方式、以下專利申請範圍及附圖中，參考了本揭示案的特定特徵（包括方法操作）。應當理解，本說明書中的揭示內容包括該等特定特徵的所有可能的組合。例如，如果在本说明的特定方面或实施的上下文中披露了某个特定特征或要求，那么该特征也可以在本说明的其他特定方面和实施的组合和/或上下文中使用，以及在本说明中总体上使用。例如，如果本揭示案的特定態樣或實施方式或特定請求項的上下文中揭示了特定特徵，則該特徵亦可能與本揭示案的其他特定態樣及實施方式結合，及/或在本揭示案的其他特定態樣及實施方式的上下文中使用，且在大體在本揭示案中使用。
此處使用的術語「包括」及其語法等同物是指其他部件、成分、操作等視情況出現。例如，「包含」（或「其包含」）部件A、B及C的製品可由（即僅包含）部件A、B及C組成，或者不可僅包含部件A、B及C，而是亦可包含一或多種其他部件。
當本文提及包含兩個或多個規定操作的方法時，規定操作可按任何順序或同時進行（除非上下文排除了該可能性），且該方法可包括在任何規定操作之前、兩個規定操作之間或所有規定操作之後執行的一或多個其他操作（除非上下文排除了該可能性）。
本揭示案的實施例係關於填充基板上特徵的方法及設備。例如，該方法可對物理氣相沉積(physical vapor deposition; PVD)金屬執行高選擇性梯度氧化及蝕刻，使其在自下而上的間隙填充中成為底部種晶層。金屬間隙填充製程可用於沉積不同的金屬，如鎢(W)、鉬(Mo)、釕(Ru)及其他金屬。本揭示案包含單獨的製程序列，包括金屬氧化（例如WO x、MoO x）製程及金屬氧化物的選擇性移除製程。
PVD金屬沉積通常會在通孔（或溝槽）周圍的區域形成較厚的膜，並在通孔底部形成較薄的膜。氧化及蝕刻梯度製程選擇性地移除場金屬。安置在通孔周圍的場中的金屬以比安置在通孔底部的金屬快7倍的速度被「選擇性」氧化。選擇性氧化允許隨後的蝕刻製程移除場金屬氧化物，同時留下較小底部金屬層作為金屬填充物的種晶。相對於底部（未氧化的）金屬，對場中氧化金屬的蝕刻移除具有非常高的選擇性，此導致在通孔底部保留薄的金屬種晶層。氧化製程使用具有低功率、低O 2流量及高溫反應的電感耦合(ICP)氧(O 2)電漿，該電漿在低離子能量下產生高離子比，此提高了優先氧化場中的金屬而非通孔底部的金屬的選擇性。使用此種方法，可完全移除場金屬，同時在結構的底部留下高品質的金屬種晶層，用於進行無縫的自下而上的間隙填充。
可根據本文提供的教導進行適當修改的處理系統的實例包括整合處理系統，或可從位於加利福尼亞州聖克拉拉的應用材料公司購得的其他合適的處理系統。可設想，其他處理系統（包括來自其他製造商的系統）亦可適用於受益於本文描述的態樣。
第1圖示出了示例性多腔室處理系統100或叢集工具的示意性俯視圖，其可用於根據本揭示案的實施方式完成PVD金屬的梯度氧化及蝕刻。處理系統100包括耦接到第一移送室104的複數個處理室102。第一移送室104亦耦接至第一對貫通室106。第一移送室104具有居中安置的移送機器人（未示出），用於在貫通室106與處理室102之間移送基板。貫通室106耦接到第二移送室110，第二移送室110耦接到被配置為執行預清潔製程的處理室114及被配置為執行PVD沉積製程的處理室116，或者可選地，磊晶生長製程或原子沉積室。第二移送室110具有居中安置的移送機器人（未示出），用於在一組裝載閘腔室112與處理室114或處理室116之間移送基板。工廠介面120經由裝載閘腔室112連接到第二移送室110。工廠介面120耦接至裝載閘腔室112相對側的一或多個晶匣130。晶匣130可為前開式統一晶匣(front opening unified pod; FOUP)或用於儲存及運輸基板的類似裝置。
在各種操作之前，可首先將基板從其中一個晶匣130轉移至處理室114，在處理室114中進行預清潔製程以移除污染物，如要在基板上形成的電晶體的源極/汲極區的暴露表面上的碳或氧化物污染物。
隨後將基板轉移至處理室102中一或多者。在一些實施方式中，處理室102可在基板的介電材料層中蝕刻通孔或溝槽。在一些實施方式中，將基板提供給不屬於處理系統100一部分的蝕刻室，以執行溝槽形成製程。在其他操作中，基板具有在其中形成的溝槽。一旦在介電材料中形成溝槽，基板被轉移到處理室114進行清洗。
隨後將基板轉移至處理室116及/或至少一個處理室102，在此進行一或多項操作。例如，基板被轉移到處理室102中的一個，在該腔室中進行金屬沉積操作以形成種晶層。金屬可在任何合適的腔室中沉積，如PVD室、原子層沉積(atomic layer deposition; ALD)室、磊晶(epitaxial; EPI)室或其他合適的腔室。
沉積種晶層後，可將基板轉移至其中一個處理室102，在此腔室中可執行梯度氧化操作。梯度氧化可在電感耦合電漿(inductively coupled plasma; ICP)反應器或其他合適的電漿處理室中執行。梯度氧化操作被配置成氧化形成在基板上的金屬層的不需要的部分。例如，在溝槽或通孔的底部及側壁中形成的金屬可與安置在基板的場區域（即頂側）上的金屬一起被氧化。
將基板轉移至其中一個處理室102，在此腔室中執行蝕刻操作，以選擇性移除沉積金屬層的氧化部分。例如，蝕刻操作可在蝕刻室中進行。或者，蝕刻操作可在執行了梯度氧化的ICP反應器中進行。
蝕刻操作後，沉積金屬層中的一部分（例如，種晶材料）將沿通孔或溝槽的底表面保留。在一些實施例中，種晶材料可另外沿著特徵的側壁存在。隨後，基板可被轉移到處理室102或116之一，在該腔室中執行間隙填充操作。間隙填充操作可在CVD室、ALD室或其他合適的腔室中進行。例如，處理室102或116可沉積金屬，如鎢(W)、鉬(Mo)、釕(Ru)或生長在安置於溝槽或特徵底部上的種晶層上的其他合適的材料，用於形成微電子元件的一部分。
系統控制器180耦接至處理系統100，用於控制處理系統100或其部件。例如，系統控制器180可使用處理系統100的處理室102、104、106、110、112、114、116、120、130的直接控制或者藉由控制與處理室102、104、106、110、112、114、116、120、130、160相關聯的控制器來控制處理系統100的操作。在操作中，系統控制器180使得來自各個腔室的資料收集及回饋能夠協調處理系統100的執行。
系統控制器180大體包括中央處理單元(central processing unit; CPU) 182、記憶體184及支援電路186。CPU 182可為可在工業環境中使用的任何形式的通用處理器中的一種。記憶體184、非暫時性電腦可讀媒體或機器可讀儲存裝置可由CPU 182存取，且可為記憶體中一或多者，如隨機存取記憶體(random access memory; RAM)、唯讀記憶體(read only memory; ROM)、軟碟、硬碟或任何其他形式的本端或遠端數位記憶體。支援電路186耦接到CPU 182，且可包括快取記憶體、時鐘電路、輸入/輸出子系統、電源等。本揭示案中揭示的各種實施方式大體可在CPU 182的控制下藉由執行儲存在記憶體184（或特定處理室的記憶體）中的電腦指令碼來實現，例如作為電腦程式產品或軟體常式來實現。即，電腦程式產品有形地包含在記憶體184（或非暫時性電腦可讀媒體或機器可讀儲存裝置）上。當CPU 182執行電腦指令代碼時，CPU 182控制腔室以根據各種實施方式執行操作。
系統控制器180配置為執行儲存在記憶體184中的方法，如方法300（如下所述）。
在一些實施例中，第一處理室102包括流體耦接到第一處理室102的處理區域140的氧源132，其中氧源132經配置以將含氧氣體輸送到處理區域140。第一處理室102可進一步包括第一流量控制閥133，其被配置為控制從氧源132提供到處理區域140的含氧氣體的流量。第一處理室102可進一步包括蝕刻氣體源136，其流體耦接到第一處理室102的處理區域140，其中蝕刻氣體源136被配置為將蝕刻氣體輸送到處理區域140。第一處理室102可進一步包括第三流量控制閥137，其被配置為控制從蝕刻氣體源136提供到處理區域140的蝕刻氣體的流量。第一處理室102可進一步包括電感耦合電漿源138，其被配置為在處理區域140中產生電漿，其中電漿包括含氫氣體及含氧氣體。
在一些實施例中，系統控制器180經配置以控制第一流量控制閥133，使得一定量的含氧氣體提供到安置於第一處理室102的處理區域140中的基板的表面。含氧氣體優先氧化安置在基板中形成的特徵的場區域及側壁上的一或多個含金屬層。系統控制器180額外被配置成控制第三流量控制閥137，使得提供給基板表面的一定量的蝕刻氣體優先蝕刻安置在場區域上的一或多個含金屬層的氧化部分及在基板中形成的特徵的側壁。
將一起論述第2A至2F圖及第3圖。第2A至2E圖示出了用於半導體元件的元件結構的一些實施例在不同製造階段的橫截面圖，其被提供用於示出第3圖的方法300。方法300可用於用間隙填充金屬填充各種特徵，例如溝槽或通孔。儘管相對於方法300描述了第2A至2E圖，但是應當理解，第2A至2E圖中揭示的結構不限於方法300，而是可作為獨立於方法300的結構存在。類似地，儘管方法300是相對於第2A至2E圖描述的，但是應該理解，方法300不限於第2A至2E圖中揭示的結構，而是可獨立於第2A至2E圖中揭示的結構。
為清晰起見，後文的圖式中省略了說明後續階段的一些元件符號。當論述在後文的圖式中調用彼等示出的特徵時，可從前文的圖中收集元件符號。例如，可從第2A圖中揭示的某些特徵省去第2B圖中的元件符號。
方法300始於操作310，此處提供其中於頂表面中形成有溝槽或通孔的基板。基板可為本文描述的元件基板或半導體基板。第2A圖示出了根據一些實施例，在對應於操作310的製造中間階段期間的半導體元件結構200的橫截面圖。半導體元件結構200包括其上形成有介電層220的主體210。
半導體元件結構200的主體210可為或包括整塊半導體基板、絕緣體上半導體(semiconductor-on-insulator; SOI)基板等，其可經摻雜（例如，用p型摻雜劑或n型摻雜劑）或未摻雜。在一些實施例中，主體210的半導體材料可包括元素半導體，例如矽(Si)或鍺(Ge)；化合物半導體，包括例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括例如SiGe、GaAsP、AllnAs、GalnAs、GalnP及/或GalnAsP；上述各者的組合等。主體210可包括額外的材料，例如矽化物層、金屬矽化物層、金屬層、介電層或上述各者的組合。
介電層220可包括多個層。介電層220包括頂表面229。在一些實施例中，介電層220是氧化矽、氮氧化矽、氮化矽或上述各者的組合。在一些實施例中，介電層220基本上由氧化矽組成。注意，前述描述符（例如，氧化矽）不應被解釋為揭示任何特定的化學計量比。因此，「氧化矽」等將被熟習此項技術者理解為基本上由矽及氧組成的材料，而沒有揭示任何具體的化學計量比。
介電層220圖案化有一或多個特徵222。在一些實施例中，特徵222可選自溝槽、通孔、孔或上述各者的組合。在特定實施例中，特徵222是通孔。
在操作320中，在一或多個特徵的表面上形成襯墊層225。PVD製程、ALD製程、磊晶製程或其他合適的沉積製程可形成襯墊層225。襯墊層225可由鈦矽（氮化物）或其他合適的材料形成。襯墊層225可形成在基板的暴露表面上。如第2A圖所示，襯墊層225安置在特徵222中並沿著介電層220的頂表面229。當特徵222是溝槽結構時，襯墊層225可安置在特徵222內部。或者，當特徵222是通孔時，襯墊層225可為可選的。襯墊層225可安置在包括上表面或場區域227的介電層220的頂表面229上。在下文的論述中，當沒有襯墊層225時，場區域227對應於介電層220的頂表面229。
襯墊層225可具有約1埃至約100埃的初始厚度，例如，約20埃至約50埃的初始厚度。在一些實施例中，襯墊層225可沿例如側壁表面223及/或底表面224不連續。可使用任何合適的金屬沉積製程來沉積襯墊層225。在一個實例中，PVD製程用於沉積襯墊層225。
特徵222具有從場區域227到底表面224測量的第一深度及在兩個側壁表面223之間限定的寬度。在一些實施例中，深度在約2奈米至200奈米、3奈米至200奈米、5奈米至100奈米、2奈米至100奈米或50奈米至100奈米的範圍內。在一些實施例中，寬度在約10奈米至100奈米、10奈米至20奈米、10奈米至50奈米或50奈米至100奈米的範圍內。在一些實施例中，特徵222的深寬比（深度/寬度）在約1:20、5:20、10:20或15:20的範圍內。
在一些實施例中，特徵222從場區域227向下延伸至主體210中。特徵222包括側壁表面223及在側壁表面223之間延伸的底表面224。當襯墊存在時，側壁表面223及底表面224由暴露的襯墊層225形成，而當襯墊層225不存在時，則在介電層220上形成。在一些實施例中，側壁表面223是錐形的。
在操作330中，在一或多個特徵的表面上，例如在襯墊層225的表面上，形成種晶層230。第2B圖示出了根據一些實施例，在對應於操作330的製造中間階段期間的半導體元件結構200的橫截面圖。種晶層230可形成在基板的暴露表面上，即，在特徵222的側壁表面223及底表面224上及在場區域227上。
種晶層230是一金屬材料，適合用作後續沉積金屬間隙填充物的種晶層。種晶層230可為鉬(Mo)或含鉬層、鎢(W)或含鎢層，或者釕(Ru)或含釕層。在一個實例中，種晶層230是鉬(Mo)或含鉬層。種晶層230可形成在一或多個特徵222的側壁表面223及底表面224上及在場區域227上。種晶層230可為共形層。可使用任何合適的沉積製程232來沉積種晶層230。在一個實例中，使用物理氣相沉積(physical vapor deposition; PVD)製程來沉積種晶層230。或者，可使用低溫低壓CVD製程來形成種晶層230。種晶層230可用於修復襯墊層中的任何損傷或不連續。在一個實例中，沉積製程232可循環並反覆3至5個循環。
種晶層230可在場區域227中產生懸垂部分234，其阻礙或阻擋一或多個特徵222的頂部開口。懸垂部分在特徵222的頂部將頂部開口的寬度從第一較大寬度減小到第二較窄寬度。
在操作340中，將晶種層暴露於梯度氧化製程。第2C圖示出了根據一些實施例，在對應於操作340的製造中間階段期間的半導體元件結構200的橫截面圖。梯度氧化製程氧化種晶層230的多個部分以形成氧化的種晶層240。
在一些實施例中，梯度氧化製程包括使用O 2電感耦合電漿(inductively coupled plasma; ICP)，其包括受限的氣流，以在暴露的金屬種晶層230（例如，Mo層）上產生缺氧反應模式。O 2ICP提供了具有高離子/自由基比的低功率O 2電漿，此增強了場氧化並在到達底表面224上的含鉬種晶層230之前使反應性物種失活。在該模式中，氧化場區域227及懸垂部分234被氧化，或者被更嚴重地氧化，此允許優先蝕刻氧化種晶層240的氧化區域，同時保持種晶層230沿著特徵222的底表面224。在一個實例中，種晶層230的氧化在場區域227處的選擇性是底表面224處的選擇性的七倍。因此，氧化種晶層240優先形成在場區域227中。在一個實例中，Mo種晶層230的梯度氧化導致MoO x氧化種晶層240的形成。
在一些實施例中，梯度氧化製程包括還原製程，隨後是氧化製程。在一些實施例中，梯度氧化製程包括氧化製程，而沒有還原製程。還原製程包括將基板暴露於還原氣體，例如氫氣。氧化製程包括將基板暴露於氧化氣體，例如氧氣。在一些實施例中，在還原製程期間，處理區域保持在小於約120毫托的壓力下，如在約50毫托至約110毫托的範圍內，在約60毫托至約100托的範圍內，或者例如在約70毫托至約90毫托的範圍內。將半導體元件結構200暴露於還原氣體包括使還原氣體以約200 sccm或更低的流速流入處理區域，如在約100 sccm至約170 sccm的範圍內，或在約120 sccm至約80 sccm的範圍內。將半導體元件結構200暴露於還原劑還可包括以約300 sccm或更低的流速，例如在從約100 sccm到約200 sccm的範圍內，或者在從約120 sccm到約150 sccm的範圍內，將載氣，例如諸如氬氣的惰性氣體流入處理區域。在還原製程期間，半導體元件結構200可保持在約攝氏450度或更低的溫度，例如在從約攝氏200度到約攝氏450度的範圍內，在從約攝氏250度到約攝氏400度的範圍內，或者例如在從約攝氏300度到約攝氏350度的範圍內。在還原製程中，施加2000瓦或更低的ICP電漿功率來維持電漿，該ICP電漿功率如在從約500瓦到1500瓦的範圍內，或者例如在從約850瓦到約1000瓦的範圍內。還原製程可執行60秒或更短的時間，如在從約10秒到約40秒的範圍內，或者例如在從約10秒到約30秒的範圍內。
在一些實施例中，在氧化製程期間，處理區域保持在小於約10毫托的壓力下，如約1毫托至約5毫托，或例如約1毫托至約2毫托的壓力下。將種晶層240暴露於氧化氣體包括使氧化氣體以約20 sccm或更低的流速流入處理區域，流速例如在約1 sccm至約10 sccm的範圍內，或在約1 sccm至約5 sccm的範圍內。將種晶層240暴露於還原劑可進一步包括以約100 sccm或更低的流速，例如在約50 sccm至約100 sccm的範圍內，或在約50 sccm至約100 sccm的範圍內，將載氣流入處理區域，例如諸如氬氣的惰性氣體。在氧化製程期間，半導體元件結構200可保持在約攝氏450度或更低的溫度，如在從約攝氏200度到約攝氏450度的範圍內，在從約攝氏250度到約攝氏400度的範圍內，或者例如在從約攝氏300度到約攝氏350度的範圍內。在氧化製程中，ICP電漿功率為300瓦或更低，如在從約100瓦到300瓦的範圍內，或者例如在從約180瓦到約210瓦的範圍內。氧化製程可執行60秒或更短的時間，如在約10秒至約40秒的範圍內，或者例如在約12秒至約30秒的範圍內。
在一些實施例中，在以下情況下執行氧化製程：約2毫托至約7毫托範圍內的壓力，約210瓦至約350瓦範圍內的ICP功率，氬氣以約900 sccm至約1000 sccm範圍內的流速進入處理區域，氧氣以從約5 sccm到約10 sccm範圍內的流速進入處理區域，溫度在從約攝氏300度到約攝氏400度的範圍內，持續時間從約90秒到約180秒。
在操作350中，氧化種晶層240暴露於回蝕製程。第2D圖示出了根據一些實施例，在對應於操作350的製造中間階段期間的半導體元件結構200的橫截面圖。回蝕製程選擇性地相對於種晶層230以氧化種晶層240為目標。
回蝕製程包括將蝕刻氣體及可選的惰性氣體流入處理區域。蝕刻氣體可包括含氯或含氟的氣體或其組合，其中蝕刻劑被選擇為對金屬氧化物（即氧化的種晶層240）具有反應性，而不對非氧化物金屬（即種晶層230）反應。在一些實施例中，在以下情況下執行回蝕製程：約5毫托至約20毫托範圍內的壓力，約300瓦至約400瓦範圍內的ICP功率，氬氣以約450 sccm至約500 sccm範圍內的流速進入處理區域，WF 6氣體以約5 sccm至約10 sccm範圍內的流速進入處理區域，溫度在約攝氏300度至約攝氏400度的範圍內，持續約15秒至約30秒的時間。
回蝕製程將氧化種晶層240暴露於蝕刻劑製程，以選擇性地移除氧化種晶層240，同時最少程度地移除下方種晶層230。梯度氧化製程及回蝕製程可為循環製程。例如，一個循環可包括梯度氧化製程，隨後是回蝕製程。梯度氧化及回蝕製程可反覆多個循環，足以將種晶層230的厚度從初始厚度減小到目標縮減厚度。例如，梯度氧化及回蝕製程可反覆兩到四個循環，例如兩個循環。可反覆操作340的梯度氧化製程及操作350的回蝕製程，直到含鉬層（例如，種晶層230）的厚度減小，如第2D圖所示，並完全從介電層220的場區域227移除。
在場區域上形成的含鉬層的厚度以比特徵222的側壁表面及底表面上形成的含鉬層的厚度更大的速率減小。此外，形成在側壁表面223上的含鉬晶種層230的厚度比形成在底表面224上的含鉬晶種層230的厚度以更大的速率減少。
梯度氧化製程（操作340）及回蝕製程（操作350）藉由從場區域227移除金屬，同時沿特徵222的側壁表面223及底表面224保留晶種金屬，在基本上抑制習知製程中出現的接縫及空隙的形成。因此，可實現基本無縫的金屬間隙填充。
在操作360中，用金屬材料填充一或多個特徵。第2E圖示出了根據一些實施例，在對應於操作360的製造中間階段期間的半導體元件結構200的橫截面圖。可在種晶層230上形成金屬以填充特徵222，從而形成間隙填充層250。可使用任何合適的金屬沉積製程來沉積間隙填充層250。間隙填充層250可藉由化學氣相沉積(chemical vapor deposition; CVD)間隙填充製程來沉積。間隙填充層250可部分或完全填充一或多個特徵。間隙填充層250由諸如鎢(W)、鉬(Mo)或釕(Ru)等金屬形成。在一個實例中，間隙填充層250由鉬(Mo)形成。
在一些實施例中，使用化學氣相沉積(chemical vapor deposition; CVD)製程形成間隙填充層250，該製程包括將含鉬前驅體氣體及還原劑同時流入（協流）處理區域，並將半導體元件結構200暴露於該前驅體氣體及還原劑。
在另一實施例中，在操作360中，使用原子層沉積(atomic layer deposition; ALD)製程沉積間隙填充層250。鉬間隙填充ALD製程包括以下步驟的反覆循環：將半導體元件結構200交替暴露於含鉬前驅氣體及還原劑，及在交替暴露之間淨化處理區域。
在其他實施例中，使用脈衝CVD方法沉積間隙填充層250，該方法包括反覆將半導體元件結構200交替暴露於含鉬前驅氣體及還原氣體的循環，無需淨化處理區域。
本揭示案的前述實施例具有許多優點，包括金屬氧化製程及選擇性金屬氧化物移除製程可在兩個處理室或單個處理室中完成，從而減少製造時間及搬運誘發缺陷的可能性。該方法利用感應耦合電漿(inductively coupled plasma; ICP) O 2電漿來產生缺氧反應，該電漿包括形成在基板上的特徵（例如，溝槽或通孔）內的擴散受限氣流。在一個實施例中，製造ICP O 2電漿（具有高離子/自由基比率的低弱能量O 2電漿）來增強場氧化，並在到達溝槽結構或間隙的底部之前耗盡反應性性氧物種。此在溝槽結構中給出了良好的選擇性(＞ 7)，並且實現了場頂金屬移除，同時種晶材料保留在溝槽結構的底部或間隙中，用於自下而上生長金屬填充。該方法實現了具有高晶晶輸出量的多次循環能力。該方法藉由從場區域及側壁移除金屬，同時在間隙或溝槽的底部保留種晶金屬，解決了習知金屬間隙填充期間的接縫及空隙的困難。以此種方式，可執行基本上無縫的自下而上的金屬間隙填充。
儘管前述內容針對本揭示案的實施例，但在不脫離本揭示案基本範疇的情況下，可設計出本揭示案的其他及更多實施例，其範疇由所附專利申請範圍決定。
100:處理系統 102:處理室 104:第一移送室 106:貫通室 110:第二移送室 112:裝載閘腔室 114:處理室 116:處理室 120:工廠介面 130:晶匣 132:氧源 133:第一流量控制閥 136:蝕刻氣體源 137:第三流量控制閥 138:電感耦合電漿源 140:處理區域 160:處理室 180:系統控制器 182:中央處理單元 184:記憶體 186:支援電路 200:半導體元件結構 210:主體 220:介電層 222:特徵 223:側壁表面 224:底表面 225:襯墊層 227:場區域 229:頂表面 230:種晶層 232:沉積製程 234:懸垂部分 240:氧化的種晶層 250:間隙填充層 300:方法 310~360:操作
為便於詳細理解本揭示案的上述特徵，可參考實施方案對上文簡要概述的態樣進行更具體的描述，其中一些實施方案在附圖中進行了說明。然而，要注意，附圖僅示出了本揭示案的典型實施方式，因此不應被認為是對其範疇的限制，因為本揭示案可允許其他等效的實施方式。
第1圖示出了根據本揭示案一或多個實施例的多腔室處理工具的一個實例的示意性俯視圖。
第2A至2E圖示出了根據本揭示案的一或多個實施例的半導體元件在不同製造階段的視圖。
第3圖示出了根據本揭示案的一或多個實施例的用於填充基板上的特徵的方法的流程圖。
為便於理解，儘可能使用相同的元件符號來表示圖中相同的元件。設想一個實施方式的元件及特徵可有利地結合到其他實施方式中，而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:方法
310~360:操作

Claims (20)

  1. 一種填充一基板上的一特徵的方法，該方法包括以下步驟： 在該基板的一暴露表面上形成一金屬種晶層，其中該基板具有在該基板的一頂表面中形成的溝槽或通孔形式的特徵，該等特徵具有側壁及在該等側壁之間延伸的一底表面； 執行一梯度氧化製程以氧化該金屬種晶層的暴露部分，以形成一金屬氧化物，其中該梯度氧化製程優先氧化該基板的一場區域而非該等特徵的該底表面， 執行一回蝕製程以移除或減少該種晶層的該氧化部分；及 執行一金屬間隙填充製程以用一間隙填充材料填充或部分填充該等特徵。
  2. 如請求項1所述的方法，其中該種晶層是一含鉬層，該金屬氧化物是氧化鉬，且該金屬間隙填充材料包含鉬。
  3. 如請求項2所述的方法，其中該種晶層的一懸垂部分延伸到沿著該基板的該場區域形成的一或多個特徵的一開口中，且該懸垂部分相對於該金屬種晶層被優先氧化。
  4. 如請求項2所述的方法，其中該梯度氧化製程及該回蝕製程在兩個獨立的腔室中執行。
  5. 如請求項2所述的方法，進一步包括： 在該基板的該暴露表面上形成一襯墊層，其中該種晶層形成在該襯墊層上，且該襯墊層延伸到該等特徵中。
  6. 如請求項3所述的方法，進一步包括： 在該基板上反覆該氧化製程及該回蝕製程。
  7. 如請求項3所述的方法，其中，從該場區域及該懸垂部分移除該種晶層。
  8. 一種填充形成在一基板上的一特徵的方法，該方法包括以下步驟： 在一基板的一暴露表面上沉積一含鉬層，其中 該基板包括在該基板的一頂表面中形成的複數個特徵， 該複數個特徵中的每一個都具有一側壁表面及一底表面，及 該沉積的含鉬層形成在該基板的該頂表面及該複數個特徵的該側壁表面及該底表面上； 將該基板的該暴露表面暴露於一梯度氧化製程，其中該梯度氧化製程形成該含鉬的氧化區域； 優先蝕刻該沉積的含鉬層的該等氧化區域，其中在優先蝕刻該等氧化區域之後，該沉積的含鉬層的一第一部分保留在該複數個特徵的每一個中的該底表面上，且該沉積的含鉬層的一第二部分保留在該複數個特徵的每一個中的該側壁表面上；及 用一第二鉬層填充該等特徵，其中用該第二鉬層填充該等特徵包括在每個特徵中從該側壁表面上的該沉積含鉬層的該第二部分及該底表面上的該沉積含鉬層的該第一部分生長該第二鉬層。
  9. 如請求項8所述的方法，其中該種晶的一懸垂部分延伸到沿著該基板的該頂表面形成的一或多個特徵的一開口中，且該懸垂部分相對於該金屬種晶層被優先氧化。
  10. 如請求項8所述的方法，其中該梯度氧化製程及該回蝕製程在兩個獨立的腔室中執行。
  11. 如請求項8所述的方法，進一步包括： 在該基板的該暴露表面上形成一襯墊層，其中該襯墊層形成在該種晶層上，且該襯墊層延伸到該等特徵中。
  12. 如請求項8所述的方法，進一步包括： 在該基板上反覆該氧化製程及該回蝕製程的步驟。
  13. 如請求項12所述的方法，其中從該頂表面及該懸垂部分移除該種晶層。
  14. 一種用於填充一基板上一特徵的叢集工具，該叢集工具包括： 一第一處理室，包括： 流體耦接到該第一處理室的一處理區域的一氧源，其中該氧源被配置為將一含氧氣體輸送到該處理區域； 一第一流量控制閥，其被配置為控制從該氧源提供到該處理區域的該含氧氣體的流量； 一蝕刻氣體源，其流體耦接到該第一處理室的該處理區域，其中該蝕刻氣體源被配置為將一蝕刻氣體輸送到該處理區域； 一第三流量控制閥，被配置為控制從該蝕刻氣體源提供到該處理區域的該蝕刻氣體的流量；及 一電感耦合電漿源，其被配置為在該處理區域中產生一電漿，其中該電漿包括該含氧氣體；及 一控制器，該控制器被配置成： 在該基板的一暴露表面上形成一金屬種晶層，其中該基板具有在該基板的一頂表面中形成的溝槽或通孔形式的特徵，該等特徵具有側壁及在該等側壁之間延伸的一底表面； 執行一梯度氧化製程以氧化該金屬種晶層的暴露部分以形成一金屬氧化物，其中該梯度氧化製程優先氧化該基板的一場區域而非該等特徵的該底表面， 執行一回蝕製程以移除或減少該種晶層的該氧化部分；及 執行一鉬間隙填充製程，用一間隙填充材料填充或部分填充該等特徵。
  15. 如請求項14所述的叢集工具，其中該種晶層是一含鉬層，且該金屬氧化物是氧化鉬。
  16. 如請求項15所述的叢集工具，其中該種晶層的一懸垂部分阻擋或阻擋沿著一基板的該場區域形成的一或多個特徵的頂部開口，且該懸垂部分被優先氧化。
  17. 如請求項16所述的叢集工具，其中該梯度氧化製程及該回蝕製程在兩個獨立的腔室中進行。
  18. 如請求項17所述的叢集工具，其中該控制器進一步被配置為： 在該基板的一暴露表面上形成一襯墊層，其中該種晶層形成在該襯墊層上，且該襯墊層延伸到該等特徵中。
  19. 如請求項18所述的叢集工具，其中該控制器進一步被配置成： 在該基板上反覆該氧化製程及該回蝕製程的步驟。
  20. 如請求項19所述的叢集工具，其中從該場區域及該懸垂部分移除該種晶層。
TW112114049A 2022-04-25 2023-04-14 作為由下而上間隙填充中之底部襯墊之pvd金屬之梯度氧化及蝕刻 TW202407841A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263334428P 2022-04-25 2022-04-25
US63/334,428 2022-04-25
US17/868,475 US20230343643A1 (en) 2022-04-25 2022-07-19 Gradient oxidation and etch for pvd metal as bottom liner in bottom up gap fill
US17/868,475 2022-07-19

Publications (1)

Publication Number Publication Date
TW202407841A true TW202407841A (zh) 2024-02-16

Family

ID=88415804

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112114057A TW202406016A (zh) 2022-04-25 2023-04-14 用於自底而上間隙填充的ｐｖｄ鉬梯度氧化和蝕刻
TW112114049A TW202407841A (zh) 2022-04-25 2023-04-14 作為由下而上間隙填充中之底部襯墊之pvd金屬之梯度氧化及蝕刻

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112114057A TW202406016A (zh) 2022-04-25 2023-04-14 用於自底而上間隙填充的ｐｖｄ鉬梯度氧化和蝕刻

Country Status (3)

Country Link
US (3) US20230343643A1 (zh)
TW (2) TW202406016A (zh)
WO (2) WO2023211583A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230386914A1 (en) * 2022-05-26 2023-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor device structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405143B2 (en) * 2004-03-25 2008-07-29 Asm International N.V. Method for fabricating a seed layer
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10692735B2 (en) * 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
US20190067014A1 (en) * 2017-08-30 2019-02-28 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor device structures
TWI833804B (zh) * 2018-09-21 2024-03-01 美商應用材料股份有限公司 含鋁膜的間隙填充
WO2020185618A1 (en) * 2019-03-11 2020-09-17 Lam Research Corporation Precursors for deposition of molybdenum-containing films
JP2022545217A (ja) * 2019-08-21 2022-10-26 ラム リサーチ コーポレーション 金属充填プロセス中のラインベンディングの低減
CN115244666A (zh) * 2020-03-06 2022-10-25 朗姆研究公司 钼的原子层蚀刻
US11417568B2 (en) * 2020-04-10 2022-08-16 Applied Materials, Inc. Methods for selective deposition of tungsten atop a dielectric layer for bottom up gapfill
US20230326790A1 (en) * 2020-05-22 2023-10-12 Lam Research Corporation Low resistivity contacts and interconnects

Also Published As

Publication number Publication date
US20230343644A1 (en) 2023-10-26
WO2023211583A1 (en) 2023-11-02
TW202406016A (zh) 2024-02-01
WO2023211624A1 (en) 2023-11-02
US20230343645A1 (en) 2023-10-26
US20230343643A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
US20190252206A1 (en) Methods For Self-Aligned Patterning
TW201824453A (zh) 形成自對準介層窗之方法
TWI415217B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, a computer program, and a memory medium
TW202407841A (zh) 作為由下而上間隙填充中之底部襯墊之pvd金屬之梯度氧化及蝕刻
TW202135148A (zh) 低電阻接觸互連的方法與設備
US20230420295A1 (en) Treatment of tungsten surface for tungsten gap-fill
WO2013086087A1 (en) Chemical vapor deposition (cvd) of ruthenium films and applications for same
JP2023516866A (ja) トレンチ構造内の選択的タングステン堆積
TW202230805A (zh) 用於降低接觸電阻之金屬蓋
US20240304495A1 (en) Hydrogen plasma treatment for forming logic devices
US20240006236A1 (en) Plasma enhanced tungsten nucleation for low resistivity
US20240105509A1 (en) Middle of line dielectric layer engineering for via void prevention
US20240355673A1 (en) Hybrid molybdenum fill scheme for low resistivity semiconductor applications
US20240014072A1 (en) Nitrogen plasma treatment for bottom-up growth
CN110911265A (zh) 在氮化钛生成工艺中去除氧化硅的方法
US20240282631A1 (en) Integration solution for nand deep contact gap fill
US20240035149A1 (en) Bottom up molybdenum gapfill
US20240290655A1 (en) Selective via-fill with conformal sidewall coverage
TW201825699A (zh) 金屬膜之沉積
US20230326744A1 (en) Field suppressed metal gapfill
WO2024220132A1 (en) Hybrid molybdenum fill scheme for low resistivity semiconductor applications
TW202407133A (zh) 整合的清潔及選擇性鉬沉積製程
TW202348827A (zh) Pvd w襯層上之自我場抑制cvd鎢(w)填充
WO2019236909A1 (en) Reduction of diffusion across film interfaces
JP2009260004A (ja) 半導体装置の製造方法