KR20230040358A - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20230040358A
KR20230040358A KR1020237005365A KR20237005365A KR20230040358A KR 20230040358 A KR20230040358 A KR 20230040358A KR 1020237005365 A KR1020237005365 A KR 1020237005365A KR 20237005365 A KR20237005365 A KR 20237005365A KR 20230040358 A KR20230040358 A KR 20230040358A
Authority
KR
South Korea
Prior art keywords
film
gas
hard mask
etching
substrate
Prior art date
Application number
KR1020237005365A
Other languages
English (en)
Inventor
노리아키 오카베
나오키 신도
겐 요오
다쿠야 세이노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230040358A publication Critical patent/KR20230040358A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

에칭 방법은, 준비 공정과, 제거 공정을 포함한다. 준비 공정에서는, 제1 막, 제1 막 상에 적층된 제2 막, 및, 제2 막 상에 적층된 하드 마스크를 갖는 기판이며, 패턴이 형성된 하드 마스크를 마스크로 하여, 제1 막이 노출될 때까지 제2 막이 에칭된 기판이 준비된다. 제거 공정에서는, 불소 함유 가스를 사용하여, 하드 마스크가 제거된다. 또한, 제거 공정은, 불소 함유 가스의 공급이 개시되고 나서 하드 마스크의 에칭이 시작될 때까지의 제1 시간보다 길고, 또한, 불소 함유 가스의 공급이 개시되고 나서 제1 막의 에칭이 시작될 때까지의 제2 시간보다 짧은 시간 실행된다.

Description

에칭 방법 및 에칭 장치
본 개시의 다양한 측면 및 실시 형태는, 에칭 방법 및 에칭 장치에 관한 것이다.
예를 들어, 하기 특허문헌 1에는, 텅스텐 함유 실리콘 하드 마스크를 사용하여, 실리콘 함유막을 에칭하는 기술이 개시되어 있다. 또한, 하기의 특허문헌 2에는, 하드 마스크를 마스크로 하여 하층막이 노출되는 홀을 형성한 후에, 홀 내에 희생막을 매립하고, 하드 마스크를 제거한 후에 희생막을 제거함으로써, 하층막에 대한 대미지를 억제하는 기술이 개시되어 있다.
국제 공개 제2018/084186호 미국 특허 출원 공개 제2015/0279733호 명세서
본 개시는, 하드 마스크를 제거하기 위한 공정에 포함되는 작업을 삭감할 수 있는 에칭 방법 및 에칭 장치를 제공한다.
본 개시의 일 측면은, 에칭 방법이며, 준비 공정과, 제거 공정을 포함한다. 준비 공정에서는, 제1 막, 제1 막 상에 적층된 제2 막, 및, 제2 막 상에 적층된 하드 마스크를 갖는 기판이며, 패턴이 형성된 하드 마스크를 마스크로 하여, 제1 막이 노출될 때까지 제2 막이 에칭된 기판이 준비된다. 제거 공정에서는, 불소 함유 가스를 사용하여, 하드 마스크가 제거된다. 또한, 제거 공정은, 불소 함유 가스의 공급이 개시되고 나서 하드 마스크의 에칭이 시작될 때까지의 제1 시간보다 길고, 또한, 불소 함유 가스의 공급이 개시되고 나서 제1 막의 에칭이 시작될 때까지의 제2 시간보다 짧은 시간 실행된다.
본 개시의 다양한 측면 및 실시 형태에 따르면, 하드 마스크를 제거하기 위한 공정에 포함되는 작업을 삭감할 수 있다.
도 1은 본 개시의 일 실시 형태에 있어서의 에칭 방법의 일례를 도시하는 흐름도이다.
도 2는 처리 대상이 되는 기판의 일례를 도시하는 단면도이다.
도 3은 하드 마스크가 에칭된 후의 기판의 일례를 도시하는 단면도이다.
도 4는 실리콘 함유막이 에칭된 후의 기판의 일례를 도시하는 단면도이다.
도 5는 개질의 처리가 행해진 후의 기판의 일례를 도시하는 단면도이다.
도 6은 하드 마스크가 제거된 후의 기판의 일례를 도시하는 단면도이다.
도 7은 하드 마스크와 금속 배선의 에칭 개시 대기 시간의 실험 결과의 일례를 도시하는 도면이다.
도 8은 에칭 시스템의 일례를 도시하는 개략도이다.
도 9는 에칭 장치의 일례를 도시하는 개략 단면도이다.
이하에, 개시되는 에칭 방법 및 에칭 장치의 실시 형태에 대해서, 도면에 기초하여 상세하게 설명한다. 또한, 이하의 실시 형태에 의해, 개시되는 에칭 방법 및 에칭 장치가 한정되는 것은 아니다.
그런데, 홀 내에 희생막이 매립되고, 하드 마스크가 제거된 후에 희생막이 제거되는 기술에서는, 홀 내에 희생막을 매립하는 처리와, 하드 마스크가 제거된 후에 희생막을 제거하는 처리가 필요하게 된다. 희생막을 매립하는 처리와, 희생막을 제거하는 처리는, 제각각의 장치에서 행해지는 경우가 많다. 그 때문에, 기판을 장치간에서 반송하는 작업이 필요해져, 기판 처리의 스루풋의 향상이 어렵다.
그래서, 본 개시는, 하드 마스크를 제거하기 위한 공정에 포함되는 작업을 삭감할 수 있는 기술을 제공한다.
[에칭 방법]
도 1은, 본 개시의 일 실시 형태에 있어서의 에칭 방법의 일례를 도시하는 흐름도이다. 도 1에 예시되는 에칭 방법에서는, 예를 들어, 도 2에 도시되는 기판(W)이 에칭된다. 도 2는, 처리 대상이 되는 기판(W)의 일례를 도시하는 단면도이다.
처리 대상이 되는 기판(W)은, 예를 들어, 도 2에 도시된 바와 같이, 금속 배선(11)이 매립된 실리콘 등의 기재(10) 상에, 실리콘 함유막(12), 하드 마스크(13), 마스크(15) 및 레지스트(16)가, 이 순서로 적층되어 있다. 마스크(15)는, 예를 들어, 실리콘 함유 마스크, 카본 함유 마스크, 또는 그것들의 적층막으로 할 수 있다.
본 실시 형태에 있어서, 금속 배선(11)에는, 예를 들어, 텅스텐이 포함된다. 금속 배선(11)은 제1 막의 일례이다.
실리콘 함유막(12)에는, 예를 들어, 실리콘 질화막(SiN), 탄소 함유 실리콘 질화막(SiCN) 또는 실리콘 산화막(SiO2) 중 적어도 어느 하나의 막이 포함되어 있다. 실리콘 함유막(12)은, 제2 막의 일례이다.
하드 마스크(13)는, 금속 배선(11)에 포함되는 금속과 동일 종류의 금속을 포함하는 금속 화합물이다. 본 실시 형태에 있어서, 하드 마스크(13)에는, 예를 들어, 텅스텐이 포함되어 있다. 하드 마스크(13)는, 예를 들어 텅스텐실리사이드(WSi)이다.
레지스트(16)에는, 미리 정해진 패턴이 형성되어 있다.
먼저, 마스크(15) 및 하드 마스크(13)가 에칭된다(S10). 스텝 S10에서는, 예를 들어, 레지스트(16)를 마스크로 하여, 레지스트(16)에 형성된 패턴을 따라서 마스크(15)가 에칭되고, 레지스트(16)의 패턴이 마스크(15)에 전사된다. 그리고, 마스크(15)를 마스크로 하여, 마스크(15)에 형성된 패턴을 따라서, 하드 마스크(13)가 에칭되고, 마스크(15)의 패턴이 하드 마스크(13)에 전사된다. 그리고, 레지스트(16) 및 마스크(15)가 제거된다. 또한, 레지스트(16) 및 마스크(15)를 남긴 상태로, 하드 마스크(13)의 하층 실리콘 함유막(12)이 에칭되어도 된다.
이에 의해, 기판(W)은, 예를 들어, 도 3과 같은 상태로 된다. 도 3은, 하드 마스크(13)가 에칭된 후의 기판(W)의 일례를 도시하는 단면도이다. 하드 마스크(13)의 에칭이 행해진 후는, 예를 들어 도 3에 도시된 바와 같이, 하드 마스크(13)에 미리 정해진 패턴의 홀 또는 트렌치가 형성된다. 그리고, 하드 마스크(13)에 형성된 홀 또는 트렌치 내에, 실리콘 함유막(12)의 일부가 노출된다. 하드 마스크(13)의 홀 또는 트렌치의 측벽에는, 하드 마스크(13)의 에칭 시의 반응 부생성물 등에 의해 표면층(17)이 형성된다. 또한, 하드 마스크(13)의 홀 또는 트렌치 내에 노출되어 있는 실리콘 함유막(12)의 표면에도, 하드 마스크(13)의 에칭 시의 반응 부생성물 등에 의해 표면층(18)이 형성된다.
다음으로, 하드 마스크(13)를 마스크로 하여, 하드 마스크(13)에 형성된 패턴을 따라서, 실리콘 함유막(12)이 에칭되고, 하드 마스크(13)의 패턴이 실리콘 함유막(12)에 전사된다(S11). 이에 의해, 예를 들어, 도 4와 같은 상태의 기판(W)이 준비된다. S11은, 준비 공정의 일례이다.
도 4는, 실리콘 함유막(12)이 에칭된 후의 기판(W)의 일례를 도시하는 단면도이다. 실리콘 함유막(12)의 에칭이 행해진 후는, 예를 들어 도 4에 도시된 바와 같이, 실리콘 함유막(12)에 미리 정해진 패턴의 홀 또는 트렌치가 형성된다. 그리고, 실리콘 함유막(12)에 형성된 홀 또는 트렌치 내에, 실리콘 함유막(12)의 하층 금속 배선(11)의 일부가 노출된다. 실리콘 함유막(12)의 홀 또는 트렌치 내에 노출되어 있는 금속 배선(11)의 표면에는, 표면층(18)의 에칭 시의 반응 부생성물 등에 의해 표면층(19)이 형성되어 있다.
다음으로, 기판(W)의 하드 마스크(13)가 에칭된다(S12). 스텝 S12는, 제1 시간 T1보다 길고, 또한, 제2 시간 T2보다 짧은 시간 실행된다. 제1 시간 T1은, 에칭용의 가스의 공급이 개시되고 나서 하드 마스크(13)의 에칭이 시작될 때까지의 시간이다. 제2 시간 T2는, 에칭용의 가스의 공급이 개시되고 나서, 실리콘 함유막(12)의 홀 또는 트렌치의 바닥에 노출되어 있는 금속 배선(11)의 에칭이 시작될 때까지의 시간이다.
스텝 S12에서는, 불소 함유 가스를 사용하여, 하드 마스크(13)의 에칭이 행해진다. 본 실시 형태에서는, 불소 함유 가스와 희석 가스의 혼합 가스를 사용하여, 하드 마스크(13)의 에칭이 행해진다. 본 실시 형태에 있어서, 불소 함유 가스는, 예를 들어, ClF3 가스이며, 희석 가스는, 예를 들어, 아르곤 가스이다. 또한, 불소 함유 가스는, ClF3 가스, F2 가스, SF6 가스 또는 IF7 가스 중 적어도 어느 하나가 포함되는 가스이어도 된다.
스텝 S12에 있어서의 주된 조건은, 예를 들어, 이하와 같다.
기판(W)의 온도: 20 내지 120℃
ClF3 가스: 100 내지 230sccm
아르곤 가스: 100 내지 200sccm
압력: 0.5 내지 3Torr
처리 시간: 5 내지 60초
다음으로, 기판(W)의 표면에 개질 가스를 공급함으로써, 기판(W)의 표면이 개질된다(S13). 스텝 S13의 처리는, 개질 공정의 일례이다. 본 실시 형태에 있어서, 개질 가스는, 예를 들어, 아르곤 가스이다. 또한, 개질 가스는, 다른 희가스, 질소 가스, 산소 가스, 수증기, 수소 가스 또는 일산화탄소 가스여도 된다. 이에 의해, 기판(W)은, 예를 들어, 도 5와 같은 상태로 된다. 도 5는, 개질의 처리가 행해진 후의 기판(W)의 일례를 도시하는 단면도이다. 개질의 처리가 행해짐으로써, 하드 마스크(13)의 표면에 표면층(17')이 형성되고, 실리콘 함유막(12)의 표면에 표면층(18')이 형성되고, 금속 배선(11)의 표면에 표면층(19')이 형성된다.
스텝 S13에 있어서의 주된 조건은, 예를 들어, 이하와 같다.
기판(W)의 온도: 20 내지 120℃
아르곤 가스: 200 내지 400sccm
압력: 0.5 내지 3Torr
처리 시간: 30 내지 120초
다음으로, 기판(W)의 하드 마스크(13)가 다시 에칭된다(S14). 스텝 S14의 처리는, 스텝 S12의 처리와 마찬가지이다. 스텝 S12 및 S14의 처리는, 제거 공정의 일례이다.
다음으로, 스텝 S13 및 S14의 처리가 미리 정해진 횟수가 실행되었는지 여부가 판정된다(S15). 스텝 S13 및 S14의 처리가 미리 정해진 횟수가 실행되어 있지 않은 경우(S15: "아니오"), 다시 스텝 S13에 나타내어진 처리가 실행된다.
한편, 스텝 S13 및 S14의 처리가 미리 정해진 횟수가 실행된 경우(S15: "예"), 기판(W)은, 예를 들어, 도 6과 같은 상태로 된다. 도 6은, 하드 마스크(13)가 제거된 후의 기판(W)의 일례를 도시하는 단면도이다. 스텝 S13 및 S14의 처리가 미리 정해진 횟수가 실행된 경우, 예를 들어, 도 6에 도시된 바와 같이, 기판(W)의 하드 마스크(13)가 제거된다. 이와 같이, 본 실시 형태의 에칭 방법에서는, 스텝 S13의 처리와, 스텝 S14의 처리가, 이 순서로, 1회 이상 반복된다.
다음으로, 기판(W)이 열처리된다(S16). 스텝 S16에 의해, 에칭에 의해 기판(W)의 표면에 부착된 부식성의 가스 입자가 제거된다. 그리고, 도 1에 예시된 에칭 방법이 종료된다.
[에칭 개시 대기 시간]
도 7은, 하드 마스크(13)와 금속 배선(11)의 에칭 개시 대기 시간의 실험 결과의 일례를 도시하는 도면이다. 도 7에는, 에칭 가스의 공급이 개시된 시각을 기준으로 하여, 하드 마스크(13)와 금속 배선(11)의 에칭양이 도시되어 있다. 본 실시 형태에 있어서, 하드 마스크(13)는, 예를 들어 텅스텐실리사이드(WSi)이며, 금속 배선(11)은, 예를 들어 텅스텐(W)이다. 또한, 본 실시 형태에 있어서, 에칭용의 가스는, ClF3 가스와 아르곤 가스의 혼합 가스이며, 개질 가스는, 아르곤 가스이다.
하드 마스크(13)에서는, 예를 들어, 도 7에 도시된 바와 같이, 에칭 가스의 공급이 개시되고 나서 제1 시간 T1이 경과된 후에 에칭이 시작된다. 본 실시 형태에 있어서, 제1 시간 T1은, 예를 들어, 약 8초이다. 그리고, 에칭 가스의 공급이 개시되고 나서 약 20초 후에는, 하드 마스크(13)의 에칭양이 170nm 이상에 달한다.
한편, 금속 배선(11)에서는, 예를 들어, 도 7에 도시된 바와 같이, 에칭 가스의 공급이 개시되고 나서 제2 시간 T2가 경과된 후에 에칭이 시작된다. 본 실시 형태에 있어서, 제2 시간 T2는, 예를 들어, 약 18초이다. 그리고, 에칭 가스의 공급이 개시되고 나서 약 20초 후에는, 하드 마스크(13)의 에칭양이 10nm 정도로 되어 있다.
제1 시간 T1은, 하드 마스크(13)의 표면에 형성된 표면층(17)이 에칭될 때까지 요하는 시간이라고 생각된다. 또한, 제2 시간 T2는, 금속 배선(11)의 표면에 형성된 표면층(19)이 에칭될 때까지 요하는 시간이라고 생각된다. 이하에서는, 제1 시간 T1 및 제2 시간 T2를, 에칭 개시 대기 시간이라고 기재하는 경우가 있다.
여기서, 하드 마스크(13) 및 금속 배선(11)이 노출된 기판의 에칭이, 제1 시간 T1보다 길고, 또한, 제2 시간 T2보다 짧은 시간 실행된 경우, 하드 마스크(13) 및 금속 배선(11) 중, 하드 마스크(13)만을 에칭할 수 있다.
그러나, 도 7의 결과를 참조하면, 제1 시간 T1보다 길고, 또한, 제2 시간 T2보다 짧은 시간 실행된 에칭으로 하드 마스크(13)만을 에칭하기 위해서는, 하드 마스크(13)를 150nm 정도까지만 에칭할 수 있다. 실리콘 함유막(12)에 형성되는 홀 또는 트렌치의 애스펙트비가 커지면, 하드 마스크(13)의 막 두께를 크게 할 필요가 있다. 그 때문에, 실리콘 함유막(12)의 에칭이 종료된 시점에서, 실리콘 함유막(12) 상에 150nm 이상의 막 두께 하드 마스크(13)가 잔존하는 경우가 있다. 그 경우에는, 제1 시간 T1보다 길고, 또한, 제2 시간 T2보다 짧은 시간의 에칭에서는, 잔존한 하드 마스크(13)를 완전히 제거하는 것은 어렵다.
따라서, 제1 시간 T1보다 길고, 또한, 제2 시간 T2보다 짧은 시간의 에칭을 복수회 실행함으로써 하드 마스크(13)를 완전히 제거하는 것을 생각할 수 있다. 그러나, 단순히, 제1 시간 T1보다 길고, 또한, 제2 시간 T2보다 짧은 시간의 에칭을 복수회 실행한 것만으로는, 2회째 이후의 에칭에서는, 하드 마스크(13)의 표면층(17) 및 금속 배선(11)의 표면층(19)이 형성되지 않는다. 그 때문에, 2회째 이후의 에칭에서는, 하드 마스크(13) 및 금속 배선(11)의 양쪽 에칭이 즉시 개시된다고 생각된다. 이에 의해, 금속 배선(11)의 에칭양을 억제하면서, 하드 마스크(13)를 제거하는 것이 어렵다.
그래서, 본 실시 형태에서는, 제1 시간 T1보다 길고, 또한, 제2 시간 T2보다 짧은 시간의 에칭이 행해진 후에, 하드 마스크(13) 및 금속 배선(11)의 표면을 개질한다. 이에 의해, 하드 마스크(13)의 표면에 다시 표면층(17')이 형성되고, 금속 배선(11)의 표면에 다시 표면층(19')이 형성된다. 이에 의해, 하드 마스크(13)와 금속 배선(11)의 에칭 개시 대기 시간이 부활한다.
여기서, 10초간의 에칭이 행해진 후에, 개질을 행하고, 다시 10초간의 에칭이 행해진 경우의 하드 마스크(13) 및 금속 배선(11)의 에칭양의 측정 결과는, 예를 들어, 하기의 표 1과 같다. 하기의 표 1에는, 실리콘 함유막(12)에 포함될 가능성이 있는 SiN, SiCN 및 SiO2의 에칭양의 측정 결과도 아울러 나타내어져 있다. 또한, 표 1에 있어서, 1nm 미만의 에칭양은, 측정 불능이므로, N.A로 표기되어 있다.
Figure pct00001
10초간의 에칭이 2회 행해진 경우, 개질의 처리가 행해지지 않으면, 20초간 연속해서 에칭이 행해진 경우와 동일한 에칭양이 된다고 생각된다. 20초간 연속해서 에칭이 행해진 경우, 금속 배선(11)의 에칭양은, 예를 들어, 도 7에 도시된 바와 같이, 10nm 정도가 된다고 생각된다. 그러나, 표 1의 결과를 참조하면, 텅스텐인 금속 배선(11)의 에칭양이 1nm 미만(N.A.)이므로, 개질의 처리에 의해, 금속 배선(11)의 표면에 표면층(19')이 형성되었다고 생각된다.
또한, 20초간 연속해서 에칭이 행해진 경우, 하드 마스크(13)의 에칭양은, 예를 들어, 도 7에 도시된 바와 같이, 170nm 이상이 된다고 생각된다. 그러나, 표 1의 결과를 참조하면, 텅스텐실리사이드인 하드 마스크(13)의 에칭양은 32nm이다. 이것은, 개질의 처리에 의해, 하드 마스크(13)의 표면에 표면층(17')이 형성되고, 다시 제1 시간 T1과 동일 정도의 에칭 개시 대기 시간이 발생했기 때문이라고 생각된다. 또한, 개질의 처리에 의해, 실리콘 함유막(12)의 표면에도 표면층(18')이 형성된다고 생각된다.
또한, 도 7을 참조하면, 10초간의 에칭이 행해진 경우, 하드 마스크(13)의 에칭양은, 약 20nm 정도이다. 여기서, 개질의 처리에 의해 형성된 표면층(17')의 에칭이 되기 쉬운 것이, 표면층(17)과 동일 정도라고 하면, 2회의 에칭에 의해, 하드 마스크(13)의 에칭양은 약 40nm 정도가 된다고 생각된다. 그러나, 표 1의 실험 결과에서는, 하드 마스크(13)의 에칭양은, 32nm였다. 이것은, 개질의 처리에 의해 형성된 표면층(17')이, 표면층(17)보다도 에칭이 되기 어려운 막이기 때문이라고 생각된다.
여기서, 실리콘 함유막(12)에 형성된 홀 또는 트렌치 내에 희생막이 매립되고, 하드 마스크(13)가 제거된 후에 희생막이 제거되는 경우, 이들의 처리를 행하기 위한 장치가 복수 필요하게 된다. 예를 들어, 홀 또는 트렌치 내에 희생막을 매립하는 처리를 행하는 장치와, 하드 마스크(13)가 제거된 후에 희생막을 제거하는 처리를 행하는 장치가 필요하게 된다. 이에 의해, 이들의 장치를 배치하는 스페이스가 필요하게 되어, 시스템 전체의 풋 프린트가 커져 버린다. 또한, 이들의 장치간에서 기판(W)을 반송하는 작업이 필요해져, 처리의 스루풋의 향상이 어렵다.
이에 반해, 본 실시 형태에서는, 실리콘 함유막(12)에 형성된 홀 또는 트렌치 내에 희생막을 매립할 필요가 없으므로, 희생막의 매립이나 제거를 행하기 위한 장치를 마련할 필요가 없다. 그 때문에, 시스템 전체의 풋 프린트를 삭감할 수 있다. 또한, 희생막의 매립이나 제거를 행하기 위한 장치간에서 기판(W)을 반송하는 작업이 불필요하게 되어, 처리의 스루풋을 향상시킬 수 있다.
[에칭 시스템의 구성]
도 8은, 스텝 S12 내지 S16의 처리를 행하는 에칭 시스템(100)의 일례를 도시하는 개략도이다. 본 실시 형태에 있어서의 에칭 시스템(100)은 에칭 장치(200-1), 에칭 장치(200-2), 에칭 장치(200-3) 및 열처리 장치(300)를 구비한다. 에칭 시스템(100)은 멀티 챔버 타입의 진공 처리 시스템이다. 에칭 장치(200-1), 에칭 장치(200-2) 및 에칭 장치(200-3)는, 마찬가지의 구성이다. 또한, 이하에서는, 에칭 장치(200-1), 에칭 장치(200-2) 및 에칭 장치(200-3)의 각각을 구별하지 않고 총칭하는 경우에 에칭 장치(200)라고 기재한다.
각각의 에칭 장치(200)는 기판(W)에 대하여 에칭과 개질의 처리를 반복함으로써, 하드 마스크(13)를 제거한다. 열처리 장치(300)는 에칭 장치(200)에 의해 하드 마스크(13)가 제거된 기판(W)을 가열함으로써, 에칭 장치(200)의 처리에 의해 기판(W)의 표면에 부착된 부식성의 가스를 제거한다.
에칭 장치(200-1), 에칭 장치(200-2), 에칭 장치(200-3) 및 열처리 장치(300)는, 평면 형상이 칠각형을 이루는 진공 반송실(101)의 4개의 측벽에 각각 게이트 밸브(G)를 통해 접속되어 있다. 진공 반송실(101)의 다른 3개의 측벽에는, 3개의 로드 로크실(102)이 게이트 밸브(G1)를 통해 접속되어 있다. 3개의 로드 로크실(102)의 각각은, 게이트 밸브(G2)를 통해 대기 반송실(103)에 접속되어 있다.
진공 반송실(101) 내는, 진공 펌프에 의해 배기되어 미리 정해진 진공도로 유지되어 있다. 진공 반송실(101) 내에는, 로봇 암 등의 반송 기구(106)가 마련되어 있다. 반송 기구(106)는, 각각의 에칭 장치(200), 열처리 장치(300) 및 각각의 로드 로크실(102)의 사이에서 기판(W)을 반송한다. 반송 기구(106)는 독립적으로 이동 가능한 2개의 암(107a 및 107b)을 갖는다.
대기 반송실(103)의 측면에는, 기판(W)을 수용하는 FOUP(Front-Opening Unified Pod) 등의 캐리어(C)를 설치하기 위한 복수의 포트(105)가 마련되어 있다. 또한, 대기 반송실(103)의 측벽에는, 기판(W)의 얼라인먼트를 행하기 위한 얼라인먼트실(104)이 마련되어 있다. 또한, 대기 반송실(103) 내에는 청정 공기의 다운 플로가 형성된다.
대기 반송실(103) 내에는, 로봇 암 등의 반송 기구(108)가 마련되어 있다. 반송 기구(108)는, 각각의 캐리어(C), 각각의 로드 로크실(102) 및 얼라인먼트실(104) 사이에 기판(W)을 반송한다.
제어 회로(110)는, 메모리, 프로세서 및 입출력 인터페이스를 갖는다. 메모리에는, 프로세서에 의해 실행되는 프로그램, 및, 각 처리의 조건을 포함하는 레시피 등이 저장되어 있다. 프로세서는, 메모리로부터 읽어낸 프로그램을 실행하고, 메모리 내에 기억된 레시피에 기초하여, 입출력 인터페이스를 통해, 에칭 시스템(100)의 각 부를 제어한다.
스텝 S11에 있어서 실리콘 함유막(12)이 에칭된 기판(W)은, 캐리어(C) 내에 수용되고, 포트(105)에 세트된다. 대기 반송실(103) 내의 반송 기구(108)는 캐리어(C)로부터 기판(W)을 꺼내고, 기판(W)을 얼라인먼트실(104)에 적재하여 기판(W)의 방향을 조정한다. 그리고, 반송 기구(108)는 얼라인먼트실(104)로부터 기판(W)을 꺼내어 어느 하나의 로드 로크실(102)에 반입한다. 진공 반송실(101) 내의 반송 기구(106)는 로드 로크실(102)로부터 기판(W)을 꺼내고, 어느 하나의 에칭 장치(200) 내에 반입한다. 기판(W)이 반입된 에칭 장치(200)는 기판(W)의 하드 마스크(13)를 에칭함으로써, 기판(W)으로부터 하드 마스크(13)를 제거한다.
하드 마스크(13)가 제거된 기판(W)은, 반송 기구(106)에 의해 열처리 장치(300) 내에 반입된다. 열처리 장치(300)는 기판(W)을 가열함으로써, 에칭에 의해 기판(W)의 표면에 부착된 부식성의 가스 입자를 제거한다.
[에칭 장치의 구성]
도 9는, 에칭 장치(200)의 일례를 도시하는 개략 단면도이다. 에칭 장치(200)는 챔버(201)를 갖는다. 챔버(201) 내에는, 기판(W)을 적재하는 적재대(210)가 마련되어 있다. 적재대(210) 내에는, 적재대(210)에 적재된 기판(W)의 온도를 제어하기 위한 히터(211)가 마련되어 있다. 히터(211)의 온도는, 제어 회로(110)에 의해 제어된다.
챔버(201)의 저부에는, 배기관(202)을 통해 APC(Automatic Pressure Control) 밸브(203) 및 배기 장치(204)가 접속되어 있다. 배기 장치(204)는 챔버(201) 내의 가스를 배기한다. APC 밸브(203)는 챔버(201) 내의 압력을 미리 정해진 압력으로 제어한다. APC 밸브(203) 및 배기 장치(204)는 제어 회로(110)에 의해 제어된다.
챔버(201)의 측벽에는, 진공 반송실(101)에 연통하는 개구(205)가 형성되어 있다. 개구(205)는 게이트 밸브(G)에 의해 개폐된다.
챔버(201)의 상부에는, 챔버(201) 내에 가스를 공급하기 위한 가스 공급관(223)이 마련되어 있다. 가스 공급관(223)에는, 가스 공급부(220)가 접속되어 있다. 가스 공급부(220)는 가스 공급원(220a), 가스 공급원(220b), 유량 제어기(221a), 유량 제어기(221b), 밸브(222a) 및 밸브(222b)를 갖는다. 가스 공급부(220)는 제어 회로(110)에 의해 제어된다.
가스 공급관(223)에는, 밸브(222a) 및 유량 제어기(221a)를 통해 가스 공급원(220a)이 접속되어 있다. 또한, 가스 공급관(223)에는, 밸브(222b) 및 유량 제어기(221b)를 통해 가스 공급원(220b)이 접속되어 있다.
가스 공급원(220a)은 불소 함유 가스의 공급원이다. 본 실시 형태에 있어서, 불소 함유 가스는, 예를 들어, ClF3 가스이다. 가스 공급원(220b)은 희석 가스의 공급원이다. 실시 형태에 있어서, 희석 가스는, 개질 가스로서도 사용된다. 본 실시 형태에 있어서, 희가스는, 예를 들어, 아르곤 가스이다.
유량 제어기(221a)는 가스 공급원(220a)으로부터 공급된 가스의 유량을 제어하고, 유량이 제어된 가스를, 밸브(222a) 및 가스 공급관(223)을 통해 챔버(201) 내에 공급한다. 유량 제어기(221b)는 가스 공급원(220b)으로부터 공급된 가스의 유량을 제어하고, 유량이 제어된 가스를, 밸브(222b) 및 가스 공급관(223)을 통해 챔버(201) 내에 공급한다.
이상, 실시 형태에 대하여 설명하였다. 상기한 바와 같이, 본 실시 형태에 있어서의 에칭 방법은, 준비 공정과, 제거 공정을 포함한다. 준비 공정에서는, 금속 배선(11), 금속 배선(11) 상에 적층된 실리콘 함유막(12), 및, 실리콘 함유막(12) 상에 적층된 하드 마스크(13)를 갖는 기판(W)이며, 패턴이 형성된 하드 마스크(13)를 마스크로 하여, 금속 배선(11)이 노출될 때까지 실리콘 함유막(12)이 에칭된 기판(W)이 준비된다. 제거 공정에서는, 불소 함유 가스를 사용하여, 하드 마스크(13)가 제거된다. 또한, 제거 공정은, 불소 함유 가스의 공급이 개시되고 나서 하드 마스크(13)의 에칭이 시작될 때까지의 제1 시간 T1보다 길고, 또한, 불소 함유 가스의 공급이 개시되고 나서 금속 배선(11)의 에칭이 시작될 때까지의 제2 시간 T2보다 짧은 시간 실행된다. 이에 의해, 하드 마스크(13)를 제거하기 위한 공정에 포함되는 작업을 삭감할 수 있다.
또한, 상기한 실시 형태에 있어서의 에칭 방법에는, 제거 공정 후에, 기판(W)에 개질 가스를 공급함으로써, 금속 배선(11)의 표면 및 하드 마스크(13)의 표면을 개질하는 개질 공정이 더 포함된다. 또한, 개질 공정 후에, 제거 공정이 더 실행된다. 하드 마스크(13)를 제거하기 위한 공정에 포함되는 작업을 삭감할 수 있다.
또한, 상기한 실시 형태에 있어서, 개질 공정 및 제거 공정이 이 순서로 1회 이상 반복된다. 이에 의해, 금속 배선(11)에 대한 대미지를 억제하면서, 하드 마스크(13)를 제거할 수 있다.
또한, 상기한 실시 형태에 있어서, 개질 가스는, 희가스, 질소 가스, 산소 가스, 수증기, 수소 가스 또는 일산화탄소 가스이다. 이에 의해, 하드 마스크(13)의 에칭 후에, 하드 마스크(13)의 표면에 표면층(17')을 형성할 수 있고, 금속 배선(11)의 표면에 표면층(19')을 형성할 수 있다. 이에 의해, 금속 배선(11)에 대한 대미지를 억제하면서, 하드 마스크(13)를 제거할 수 있다.
또한, 상기한 실시 형태에 있어서, 하드 마스크(13)는 금속 배선(11)에 포함되는 금속과 동일 종류의 금속을 함유한다. 본 실시 형태에 있어서, 금속 배선(11) 및 하드 마스크(13)에는, 텅스텐이 포함된다. 이와 같은 구성의 하드 마스크(13) 및 금속 배선(11)에 있어서도, 금속 배선(11)에 대한 대미지를 억제하면서, 하드 마스크(13)를 제거할 수 있다.
또한, 상기한 실시 형태에 있어서, 불소 함유 가스에는, ClF3 가스, F2 가스, SF6 가스 또는 IF7 가스 중 적어도 어느 하나가 포함된다. 이에 의해, 하드 마스크(13)를 제거할 수 있다.
또한, 상기한 실시 형태에 있어서, 실리콘 함유막(12)은 실리콘 질화막, 탄소 함유 실리콘 질화막, 또는 실리콘 산화막이다. 이에 의해, 금속 배선(11) 및 실리콘 함유막(12)에 대한 대미지를 억제하면서, 하드 마스크(13)를 제거할 수 있다.
또한, 상기한 실시 형태에 있어서의 에칭 장치(200)는 챔버(201), 가스 공급부(220)와, 제어 회로(110)를 구비한다. 챔버(201)는 금속 배선(11), 금속 배선(11) 상에 적층된 실리콘 함유막(12), 및, 실리콘 함유막(12) 상에 적층된 하드 마스크(13)를 갖는 기판(W)이 수용된다. 하드 마스크(13)에는, 패턴이 형성된 하드 마스크(13)를 마스크로 하여, 금속 배선(11)이 노출될 때까지 실리콘 함유막(12)이 에칭된 기판(W)이 수용된다. 가스 공급부(220)는 챔버(201) 내에 불소 함유 가스를 공급한다. 제어 회로(110)는 기판(W)이 수용된 챔버(201) 내에 불소 함유 가스를 공급하도록 가스 공급부(220)를 제어함으로써, 하드 마스크(13)를 제거하는 제거 공정을 실행한다. 제거 공정은, 불소 함유 가스의 공급을 개시하고 나서 하드 마스크(13)의 에칭이 시작될 때까지의 제1 시간 T1보다 길고, 또한, 불소 함유 가스의 공급을 개시하고 나서 금속 배선(11)의 에칭이 시작될 때까지의 제2 시간 T2보다 짧은 시간 실행된다. 이에 의해, 하드 마스크(13)를 제거하기 위한 공정에 포함되는 작업을 삭감할 수 있다.
[기타]
또한, 본원에 개시된 기술은, 상기한 실시 형태에 한정되는 것은 아니며, 그 요지의 범위 내에서 수많은 변형이 가능하다.
예를 들어, 상기한 실시 형태에서는, 스텝 S12에 의한 하드 마스크(13)의 에칭 처리 후에, 스텝 S13 및 S14의 처리가 각각 적어도 1회 실행된다. 그러나, 개시의 기술은 이것에 한정되지는 않는다. 예를 들어, 스텝 S12의 처리에 의해, 하드 마스크(13)의 제거가 가능하면, 스텝 S13 내지 S15의 처리는 실행되지 않아도 된다.
또한, 금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 실제로, 상기한 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상기의 실시 형태는, 첨부의 청구범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
C: 캐리어
G: 게이트 밸브
W: 기판
10: 기재
11: 금속 배선
12: 실리콘 함유막
13: 하드 마스크
15: 마스크
16: 레지스트
17: 표면층
18: 표면층
19: 표면층
100: 에칭 시스템
101: 진공 반송실
102: 로드 로크실
103: 대기 반송실
104: 얼라인먼트실
105: 포트
106: 반송 기구
107: 암
108: 반송 기구
110: 제어 회로
200: 에칭 장치
201: 챔버
202: 배기관
203: APC 밸브
204: 배기 장치
205: 개구
210: 적재대
211: 히터
220: 가스 공급부
220a: 가스 공급원
220b: 가스 공급원
221: 유량 제어기
222: 밸브
223: 가스 공급관
300: 열처리 장치

Claims (9)

  1. 제1 막, 상기 제1 막 상에 적층된 제2 막, 및, 상기 제2 막 상에 적층된 하드 마스크를 갖는 기판이며, 패턴이 형성된 상기 하드 마스크를 마스크로 하여, 상기 제1 막이 노출될 때까지 상기 제2 막이 에칭된 기판을 준비하는 공정과,
    불소 함유 가스를 사용하여, 상기 하드 마스크를 제거하는 제거 공정을
    포함하고,
    상기 제거 공정은,
    상기 불소 함유 가스의 공급을 개시하고 나서 상기 하드 마스크의 에칭이 시작될 때까지의 제1 시간보다 길고, 또한, 상기 불소 함유 가스의 공급을 개시하고 나서 상기 제1 막의 에칭이 시작될 때까지의 제2 시간보다 짧은 시간 실행되는, 에칭 방법.
  2. 제1항에 있어서,
    상기 제거 공정 후에, 상기 기판에 개질 가스를 공급함으로써, 상기 제1 막 및 상기 하드 마스크의 표면을 개질하는 개질 공정을 더 포함하고,
    상기 개질 공정 후에, 상기 제거 공정이 더 실행되는, 에칭 방법.
  3. 제2항에 있어서,
    상기 개질 공정 및 상기 제거 공정이 이 순서로 1회 이상 반복되는, 에칭 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 개질 가스는, 희가스, 질소 가스, 산소 가스, 수증기, 수소 가스 또는 일산화탄소 가스인, 에칭 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 하드 마스크는, 상기 제1 막에 포함되는 금속과 동일 종류의 금속을 함유하는 금속 화합물인, 에칭 방법.
  6. 제5항에 있어서,
    상기 금속은 텅스텐인, 에칭 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 불소 함유 가스에는, ClF3 가스, F2 가스, SF6 가스 또는 IF7 가스 중 적어도 어느 하나가 포함되는, 에칭 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2 막은, 실리콘 질화막, 탄소 함유 실리콘 질화막, 또는 실리콘 산화막인, 에칭 방법.
  9. 제1 막, 상기 제1 막 상에 적층된 제2 막, 및, 상기 제2 막 상에 적층된 하드 마스크를 갖는 기판이 수용되는 챔버와,
    상기 챔버 내에 불소 함유 가스를 공급하는 가스 공급부와,
    상기 가스 공급부를 제어하는 제어 회로를
    구비하고,
    상기 챔버 내에는, 패턴이 형성된 상기 하드 마스크를 마스크로 하여, 상기 제1 막이 노출될 때까지 상기 제2 막이 에칭된 상기 기판이 수용되고,
    상기 제어 회로는, 상기 기판이 수용된 상기 챔버 내에 상기 불소 함유 가스를 공급하도록 상기 가스 공급부를 제어함으로써, 상기 하드 마스크를 제거하는 제거 공정을 실행하고,
    상기 제거 공정은,
    상기 불소 함유 가스의 공급을 개시하고 나서 상기 하드 마스크의 에칭이 시작될 때까지의 제1 시간보다 길고, 또한, 상기 불소 함유 가스의 공급을 개시하고 나서 상기 제1 막의 에칭이 시작될 때까지의 제2 시간보다 짧은 시간 실행되는, 에칭 장치.
KR1020237005365A 2020-07-20 2021-07-06 에칭 방법 및 에칭 장치 KR20230040358A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-123868 2020-07-20
JP2020123868 2020-07-20
PCT/JP2021/025391 WO2022019103A1 (ja) 2020-07-20 2021-07-06 エッチング方法およびエッチング装置

Publications (1)

Publication Number Publication Date
KR20230040358A true KR20230040358A (ko) 2023-03-22

Family

ID=79729315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237005365A KR20230040358A (ko) 2020-07-20 2021-07-06 에칭 방법 및 에칭 장치

Country Status (5)

Country Link
US (1) US20230178378A1 (ko)
JP (1) JP7413542B2 (ko)
KR (1) KR20230040358A (ko)
TW (1) TW202205429A (ko)
WO (1) WO2022019103A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150279733A1 (en) 2014-03-27 2015-10-01 International Business Machines Corporation Hardmask removal for copper interconnects with tungsten contacts by chemical mechanical polishing
WO2018084186A1 (ja) 2016-11-07 2018-05-11 東京エレクトロン株式会社 ハードマスク及びハードマスクを製造する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133293A (ja) * 2001-10-30 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2006024730A (ja) * 2004-07-08 2006-01-26 Sony Corp 半導体装置の製造方法
JP4515309B2 (ja) * 2005-03-31 2010-07-28 東京エレクトロン株式会社 エッチング方法
JP6139986B2 (ja) * 2013-05-31 2017-05-31 東京エレクトロン株式会社 エッチング方法
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150279733A1 (en) 2014-03-27 2015-10-01 International Business Machines Corporation Hardmask removal for copper interconnects with tungsten contacts by chemical mechanical polishing
WO2018084186A1 (ja) 2016-11-07 2018-05-11 東京エレクトロン株式会社 ハードマスク及びハードマスクを製造する方法

Also Published As

Publication number Publication date
JPWO2022019103A1 (ko) 2022-01-27
TW202205429A (zh) 2022-02-01
US20230178378A1 (en) 2023-06-08
JP7413542B2 (ja) 2024-01-15
WO2022019103A1 (ja) 2022-01-27

Similar Documents

Publication Publication Date Title
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
JP4968861B2 (ja) 基板のエッチング方法及びシステム
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
KR102441239B1 (ko) 에칭 방법
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
KR20200043527A (ko) 처리 장치 및 기판 처리 장치
KR102030232B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101707295B1 (ko) 산화물 에칭 방법
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
TWI692806B (zh) 基板處理方法及基板處理裝置
US10734243B2 (en) Etching method and substrate processing system
TW202030794A (zh) 蝕刻方法、蝕刻裝置以及記憶媒體
KR102149082B1 (ko) 실리콘 산화막을 제거하는 방법
TWI756425B (zh) 蝕刻方法
US20110303639A1 (en) Methods for processing substrates having metal hard masks
JP7145740B2 (ja) エッチング方法
KR20230040358A (ko) 에칭 방법 및 에칭 장치
KR20200143260A (ko) 에칭 방법 및 에칭 장치
KR20220143082A (ko) 유동성 갭 충전 막을 위한 다단계 프로세스
KR102395352B1 (ko) 반송 방법
US20230420295A1 (en) Treatment of tungsten surface for tungsten gap-fill
KR20130069023A (ko) 기판처리시스템

Legal Events

Date Code Title Description
A201 Request for examination