KR102030232B1 - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR102030232B1
KR102030232B1 KR1020170044829A KR20170044829A KR102030232B1 KR 102030232 B1 KR102030232 B1 KR 102030232B1 KR 1020170044829 A KR1020170044829 A KR 1020170044829A KR 20170044829 A KR20170044829 A KR 20170044829A KR 102030232 B1 KR102030232 B1 KR 102030232B1
Authority
KR
South Korea
Prior art keywords
gas
chamber
sublimation
inert gas
wafer
Prior art date
Application number
KR1020170044829A
Other languages
English (en)
Other versions
KR20170115962A (ko
Inventor
도모아키 오기와라
히로유키 다카하시
다쿠야 아베
마사히코 도미타
신야 이와시타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170115962A publication Critical patent/KR20170115962A/ko
Application granted granted Critical
Publication of KR102030232B1 publication Critical patent/KR102030232B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

산화막 제거의 스루풋을 향상시킬 수 있는 기판 처리 방법을 제공한다. 산화막 제거 처리는, 챔버(25)의 내부에 수용된 웨이퍼(W)에 대하여 불화수소 가스 및 암모니아 가스를 공급함으로써, 실리콘 산화막(57)을 반응 생성물로 변질시키는 COR 공정과, 챔버(25)의 내부에의 불화수소 가스의 공급을 정지함으로써, 반응 생성물을 승화시켜서 웨이퍼(W)로부터 제거하는 PHT 공정을 갖고, 챔버(25)의 내부에 불활성 가스를 공급함으로써 PHT 공정에서의 챔버(25)의 내부의 압력을, COR 공정에서의 챔버(25)의 내부의 압력보다도 높게 한다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판 처리 방법 및 기판 처리 장치에 관한 것으로, 특히 산화막을 제거하는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
실리콘 웨이퍼(이하, 「웨이퍼」라고 함)를 사용한 전자 디바이스의 제조 방법에서는, 예를 들어 웨이퍼의 표면에 도전막이나 절연막을 성막하는 성막 공정, 성막된 도전막이나 절연막 상에 소정의 패턴의 포토레지스트층을 형성하는 리소그래피 공정, 포토레지스트층을 마스크로서 사용하여, 처리 가스로부터 생성된 플라즈마에 의해 도전막을 게이트 전극에 성형하거나, 또는 절연막에 배선 홈이나 콘택트 홀을 성형하는 에칭 공정 등이, 반복해서 실행된다.
일례로서, 어떤 전자 디바이스의 제조 방법에서는, 웨이퍼의 표면에 형성된 폴리실리콘막에 소정의 패턴으로 홈을 형성한 후에, 이 홈을 매립하는 산화막으로서의 실리콘 산화막을 형성하고, 계속해서, 이 실리콘 산화막을 소정의 두께가 되도록 에칭 등에 의해 제거하는 경우가 있다.
이때, 실리콘 산화막의 제거 방법으로서, 웨이퍼에 COR(Chemical Oxide Removal) 처리 및 PHT(Post Heat Treatment) 처리를 실시하는 기판 처리 방법이 알려져 있다. COR 처리는, 실리콘 산화막과 가스 분자를 화학 반응시켜서 반응 생성물을 반응 생성하는 처리이다. PHT 처리는, COR 처리가 실시된 웨이퍼를 가열하여, COR 처리의 화학 반응에 의해 웨이퍼에 생성된 반응 생성물을 승화시켜, 웨이퍼로부터 제거하는 처리이다.
이들 COR 처리 및 PHT 처리로 이루어지는 기판 처리 방법을 실행하는 기판 처리 장치로서, 화학 반응 처리실(COR 처리실)과, 화학 반응 처리실에 접속된 열 처리실(PHT 처리실)을 구비하는 기판 처리 장치가 알려져 있다(예를 들어, 특허문헌 1 참조). 또한, 동일한 처리실의 내부에서, 웨이퍼에 대하여 저온에서 COR 처리를 행한 후에, 웨이퍼를 가열해서 소정 온도로 승온함으로써 PHT 처리를 행하는 기판 처리 장치가 제안되어 있다(예를 들어, 특허문헌 2 참조).
일본 특허 공개 제2008-160000호 공보 일본 특허 공개 제2007-266455호 공보
그러나, PHT 처리에서는 승화한 생성물이 웨이퍼의 근방에 머물러, 웨이퍼로부터의 새로운 반응 생성물의 승화를 저해하는 경우가 있다. 그 결과, PHT 처리에 시간을 요하여, 산화막 제거의 스루풋을 향상시킬 수 없다는 문제가 있다.
본 발명은, 산화막 제거의 스루풋을 향상시킬 수 있는 기판 처리 방법 및 기판 처리 장치를 제공한다.
본 발명의 기판 처리 방법은, 기판의 표면에 형성된 산화막을 제거하는 기판 처리 방법으로서, 처리실의 내부에 수용된 상기 기판에 대하여 할로겐 원소 함유 가스 및 염기성 가스를 공급함으로써, 상기 산화막을 반응 생성물로 변질시키는 반응 공정과, 상기 처리실의 내부에의 상기 할로겐 원소 함유 가스의 공급을 정지함으로써, 상기 반응 생성물을 승화시켜서 상기 기판으로부터 제거하는 승화 공정을 갖고, 상기 처리실의 내부에 불활성 가스를 공급함으로써 상기 승화 공정에서의 상기 처리실의 내부의 압력을, 상기 반응 공정에서의 상기 처리실의 내부의 압력보다도 높게 하는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 기판 처리 장치는, 기판을 수용하는 처리실과, 할로겐 원소 함유 가스, 염기성 가스 및 불활성 가스를 선택적으로 상기 처리실의 내부에 공급하는 가스 공급 유닛을 구비하고, 상기 가스 공급 유닛은, 상기 처리실의 내부에 상기 할로겐 원소 함유 가스 및 상기 염기성 가스를 공급함으로써, 상기 적재대에 적재된 기판에 형성된 산화막을 반응 생성물로 변질시키는 반응 공정을 실행하고, 또한 상기 처리실의 내부에의 상기 할로겐 원소 함유 가스의 공급을 정지함으로써, 상기 반응 생성물을 승화시켜서 상기 기판으로부터 제거하는 승화 공정을 실행하고, 상기 가스 공급 유닛은, 또한 상기 처리실의 내부에 불활성 가스를 공급함으로써 상기 승화 공정에서의 상기 처리실의 내부의 압력을, 상기 반응 공정에서의 상기 처리실의 내부의 압력보다도 높게 하는 것을 특징으로 한다.
본 발명에 따르면, 처리실의 내부에 불활성 가스를 공급함으로써 승화 공정에서의 처리실의 내부의 압력을, 반응 공정에서의 처리실의 내부의 압력보다도 높게 하므로, 승화 공정에서 처리실의 내부에 불활성 가스의 흐름이 발생하여, 해당 불활성 가스의 흐름에 의해 기판으로부터 승화한 반응 생성물의 가스가 기판의 근방으로부터 제거된다. 그 결과, 기판으로부터의 반응 생성물의 승화가 촉진되어, 결과로서 산화막 제거의 스루풋을 향상시킬 수 있다.
도 1은 본 발명의 실시 형태에 관한 기판 처리 장치를 구비하는 기판 처리 시스템의 구성을 개략적으로 도시하는 평면도이다.
도 2는 도 1에서의 에칭 장치의 구성을 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 실시 형태에 관한 기판 처리 방법으로서의 산화막 제거 처리를 나타내는 공정도이다.
도 4는 웨이퍼로부터의 반응 생성물의 승화의 정체를 설명하기 위한 단면도이다.
도 5는 도 3의 산화막 제거 처리의 PHT 공정에서의 승화 가스의 제거 방법을 설명하기 위한 공정도이다.
도 6은 PHT 공정에서의 불활성 가스의 공급량을 변화시켰을 때의 도 3의 산화막 제거 처리에 있어서의 에칭량을 나타내는 그래프이다.
도 7은 도 2의 에칭 장치의 변형예의 구성을 개략적으로 도시하는 단면도이며, 도 7의 (A)는 제1 변형예를 나타내고, 도 7의 (B)는 제2 변형예를 나타낸다.
도 8은 도 3의 산화막 제거 처리의 COR 공정 및 PHT 공정에서의 각종 가스의 공급 개시나 공급 정지를 나타내는 타이밍 차트이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다.
도 1은, 본 발명의 실시 형태에 관한 기판 처리 장치를 구비하는 기판 처리 시스템의 구성을 개략적으로 도시하는 평면도이다. 도 1에서는, 이해를 용이하게 하기 위해서 일부의 구성 요소가 들여다 보이도록 묘화된다.
도 1에서, 기판 처리 시스템(10)은, 피처리 기판인 반도체 웨이퍼(이하, 간단히 「웨이퍼」라고 함)를 반출입하는 반출입부(11)와, 반출입부(11)에 인접해서 설치된 2개의 로드 로크실(12)과, 각 로드 로크실(12)에 각각 인접해서 설치되고, 웨이퍼(W)에 대하여 열처리를 실시하는 열처리 장치(13)와, 각 열처리 장치(13)에 각각 인접해서 설치되고, 웨이퍼(W)에 대하여 COR 처리 및 PHT 처리로 이루어지는 산화막 제거 처리를 실시하는 에칭 장치(14)와, 제어 유닛(15)을 구비한다.
반출입부(11)는, 웨이퍼(W)를 반송하는 웨이퍼 반송 기구(16)가 내부에 설치된 로더 모듈실(17)을 갖는다. 웨이퍼 반송 기구(16)는, 웨이퍼(W)를 대략 수평으로 유지하는 2개의 반송 아암(16a, 16b)을 갖는다. 로더 모듈실(17)의 길이 방향의 측부에는, 로드 포트(18)가 설치되고, 로드 포트(18)에는, 복수의 웨이퍼(W)를 수용 가능한 캐리어(C)가, 예를 들어 3개, 적재, 접속 가능하다. 또한, 로더 모듈실(17)에 인접하여, 웨이퍼(W)를 회전시켜서 편심량을 광학적으로 구하고, 또한 위치 정렬을 행하는 오리엔터(19)가 설치된다.
반출입부(11)에 있어서, 웨이퍼(W)는, 반송 아암(16a, 16b)에 의해 유지되고, 웨이퍼 반송 기구(16)에 의해 대략 수평면 내에서 직진 이동, 승강됨으로써, 원하는 위치에 반송된다. 또한, 로드 포트(18) 상의 캐리어(C), 오리엔터(19), 로드 로크실(12)에 대하여 각각 반송 아암(16a, 16b)이 진퇴함으로써, 웨이퍼(W)가 이들 사이에서 반출입된다.
각 로드 로크실(12)은, 로더 모듈실(17)과의 사이에 게이트 밸브(20)가 개재된 상태에서, 로더 모듈실(17)에 각각 연결된다. 각 로드 로크실(12)의 내부에는, 웨이퍼(W)를 반송하는 웨이퍼 반송 기구(21)가 설치된다. 또한, 로드 로크실(12)은, 소정의 진공도까지 진공화 자유로이 구성된다.
웨이퍼 반송 기구(21)는, 웨이퍼(W)를 대략 수평으로 유지하는 피크를 갖는 다관절 아암 구조를 구비하고, 다관절 아암 구조를 단축시킨 상태에서 피크가 로드 로크실(12)의 내부에 위치하고, 다관절 아암 구조를 신장시킴으로써, 피크가 열처리 장치(13)에 도달하고, 다관절 아암 구조를 더욱 신장시킴으로써, 피크가 에칭 장치(14)에 도달한다. 이에 의해, 웨이퍼 반송 기구(21)는, 웨이퍼(W)를 로드 로크실(12), 열처리 장치(13) 및 에칭 장치(14)의 사이에서 반송한다.
열처리 장치(13)는 진공화 가능한 챔버(22)를 갖는다. 챔버(22)의 내부에는, 웨이퍼(W)를 적재하는 적재대(도시 생략)가 설치되고, 적재대에는 히터(도시 생략)가 매설된다. 열처리 장치(13)에서는, 에칭 장치(14)에 있어서 COR 처리 및 PHT 처리가 반복해서 실시된 웨이퍼(W)가, 적재대에 적재되고, 또한 히터에 의해 가열됨으로써, 산화막 제거 처리 후에 웨이퍼(W)에 존재하는 잔사물을 기화시켜서 제거한다.
챔버(22)의 로드 로크실(12)측에는, 로드 로크실(12)과의 사이에서 웨이퍼(W)를 반송하기 위한 반출입구(도시 생략)가 형성되고, 이 반출입구는 게이트 밸브(23)에 의해 개폐된다. 또한, 챔버(22)의 에칭 장치(14)측에는, 에칭 장치(14)와의 사이에서 웨이퍼(W)를 반송하기 위한 반출입구(도시 생략)가 형성되고, 이 반출입구는 게이트 밸브(24)에 의해 개폐된다.
챔버(22)의 측벽 상부에는, 도시하지 않은 가스 공급로가 접속되고, 이 가스 공급로는, 도시하지 않은 가스 공급 유닛에 접속된다. 또한, 챔버(22)의 저벽에는 도시하지 않은 배기로가 접속되고, 이 배기로는 도시하지 않은 진공 펌프에 접속된다. 또한, 가스 공급 유닛으로부터 챔버(22)에의 가스 공급로에는 유량 조절 밸브가 설치되고, 한편, 배기로에는 압력 조정 밸브가 설치되어, 이들 밸브를 조정함으로써, 챔버(22)의 내부를 소정 압력으로 유지하면서 열처리를 웨이퍼(W)에 실시할 수 있다.
도 2는, 도 1에서의 에칭 장치의 구성을 개략적으로 도시하는 단면도이다.
도 2에서, 에칭 장치(14)는, 처리실인 챔버(25)와, 챔버(25)의 내부에 배치된 적재대(26)와, 챔버(25)의 상부에 적재대(26)와 대향하도록 배치된 샤워 헤드(27)를 갖는다. 또한, 에칭 장치(14)는, 챔버(25)의 내부의 가스 등을 배기하는 배기 유닛으로서, TMP(Turbo Molecular Pump)(28)와, TMP(28) 및 챔버(25)로부터 연신되는 배기 덕트(29)와의 사이에 배치되고, 챔버(25)의 내부 압력을 제어하는 가변식 밸브로서의 APC(Adaptive Pressure Control) 밸브(30)를 갖는다.
샤워 헤드(27)는, 하층부(31) 및 상층부(32)로 이루어지는 2층 구조를 갖고, 하층부(31) 및 상층부(32)의 각각에 하층 버퍼실(33) 및 상층 버퍼실(34)을 갖는다. 하층 버퍼실(33) 및 상층 버퍼실(34)은, 각각 가스 통기 구멍(35, 36)을 통해서 챔버(25)의 내부에 연통한다. 즉, 샤워 헤드(27)는, 하층 버퍼실(33) 및 상층 버퍼실(34)에 각각 공급되는 가스의 챔버(25)의 내부에의 내부 통로를 갖는 계층 형상으로 적층된 2개의 판상체(하층부(31), 상층부(32))로 이루어진다.
챔버(25)는, 암모니아(NH3) 가스 공급계(37) 및 불화수소(HF) 가스 공급계(38)에 접속된다. 암모니아 가스 공급계(37)는, 하층부(31)의 하층 버퍼실(33)에 연통하는 암모니아 가스 공급관(39)과, 암모니아 가스 공급관(39)에 배치된 암모니아 가스 밸브(40)와, 암모니아 가스 공급관(39)에 접속된 암모니아 가스 공급부(41)를 구비한다. 암모니아 가스 공급부(41)는, 암모니아 가스 공급관(39)을 통해서 하층 버퍼실(33)에 암모니아 가스를 공급하고, 그때 공급하는 암모니아 가스의 유량을 조절한다. 암모니아 가스 밸브(40)는, 암모니아 가스 공급관(39)의 차단·연통을 자유로이 행한다.
또한, 암모니아 가스 공급계(37)는, 질소(N2) 가스 공급부(42)와, 질소 가스 공급부(42)에 접속된 질소 가스 공급관(43)과, 질소 가스 공급관(43)에 배치된 질소 가스 밸브(44)를 갖는다. 질소 가스 공급관(43)은, 하층 버퍼실(33) 및 암모니아 가스 밸브(40)의 사이에서 암모니아 가스 공급관(39)에 접속된다. 질소 가스 공급부(42)는, 질소 가스 공급관(43) 및 암모니아 가스 공급관(39)을 통해서, 하층 버퍼실(33)에 질소 가스를 공급한다. 또한, 질소 가스 공급부(42)는, 공급하는 질소 가스의 유량을 조절한다. 질소 가스 밸브(44)는, 질소 가스 공급관(43)의 차단·연통을 자유로이 행한다.
에칭 장치(14)에서는, 암모니아 가스 밸브(40) 및 질소 가스 밸브(44)의 개폐를 전환함으로써, 하층 버퍼실(33), 나아가 챔버(25)의 내부에 공급하는 가스종을 선택적으로 전환한다.
불화수소 가스 공급계(38)는, 상층부(32)의 상층 버퍼실(34)에 연통하는 불화수소 가스 공급관(45)과, 불화수소 가스 공급관(45)에 배치된 불화수소 가스 밸브(46)와, 불화수소 가스 공급관(45)에 접속된 불화수소 가스 공급부(47)를 구비한다. 불화수소 가스 공급부(47)는, 불화수소 가스 공급관(45)을 통해서 상층 버퍼실(34)에 불화수소 가스를 공급한다. 또한, 불화수소 가스 공급부(47)는, 공급하는 불화수소 가스의 유량을 조절한다. 불화수소 가스 밸브(46)는, 불화수소 가스 공급관(45)의 차단·연통을 자유로이 행한다. 샤워 헤드(27)의 상층부(32)는, 도시하지 않은 히터를 내장하고, 이 히터에 의해, 상층 버퍼실(34)의 내부의 불화수소 가스를 가열한다.
또한, 불화수소 가스 공급계(38)는, 아르곤(Ar) 가스 공급부(48)와, 아르곤 가스 공급부(48)에 접속된 아르곤 가스 공급관(49)과, 아르곤 가스 공급관(49)에 배치된 아르곤 가스 밸브(50)를 갖는다. 아르곤 가스 공급관(49)은, 상층 버퍼실(34) 및 불화수소 가스 밸브(46)의 사이에서 불화수소 가스 공급관(45)에 접속된다. 아르곤 가스 공급부(48)는, 아르곤 가스 공급관(49) 및 불화수소 가스 공급관(45)을 통해서 상층 버퍼실(34)에 아르곤 가스를 공급한다. 또한, 아르곤 가스 공급부(48)는, 공급하는 아르곤 가스의 유량을 조절한다. 아르곤 가스 밸브(50)는, 아르곤 가스 공급관(49)의 차단·연통을 자유로이 행한다.
에칭 장치(14)에서는, 암모니아 가스 공급계(37)의 암모니아 가스 공급부(41)와 불화수소 가스 공급계(38)의 불화수소 가스 공급부(47)가 협동하여, 샤워 헤드(27)로부터 챔버(25)의 내부에 공급되는 암모니아 가스와 불화수소 가스의 유량비를 조정한다. 또한, 상술한 바와 같이, 에칭 장치(14)는, 챔버(25)의 내부에서 비로소 암모니아 가스 및 불화수소 가스가 혼합하도록 설계(포스트-믹스 설계)되어 있다. 이에 의해, 암모니아 가스와 불화수소 가스가 챔버(25)의 내부에 도입되기 전에 혼합되어서 반응하는 것을 방지한다. 또한, 에칭 장치(14)는, 챔버(25)의 측벽에 도시하지 않은 히터를 내장하고, 이에 의해, 챔버(25)의 내부의 분위기 온도의 저하를 방지하고, 나아가, 산화막 제거 처리의 재현성을 향상시킨다. 또한, 측벽의 온도를 제어함으로써, 산화막 제거 처리 시에 챔버(25)의 내부에서 생성한 반응 생성물이나 부생성물이 측벽의 내측에 부착되는 것을 억제할 수 있다.
적재대(26)는 챔버(25)의 저부에 고정된다. 적재대(26)의 내부에는, 적재대(26)의 온도를 조절하는 온도 조절기(51)가 설치된다. 온도 조절기(51)는, 예를 들어 물 등의 온도 조절용 매체가 순환하는 관로를 구비하고, 당해 관로를 흐르는 온도 조절용 매체와 열교환이 행해짐으로써, 적재대(26)의 온도가 조절되고, 적재대(26) 상의 웨이퍼(W)의 온도가 제어된다.
적재대(26)는, 웨이퍼 반송 기구(21)와의 사이에서 웨이퍼(W)의 수수를 행하기 위해서, 웨이퍼(W)를 적재대(26)의 상면 상에서 승강시키는 도시하지 않은 리프트 핀을 구비한다. 또한, 에칭 장치(14)에서 실행되는 산화막 제거 처리의 상세에 대해서는, 후에 도 3을 참조하여 설명한다.
도 1로 돌아가서, 제어 유닛(15)은, 기판 처리 시스템(10)의 각 구성 요소를 제어하는 마이크로프로세서(컴퓨터)를 구비한 프로세스 컨트롤러(52)를 갖는다. 프로세스 컨트롤러(52)에는, 오퍼레이터가 기판 처리 시스템(10)을 관리하기 위해서 커맨드의 입력 조작 등을 행하는 키보드나 기판 처리 시스템(10)의 가동 상황을 가시화해서 표시하는 디스플레이 등을 갖는 유저 인터페이스(53)가 접속된다. 또한, 프로세스 컨트롤러(52)에는 기억부(54)가 접속된다. 기억부(54)는, 기판 처리 시스템(10)에서 실행되는 각종 처리, 예를 들어 에칭 장치(14)에서 행하여지는 산화막 제거 처리에 사용되는 처리 가스의 공급이나 챔버(25)의 내부의 배기 등을 프로세스 컨트롤러(52)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 기판 처리 시스템(10)의 각 구성 요소에 소정의 처리를 실행시키기 위한 제어 프로그램인 처리 레시피, 각종 데이터베이스 등을 저장한다. 제어 유닛(15)은, 처리 레시피 등을 기억부(54)로부터 호출해서 프로세스 컨트롤러(52)에 실행시킴으로써, 원하는 처리를 실행한다.
상술한 기판 처리 시스템(10)에서는, 게이트 밸브(20)를 개방한 상태에서 반출입부(11)의 캐리어(C)로부터 웨이퍼 반송 기구(16)의 반송 아암(16a, 16b) 중 어느 하나에 의해 웨이퍼(W)를 1매, 로드 로크실(12)에 반송하고, 로드 로크실(12) 내의 웨이퍼 반송 기구(21)의 피크에 전달한다. 그 후, 게이트 밸브(20)를 폐쇄해서 로드 로크실(12)의 내부를 진공 배기하고, 계속해서, 게이트 밸브(24)를 개방하고, 웨이퍼 반송 기구(21)의 피크를 에칭 장치(14)까지 신장시켜, 웨이퍼(W)를 에칭 장치(14)에 반송한다.
그 후, 웨이퍼 반송 기구(21)의 피크를 로드 로크실(12)로 되돌리고, 게이트 밸브(24)를 폐쇄하여, 에칭 장치(14)에 있어서 후술하는 바와 같이 산화막 제거 처리를 웨이퍼(W)에 실시한다. 산화막 제거 처리가 종료된 후, 게이트 밸브(23, 24)를 개방하고, 웨이퍼 반송 기구(21)의 피크에 의해 산화막 제거 처리가 실시된 웨이퍼(W)를 열처리 장치(13)에 반송하여, 열처리 장치(13)에 설치된 적재대에 적재한다. 그 후, 챔버(22)의 내부에 불활성 가스 등을 도입하면서, 히터에 의해 적재대 상의 웨이퍼(W)를 가열하여, 웨이퍼(W)의 잔사 등을 기화시켜서 제거한다.
계속해서, 열처리 장치(13)에서의 잔사 제거가 종료된 후, 게이트 밸브(23)를 개방하고, 웨이퍼 반송 기구(21)의 피크에 의해 열처리 장치(13)의 적재대 상의 웨이퍼(W)를 로드 로크실(12)에 퇴피(저장)시키고, 웨이퍼 반송 기구(16)의 반송 아암(16a, 16b) 중 어느 하나에 의해 당해 웨이퍼(W)를 캐리어(C)로 되돌린다. 이에 의해, 1매의 웨이퍼(W)의 처리가 완료된다.
또한, 기판 처리 시스템(10)에 있어서, 열처리 장치(13)는 필수가 아니다. 열처리 장치(13)를 설치하지 않는 경우에는, 산화막 제거 처리가 종료된 후의 웨이퍼(W)를 웨이퍼 반송 기구(21)의 피크에 의해 로드 로크실(12)에 퇴피(저장)시키고, 웨이퍼 반송 기구(16)의 반송 아암(16a, 16b) 중 어느 하나에 의해 캐리어(C)로 되돌리면 된다.
이어서, 에칭 장치(14)에서 실행되는 산화막 제거 처리에 대해서 설명한다. 도 3은, 본 실시 형태에 관한 기판 처리 방법으로서의 산화막 제거 처리를 나타내는 공정도이다. 도 3에서는, 웨이퍼(W)의 표면 근방의 확대 단면도를 사용해서 산화막 제거 처리의 각 공정이 설명된다. 또한, 도 3의 (A)에 도시한 바와 같이, 웨이퍼(W)는, 기재인 실리콘(Si)층(55)의 표면에 형성된 폴리실리콘막(56)에 소정의 패턴으로 홈이 형성되고, 이 홈에 실리콘 산화막(SiO2)(57)이 형성된 구조를 갖는다. 이하, 웨이퍼(W)로부터 실리콘 산화막(57)을 완전히 제거하는 처리에 대해서 설명하지만, 실리콘 산화막(57)을 부분적으로 제거하는 처리에도 본 발명을 적용할 수 있다. 또한, 웨이퍼(W)는, 개략적으로, 실리콘층(55)의 표면에 폴리실리콘막(56)을 형성하는 공정, 폴리실리콘막(56) 상에 소정 패턴의 레지스트막을 형성하는 공정, 레지스트막을 에칭 마스크로 해서 폴리실리콘막(56)을 에칭하여 홈을 형성하는 공정, 레지스트막을 제거하는 공정, 실리콘 산화막(57)을 형성하는 공정, 표면을 CMP(Chemical Mechanical Polishing) 처리 공정을 거쳐서 제작되고 있다. 따라서, 도 3의 (A)에 도시한 바와 같이, 산화막 제거 처리의 실행 전에는, 실리콘 산화막(57)과 폴리실리콘막(56)이 동일한 높이로 되어 있다. 실리콘 산화막(57)이 형성되는 홈은, 예를 들어 메모리 장치에 있어서의 소자 분리 영역이다.
먼저, 웨이퍼(W)가 적재대(26) 상에 적재되고, 챔버(25)가 밀폐되면, 질소 가스 공급부(42)와 아르곤 가스 공급부(48)로부터 챔버(25)의 내부에, 아르곤 가스가, 예를 들어 150sccm의 유량으로, 질소 가스가, 예를 들어 300sccm의 유량으로 공급된다. 또한, TMP(28)의 가동에 의해, 챔버(25)의 내부 압력이 대기압보다도 낮은 소정의 진공도, 예를 들어 2000mTorr(=266.63Pa)로 감압된 상태로 유지된다. 또한, 온도 조절기(51)에 의해, 웨이퍼(W)의 온도가 80℃ 내지 120℃의 범위의 일정 온도, 예를 들어 120℃로 유지된다. 또한, 웨이퍼(W)는, 산화막 제거 처리가 종료될 때까지의 동안에, 적재대(26) 상에서 일정 온도로 유지된다.
계속해서, 실리콘 산화막(57)의 표면측의 일부를 암모니아 가스 및 불화수소 가스와 반응시켜서 반응 생성물로 변화시키는 반응 공정(이하, 「COR 공정」이라고 함)의 처리를 웨이퍼(W)에 실시한다. COR 공정에서는, 먼저, 암모니아 가스 공급부(41)로부터 챔버(25)의 내부에 암모니아 가스가 공급된다. 이때, 암모니아 가스의 유량은, 예를 들어 300sccm이 된다. 챔버(25)의 내부에는, 아르곤 가스가, 예를 들어 150sccm의 유량으로, 질소 가스가, 예를 들어 300sccm의 유량으로 계속해서 공급된다. 또한, 질소 가스와 아르곤 가스의 각 유량은 이들에 한정되지 않고, 또한 질소 가스 및 아르곤 가스 중 어느 하나의 공급을 정지해도 된다. 이때, TMP(28)의 가동에 의해, 챔버(25)의 내부의 압력은, 예를 들어 2000mTorr인 상태 그대로 유지된다.
그 후, 챔버(25)의 내부에 암모니아 가스를, 예를 들어 300sccm의 유량으로 계속해서 공급하면서, 불화수소 가스 공급부(47)로부터 챔버(25)의 내부에 불화수소 가스를, 예를 들어 450sccm의 유량으로 공급한다. 암모니아 가스와 불화수소 가스의 공급 시간은, 예를 들어 3초가 된다. 이때도, TMP(28)의 가동에 의해, 챔버(25)의 내부의 압력은, 예를 들어 2000mTorr인 상태 그대로 유지된다. 여기서, 챔버(25)의 내부에는, 미리, 암모니아 가스가 공급되어 있으므로, 불화수소 가스가 공급됨으로써, 챔버(25)의 내부의 분위기는 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스로 되어, 실리콘 산화막(57)이 혼합 가스에 폭로됨으로써, 플루오로규산암모늄((NH4)2SiF6: Ammonium hexa-fluorosilicate)(이하, 「AFS」라고 함)이나 수분 등의 반응 생성물이 하기 반응식에 따라서 생성된다.
SiO2+6HF+2NH3→(NH4)2SiF6+2H2O↑
도 3의 (B)는, 상기 반응식에 따라서 불화수소 가스와 암모니아 가스가 실리콘 산화막(57)을 변질시키는 COR 공정을 모식적으로 도시하고, 도 3의 (C)는, 주된 반응 생성물인 AFS가 실리콘 산화막(57) 상에 형성된 상태를 모식적으로 도시한다. 또한, 반응 생성물의 하나인 수분은 증발해서 기화한다.
계속해서, 에칭 장치(14)에서는, COR 공정에서 생성한 반응 생성물(주로 AFS)을 승화시킴으로써 웨이퍼(W)로부터 제거하기 위한 승화 공정(이하, 「PHT 공정」이라고 함)의 처리를 웨이퍼(W)에 실시한다. PHT 공정에서는, 챔버(25)의 내부에의 불화수소 가스와 암모니아 가스의 공급을 정지함과 함께, 아르곤 가스 및/또는 질소 가스를 공급한다. 또한, 웨이퍼(W)의 온도는, 온도 조절기(51)에 의해, COR 공정과 동일한 온도, 80℃ 내지 120℃의 범위의 일정 온도, 예를 들어 120℃로 유지된다. 도 3의 (D)는 주된 반응 생성물인 AFS가 승화하고 있는 상태를 모식적으로 도시한다.
1회째의 COR 공정과 이것에 이어지는 1회째의 PHT 공정이 종료된 후(도 3의 (E))에는, 실리콘 산화막(57)이 완전히 제거될 때까지, 복수회, COR 공정과 PHT 공정을 반복해서 실행한다. 도 3의 (F)는 2회째의 COR 공정을, 도 3의 (G)는 2회째의 PHT 공정을, 도 3의 (H)는 3회째의 COR 공정을, 도 3의 (I)는 3회째의 PHT 공정을 각각 모식적으로 도시한다. COR 공정과 PHT 공정은, 필요에 따라 4회 이상 행하여지는 경우도 있으며, 2회로 종료되는 경우도 있다. 또한, 2회째 및 3회째의 COR 공정의 처리 조건은, 1회째의 COR 공정의 처리 조건과 동일하고, 2회째 및 3회째의 PHT 공정의 처리 조건은, 1회째의 PHT 공정의 처리 조건과 동일하기 때문에, 이들 공정에 관한 설명은 생략한다.
도 3의 (J)는 최종적으로 실리콘 산화막(57)이 완전히 제거된 상태를 모식적으로 도시한다. 산화막 제거 처리가 실시되어 실리콘 산화막(57)이 완전히 제거된 웨이퍼(W)는, 열처리 장치(13)에 반송되어, 웨이퍼(W)를 소정 온도로 가열한 상태에서 질소 가스(또는 아르곤 가스)를 소정 시간(예를 들어, 5초), 챔버(22) 내에 공급함으로써, 웨이퍼(W)에 존재하는 잔사를 기화해서 제거한다. 또한, 이 잔사 제거 처리는, 에칭 장치(14)에 있어서, 최후의 PHT 공정과 연속해서 행할 수도 있다.
그런데, 산화막 제거 처리의 스루풋을 향상시키기 위해서는, COR 공정의 처리 시간뿐만 아니라 PHT 공정의 처리 시간도 짧게 할 필요가 있다. 따라서, PHT 공정의 처리 시간은, COR 공정에서 생성된 반응 생성물을 완전히 제거할 수 있는 시간이며, 또한 가능한 한 짧은 시간으로 설정된다. 그러나, PHT 공정에서는 하기 반응식에 따라서 웨이퍼(W)로부터 반응 생성물(주로 AFS)이 승화한다.
(NH4)2SiF6(고체)→(NH4)2SiF6↑
(NH4)2SiF6(고체)→2NH3↑+SiF4↑+2HF↑
따라서, 도 4에 도시한 바와 같이, 챔버(25)의 내부의 웨이퍼(W)의 근방에, 승화에 의해 기화한 AFS, NH3, SiF4나 HF의 가스(이하, 이들을 통합해서 「승화 가스」라고 함)(58)가 머물러, 승화 가스(58)의 농도가 높아지는 경우가 있다. 승화 가스(58)의 농도가 높아지면, 상기 각 식에서의 좌변에서부터 우변으로의 반응이 정체되어, 웨이퍼(W)로부터의 반응 생성물의 승화가 정체된다. 그 결과, COR 공정에서 생성된 반응 생성물의 제거에 시간을 요하여, 산화막 제거 처리의 스루풋이 저하된다는 우려가 있다. 본 실시 형태에서는, 이것에 대응하여, PHT 공정에서 웨이퍼(W)의 근방으로부터 승화 가스(58)를 제거하여, 웨이퍼(W)로부터의 반응 생성물의 승화를 촉진한다.
도 5는, 도 3의 산화막 제거 처리의 PHT 공정에서의 승화 가스의 제거 방법을 설명하기 위한 공정도이다.
도 3의 산화막 제거 처리에서는, COR 공정에서 불활성 가스인 아르곤 가스 및 질소 가스를, 예를 들어 합계 450sccm의 유량으로 챔버(25)의 내부에 공급하고 있지만, PHT 공정에서는, 불활성 가스를, COR 공정에서의 불활성 가스의 유량의 3배 이상의 유량, 예를 들어 1350scccm 이상의 유량으로 챔버(25)의 내부에 공급한다. 이때, 불활성 가스의 공급량의 증가에 수반해서, 결과적으로, 챔버(25)의 내부의 압력이 COR 공정에서의 챔버(25)의 내부의 압력보다도 높아진다. 불활성 가스의 공급량이 증가하면, 챔버(25)의 내부에 불활성 가스의 흐름(59)이 발생하여, 웨이퍼(W)의 근방에 머무르는 승화 가스(58)가 웨이퍼(W)의 근방으로부터 제거된다(도 5의 (A)). 그 결과, 상기 각 식에서의 좌변에서부터 우변으로의 반응이 진행되고, 웨이퍼(W)로부터의 반응 생성물의 승화가 촉진되어(도 5의 (B)), 산화막 제거의 스루풋을 향상시킬 수 있다.
상술한 바와 같이, 도 3의 산화막 제거 처리에서는, 웨이퍼(W)로부터의 반응 생성물의 승화가 촉진되기 때문에, PHT 공정의 처리 시간을 짧게 할 수 있어, 예를 들어 PHT 공정의 처리 시간은 5초, 바람직하게는 3초로 설정된다.
또한, PHT 공정에서 증가되는 불활성 가스의 공급량이, 질소 가스 공급부(42)나 아르곤 가스 공급부(48)로부터의 질소 가스나 아르곤 가스의 최대 공급량을 초과하는 경우가 있다. 이것에 대응하여, 에칭 장치(14)는, 불활성 가스를 추가해서 공급하기 위한 불활성 가스 저장 탱크(60)(가스 저장 유닛, 가스 공급 유닛)를 갖는다. 불활성 가스 저장 탱크(60)는, 소정량의 불활성 가스, 예를 들어 질소 가스나 아르곤 가스를 미리 저장하고, PHT 공정에서 챔버(25)의 내부에 저장된 불활성 가스를 공급한다. 이에 의해, PHT 공정에서 불활성 가스의 공급이 부족하여, 챔버(25)의 내부에서 불활성 가스의 흐름(59)이 발생하지 않는 사태가 발생하는 것을 회피할 수 있다. 여기서, 불활성 가스 저장 탱크(60)가 저장하는 불활성 가스의 소정량은, PHT 공정에서 소정의 시간에 걸쳐, COR 공정에서 공급되는 불활성 가스의 유량의 3배 이상의 유량으로 공급 가능한 양이다. 또한, 불활성 가스 저장 탱크(60)로부터 공급되는 불활성 가스는, 질소 가스 및 아르곤 가스 중 어느 하나이어도 되고, 또는 이들의 혼합 가스이어도 된다.
그런데, PHT 공정에서 대유량의 불활성 가스가, 비교적 용량이 큰 챔버(25)의 내부에 급속하게 공급되면, 단열 팽창에 의해 공급되는 불활성 가스의 온도가 저하될 우려가 있다. 공급되는 불활성 가스의 온도가 저하되면, 적재대(26)에 적재된 웨이퍼(W)가 냉각되어, 반응 생성물의 승화가 정체된다. 이것에 대응하여, 에칭 장치(14)는, 불활성 가스 저장 탱크(60)에 저장되는 불활성 가스를 가열하는 히터(61)(가스 가열 유닛)를 갖는다. 통상, 웨이퍼(W)의 온도가 80℃를 하회하면, 반응 생성물의 승화가 극단적으로 정체되는데, 히터(61)는, 불활성 가스 저장 탱크(60)로부터 공급되어 챔버(25)의 내부에서 팽창한 불활성 가스의 온도가 80℃ 이상, 바람직하게는 120℃ 이상이 되도록, 불활성 가스 저장 탱크(60)에 저장되는 불활성 가스를 가열한다. 이에 의해, PHT 공정에서의 웨이퍼(W)의 온도 저하를 억제할 수 있어, 웨이퍼(W)로부터의 반응 생성물의 승화 효율이 저하되는 것을 방지할 수 있다.
상술한 바와 같이, PHT 공정에서 대유량의 불활성 가스를 챔버(25)의 내부에 공급한 경우, 발생한 불활성 가스의 흐름(59)에 의해, 챔버(25)의 내부에서 파티클이 휘말려 올라가 웨이퍼(W)에 부착되고, 나아가, 웨이퍼(W)에 형성된 전자 디바이스에 있어서 파티클에 기인하는 문제가 발생할 우려가 있다. 이것에 대응하여, 도 3의 산화막 제거 처리에서는, PHT 공정에서의 불활성 가스의 공급량이, COR 공정에서의 챔버(25)의 내부 압력과, PHT 공정에서의 챔버(25)의 내부 압력과의 차가 4Torr 이내로 되도록 제한된다. 파티클은 챔버(25)의 내부의 압력 변화가 그다지 크지 않으면 휘말려 올라가지 않으므로, 이에 의해, 챔버(25)의 내부에서 파티클이 휘말려 올라가는 것을 억제할 수 있어, 파티클이 웨이퍼(W)에 부착되는 것을 방지할 수 있다.
또한, 도 3의 산화막 제거 처리에서는, COR 공정과 PHT 공정이, 복수회, 반복하여 실행되므로, 1회의 COR 공정에서의 실리콘 산화막(57)의 반응 생성물로의 변질량을 저감시킬 수 있다. 이에 의해, PHT 공정에서 제거할 반응 생성물의 양을 감소시킬 수 있어, 반응 생성물을 확실하게 제거할 수 있다. 그 결과, 잔존하는 반응 생성물이 실리콘 산화막(57)을 덮고, 계속되는 COR 공정에서 실리콘 산화막(57)과 혼합 가스의 반응을 저해하는 것을 억제할 수 있다. 이에 의해, 반응 생성물로의 변질 효율을 높은 수준으로 유지할 수 있어, 산화막 제거의 스루풋을 확실하게 향상시킬 수 있다.
도 6은, PHT 공정에서의 불활성 가스의 공급량을 변화시켰을 때의 도 3의 산화막 제거 처리에 있어서의 에칭량을 나타내는 그래프이다. 불활성 가스의 공급량으로서, 3 수준의 공급량, 구체적으로는, 2400sccm, 1200sccm 및 450sccm이 설정되었다. 또한, 웨이퍼(W)에 실리콘 산화막(57)뿐만 아니라 질화규소(SiN)막이 형성되는 경우가 있고, 질화규소도 COR 공정에서 불화수소 가스 및 암모니아 가스를 포함하는 혼합 가스와 반응해서 반응 생성물을 생성하므로, 여기서는, 실리콘 산화막(57)의 에칭량뿐만 아니라 질화규소막의 에칭량도 측정되었다. 또한, COR 공정은 3초간 계속되고, 당해 COR 공정에서는, 암모니아 가스가 300sccm의 유량으로 공급되고, 불화수소 가스가 450sccm의 유량으로 공급되고, 불활성 가스가 450sccm의 유량으로 공급되어, 챔버(25)의 내부의 압력이 2000mTorr로 유지되었다. 또한, PHT 공정은 5초간 계속되고, COR 공정 및 PHT 공정이 50회 반복되었다.
도 6에 도시한 바와 같이, PHT 공정에서의 불활성 가스의 공급량이 COR 공정에서의 불활성 가스의 공급량의 3배 미만인 경우(1200sccm이나 450sccm)에 비해, PHT 공정에서의 불활성 가스의 공급량이 COR 공정에서의 불활성 가스의 공급량의 3배 이상인 경우(2400sccm)의 실리콘 산화막(57)의 에칭량이 대폭 증가하였다. 구체적으로는, 공급량이 450sccm인 경우에는 에칭량이 467.7Å이며, 공급량이 1200sccm인 경우에는 에칭량이 450.3Å이었던 것에 반해, 공급량이 2400sccm인 경우에는 에칭량이 988.8Å으로 되었다. 이것은, PHT 공정에서의 불활성 가스의 공급량이 증가함으로써, 더 강한 불활성 가스의 흐름(59)이 챔버(25)의 내부에서 발생하고, 웨이퍼(W)로부터의 반응 생성물의 승화가 촉진되어, 잔존하는 실리콘 산화막(57)이 완전히 제거할 수 없었던 반응 생성물에 의해 덮이는 일이 없고, 계속되는 COR 공정에서 실리콘 산화막(57)과 혼합 가스의 반응이 순조롭게 진행되어, 실리콘 산화막(57)의 반응 생성물로의 변질이 정체되지 않았기 때문이라고 추정되었다.
또한, PHT 공정에서의 불활성 가스의 공급량이 COR 공정에서의 불활성 가스의 공급량의 3배 미만인 경우(1200sccm이나 450sccm)에 비해, PHT 공정에서의 불활성 가스의 공급량이 COR 공정에서의 불활성 가스의 공급량의 3배 이상인 경우(2400sccm)의 질화규소막의 에칭량이 감소하였다. 구체적으로는, 공급량이 450sccm인 경우에는 에칭량이 2.2Å이며, 공급량이 1200sccm인 경우에는 에칭량이 2.1Å이었던 것에 반해, 공급량이 2400sccm인 경우에는 에칭량이 0.3Å으로 되었다. 이것은, 공급량이 2400sccm인 경우, COR 공정에서 실리콘 산화막(57)과 혼합 가스의 반응이 순조롭게 진행되어, 질화규소막과 반응하는 혼합 가스가 적어지고, 결과로서 질화규소막의 반응 생성물로의 변질이 진행되지 않았기 때문이라고 추정되었다. 또한, 질화규소막에 대한 실리콘 산화막(57)의 선택비는, PHT 공정에서의 불활성 가스의 공급량이 450sccm인 경우, 209.3이며, 공급량이 1200sccm인 경우, 210.6이었던 것에 반해, 공급량이 2400sccm인 경우, 3676.0이었다. 즉, 질화규소막을 에칭 스톱막으로서 사용하는 경우 등, 질화규소막을 적극적으로 제거하고 싶지 않은 경우에 PHT 공정에서의 불활성 가스의 공급량을 증가시키는 것이 바람직한 것을 알았다.
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니다.
예를 들어, 산화막 제거 처리에서 제거되는 실리콘 산화막의 종류는 특별히 한정되지 않고, 자연 산화막이나 BPSG막, HDP-SiO2막 등의 다양한 실리콘 산화막이어도 된다. 또한, 상기 실시 형태에서는, PHT 공정에서의 불활성 가스로서 질소 가스와 아르곤 가스를 사용했지만, 어느 한쪽만을 사용해도 되고, 헬륨 가스나 크세논 가스 등의 다른 불활성 가스를 단독으로 또는 혼합하여 사용해도 된다.
또한, APC 밸브(30)의 개구 면적은 한정되기 때문에, PHT 공정에서 대유량의 불활성 가스를 챔버(25)의 내부에 공급한 경우, 배기 가스의 컨덕턴스가 저하되어 승화 가스(58)가 챔버(25)의 내부에 정체되어, 불활성 가스의 흐름(59)이 발생하기 어려워질 우려가 있다. 이것에 대응하여, 도 7의 (A)에 도시한 바와 같이, 에칭 장치(14)의 배기 유닛에 배기 덕트(29)로부터 APC 밸브(30)를 우회해서 TMP(28)에 접속되는 바이패스 라인(62)을 설치하고, 바이패스 라인(62)에 당해 바이패스 라인(62)을 개폐하는 바이패스 밸브(63)를 설치해도 된다. 이때, PHT 공정에서는, 바이패스 밸브(63)를 밸브 개방해서 바이패스 라인(62)을 개통시켜, 챔버(25)의 내부로부터의 배기 가스를, APC 밸브(30)뿐만 아니라 바이패스 라인(62)도 경유해서 TMP(28)에 흘린다. 이에 의해, 배기 가스의 컨덕턴스를 향상시켜 승화 가스(58)가 챔버(25)의 내부에 머무는 것을 방지하여, 챔버(25)의 내부에서 확실하게 불활성 가스의 흐름(59)을 발생시킬 수 있다.
또한, 바이패스 라인(62)에 버퍼 탱크(64)를 설치하고, 배기 덕트(29) 및 버퍼 탱크(64)를 구획하는 탱크 밸브(65)나, 버퍼 탱크(64) 및 TMP(28)를 구획하는 탱크 밸브(66)를 설치해도 된다. 이때, PHT 공정에서는, 탱크 밸브(65)를 밸브 개방해서 배기 덕트(29) 및 버퍼 탱크(64)를 연통시켜, APC 밸브(30)를 완전히 통과할 수 없는 승화 가스(58)를 포함하는 배기 가스를 버퍼 탱크(64)에 도입해서 저장한다. 이에 의해, 승화 가스(58)가 챔버(25)의 내부에 머무는 것을 방지한다. 또한, 계속되는 COR 공정에서, 탱크 밸브(66)를 밸브 개방해서 버퍼 탱크(64) 및 TMP(28)를 연통시켜, 버퍼 탱크(64)에 저장된 배기 가스를 TMP(28)에 의해 배출한다.
또한, COR 공정에서의 암모니아 가스, 불화수소 가스나 불활성 가스(아르곤 가스, 질소 가스)의 공급 타이밍을 보다 미세하게 제어해도 된다. 도 8의 (A)는 COR 공정 및 PHT 공정에서의 각종 가스의 공급 개시나 공급 정지를 나타내는 타이밍 차트이다. 또한, 암모니아 가스 및 불화수소 가스 각각에 대해서, 「ON」은 가스가 공급되고 있는 것을 나타내고, 「OFF」는 가스의 공급이 정지된 것을 나타낸다. 또한, 불활성 가스는 공급이 도중에 끊어지지 않지만, 불활성 가스에 대해서 「대」는 공급량이 크고, 「소」는 공급량이 작은 것을 나타낸다.
도 8의 (A)의 타이밍 차트에서는, 시각 t0에서 COR 공정이 개시되어, 암모니아 가스와 불활성 가스가 챔버(25)의 내부에 공급된다. 또한, 시각 t1에서, 불화수소 가스가 챔버(25)의 내부에 공급된다. 계속되는 시각 t2에서 COR 공정으로부터 PHT 공정으로 이행하기 위해, 불화수소 가스와 암모니아 가스의 공급이 정지됨과 함께 불활성 가스의 공급량이 증가되어 챔버(25)의 내부의 압력이 높아지고, 그 후, 시각 t3에서 PHT 공정이 종료된다.
도 8의 (B)는 도 8의 (A)의 타이밍 차트가 실행되었을 때의 실제 챔버(25)의 내부의 압력 변화와 가스 공급/정지의 상태를 나타내는 차트이다. 도 2를 참조하여 설명한 바와 같이, 암모니아 가스 공급부(41)와 챔버(25)를 연결하는 암모니아 가스 공급관(39)의 도중에 암모니아 가스 밸브(40)가 설치되고, 암모니아 가스 공급관(39)에 있어서 암모니아 가스 밸브(40)로부터 챔버(25)까지는 일정한 배관 길이가 존재한다. 마찬가지로, 불화수소 가스 공급부(47)와 챔버(25)를 연결하는 불화수소 가스 공급관(45)의 도중에 불화수소 가스 밸브(46)가 설치되고, 불화수소 가스 공급관(45)에 있어서 불화수소 가스 밸브(46)로부터 챔버(25)까지도 일정한 배관 길이가 존재한다.
그 때문에, 시각 t0에서 암모니아 가스 밸브(40)를, 시각 t1에서 불화수소 가스 밸브(46)를 각각 밸브 개방해도, 도 8의 (B)에 도시한 바와 같이, 실제로는 암모니아 가스와 불화수소 가스가 챔버(25)의 내부에 공급될 때까지 시간 Δ의 지연이 발생한다. 여기에서는, 설명을 간단하게 하기 위해서, 암모니아 가스의 지연 시간과 불화수소 가스의 지연 시간을 동일한 Δ라고 하고 있다. 그리고, 암모니아 가스와 불화수소 가스의 공급을 정지하는 경우에는, 시각 t2에서 암모니아 가스 밸브(40)와 불화수소 가스 밸브(46)를 각각 밸브 페쇄해도, 잠시동안 암모니아 가스와 불화수소 가스가 챔버(25)의 내부에 계속해서 공급된다.
여기서, 도 3의 산화막 제거 처리에서는, 1회의 COR 공정의 처리 시간(3초)이 짧기 때문에, 예정량의 불화수소 가스가 챔버(25)의 내부에 공급되기 전에 불활성 가스의 공급량이 증가되면, 불활성 가스의 공급량의 증가에 기인해서 발생하는 불활성 가스의 흐름(59)에 의해, 불화수소 가스의 일부가 실리콘 산화막(57)과의 반응에 관여하지 않고 웨이퍼(W)의 근방으로부터 제거되고, 또한 불화수소 가스의 챔버(25)의 내부에서의 분포의 균일성이 저하된다. 그 결과, 실리콘 산화막(57)의 반응 생성물로의 변질량이 감소함과 함께, 반응 생성물의 생성에 대해서 면내 균일성이 저하될 우려가 있다. 또한, 암모니아 가스의 공급 시간은, 불화수소 가스의 공급 시간보다도 길기 때문에, 암모니아 가스의 공급 지연은, 그다지 문제가 되지 않는다.
따라서, 불화수소 가스 공급관(45)의 길이에 기인하는 공급 지연에 따라, 불활성 가스의 공급량을 증가시키는 타이밍을 조정하여, 불화수소 가스의 챔버(25)의 내부에의 공급이 종료되는 타이밍과, COR 공정으로부터 PHT 공정으로 이행 시에 불활성 가스의 공급량을 증가시키는 타이밍을 맞춰도 된다.
도 8의 (C)는 산화막 제거 처리의 변형예의 타이밍 차트이다. 도 8의 (C)에 도시하는 암모니아 가스, 불화수소 가스 및 불활성 가스의 타이밍 차트에서는, 시각 t2로부터 시간 Δ만큼 늦은 시각 t4에서, 불활성 가스의 공급량을 증가시킨다. 또한, PHT 공정의 종료 타이밍을 시각 t3으로부터 시간 Δ만큼 늦은 시각 t5로 연장함으로써, PHT 공정의 처리 시간을 확보하고 있다. 여기서, 시간 Δ는, 불화수소 가스 공급관(45)에 있어서의 불화수소 가스 밸브(46)에서부터 챔버(25)까지의 배관 길이에도 의존하지만, 대략, 1초 내지 3초, 바람직하게는 2초이면 충분하다. 한편, 스루풋을 저하시켜버리기 때문에, 불필요하게 긴 시간을 설정해버리는 것은 바람직하지 않다.
도 8의 (D)는 도 8의 (C)의 타이밍 차트가 실행되었을 때의 실제 챔버(25)의 내부의 압력 변화와 가스 공급/정지의 상태를 나타내는 차트이다. 도 8의 (D)에 도시한 바와 같이, 시각 t2로부터 시간 Δ만큼 늦은 시각 t4에서 불활성 가스의 공급량을 증가시킴으로써, 불화수소 가스의 챔버(25)의 내부에의 공급이 종료되는 타이밍과, 불활성 가스의 공급량을 증가시키는 타이밍이 일치한다. 이에 의해, 예정량의 불화수소 가스 모두가 실리콘 산화막(57)과의 반응에 관여한 후에, 불활성 가스의 흐름(59)이 발생하기 때문에, 일부의 불화수소 가스가 실리콘 산화막(57)과의 반응에 관여하지 않고 웨이퍼(W)의 근방으로부터 제거되지도 않으며, 또한 불화수소 가스의 챔버(25)의 내부에서의 분포의 균일성이 저하되지도 않는다. 그 결과, 소정량의 실리콘 산화막(57)을 반응 생성물로 확실하게 변질시킬 수 있음과 함께, 반응 생성물의 생성에 대해서 면내 균일성을 개선할 수 있다.
또한, 본 발명의 목적은, 상술한 실시 형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기록한 기억부(54)를, 제어 유닛(15)이 구비하는 프로세스 컨트롤러(52)에 공급하고, 프로세스 컨트롤러(52)의 CPU가 기억부(54)에 저장된 프로그램 코드를 판독해서 실행함으로써도 달성된다.
이 경우, 기억부(54)로부터 판독된 프로그램 코드 자체가 상술한 실시 형태의 기능을 실현하게 되고, 프로그램 코드 및 그 프로그램 코드를 기억한 기억부(54)는 본 발명을 구성하게 된다.
또한, 기억부(54)로서는, 예를 들어 RAM, NV-RAM, 플로피(등록 상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD(DVD-ROM, DVD-RAM, DVD-RW, DVD+RW) 등의 광 디스크, 자기 테이프, 불휘발성의 메모리 카드, 다른 ROM 등의 상기 프로그램 코드를 기억할 수 있는 것이면 된다. 또는, 상기 프로그램 코드는, 인터넷, 상용 네트워크, 또는 로컬 에리어 네트워크 등에 접속되는 도시하지 않은 컴퓨터나 데이터베이스 등으로부터 다운로드함으로써 프로세스 컨트롤러(52)에 공급되어도 된다.
또한, 프로세스 컨트롤러(52)가 판독한 프로그램 코드를 실행함으로써, 상기 실시 형태의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 기초하여, CPU상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 실시 형태의 기능이 실현되는 경우도 포함된다.
또한, 기억부(54)로부터 판독된 프로그램 코드가, 프로세스 컨트롤러(52)에 삽입된 기능 확장 보드나 프로세스 컨트롤러(52)에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램 코드의 지시에 기초하여, 그 기능 확장 보드나 기능 확장 유닛에 구비되는 CPU 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 실시 형태의 기능이 실현되는 경우도 포함된다.
상기 프로그램 코드의 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램 코드, OS에 공급되는 스크립트 데이터 등의 형태로 이루어져도 된다.
W : 웨이퍼 10 : 기판 처리 시스템
14 : 에칭 장치 25 : 챔버
58 : 승화 가스 59 : 불활성 가스의 흐름
60 : 불활성 가스 저장 탱크 61 : 히터

Claims (12)

  1. 기판의 표면에 형성된 산화막을 제거하는 기판 처리 방법이며,
    처리실의 내부에 수용된 상기 기판에 대하여 할로겐 원소 함유 가스 및 염기성 가스를 공급함으로써, 상기 산화막을 반응 생성물로 변질시키는 반응 공정과,
    상기 처리실의 내부로의 상기 할로겐 원소 함유 가스의 공급을 정지함으로써, 상기 반응 생성물을 승화시켜서 상기 기판으로부터 제거하는 승화 공정을 포함하고,
    상기 반응 공정 및 승화 공정은 동일한 처리실에서 행해지고,
    상기 반응 공정 및 승화 공정 시, 상기 기판의 온도는 일정하게 유지되며,
    상기 처리실의 내부에, 상기 승화 공정에 의해 발생한 승화 가스의 농도를 저하시키는 불활성 가스를 공급함으로써 상기 승화 공정에서의 상기 처리실의 내부의 압력을, 상기 반응 공정에서의 상기 처리실의 내부의 압력보다도 높게 하고,
    상기 승화 공정에서의 상기 처리실의 내부로의 상기 불활성 가스의 공급량을, 상기 반응 공정에서의 상기 처리실의 내부로의 상기 불활성 가스의 공급량보다도 크게 하는 기판 처리 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 승화 공정에서의 상기 처리실의 내부로의 상기 불활성 가스의 공급량을, 상기 반응 공정에서의 상기 처리실의 내부로의 상기 불활성 가스의 공급량의 3배 이상으로 하는, 기판 처리 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 반응 공정과 상기 승화 공정이, 복수회, 반복 실행되는, 기판 처리 방법.
  5. 제1항 또는 제3항에 있어서,
    상기 승화 공정에서 상기 처리실의 내부에 공급되는 상기 불활성 가스의 온도를 80℃ 이상으로 유지하는, 기판 처리 방법.
  6. 제5항에 있어서,
    상기 승화 공정에서 상기 처리실의 내부에 공급되는 상기 불활성 가스의 온도를 120℃ 이상으로 유지하는, 기판 처리 방법.
  7. 제1항 또는 제3항에 있어서,
    상기 승화 공정에서의 상기 처리실의 내부의 압력과, 상기 반응 공정에서의 상기 처리실의 내부의 압력과의 차는 4Torr 이내인, 기판 처리 방법.
  8. 제1항 또는 제3항에 있어서,
    상기 불활성 가스를 미리 저장하고, 상기 승화 공정에서 상기 저장된 불활성 가스를 상기 처리실의 내부에 공급하는, 기판 처리 방법.
  9. 기판을 수용하는 처리실과,
    할로겐 원소 함유 가스, 염기성 가스 및 불활성 가스를 선택적으로 상기 처리실의 내부에 공급하는 가스 공급 유닛을 포함하고,
    상기 가스 공급 유닛은, 상기 처리실의 내부에 상기 할로겐 원소 함유 가스 및 상기 염기성 가스를 공급함으로써, 상기 처리실에 수용된 기판에 형성된 산화막을 반응 생성물로 변질시키는 반응 공정을 실행하고, 또한 상기 처리실의 내부로의 상기 할로겐 원소 함유 가스의 공급을 정지함으로써, 상기 반응 생성물을 승화시켜서 상기 기판으로부터 제거하는 승화 공정을 실행하고,
    상기 반응 공정 및 승화 공정은 동일한 처리실에서 행해지고,
    상기 반응 공정 및 승화 공정 시, 상기 기판의 온도는 일정하게 유지되며,
    상기 가스 공급 유닛은, 또한 상기 처리실의 내부에, 상기 승화 공정에 의해 발생한 승화 가스의 농도를 저하시키는 불활성 가스를 공급함으로써 상기 승화 공정에서의 상기 처리실의 내부의 압력을, 상기 반응 공정에서의 상기 처리실의 내부의 압력보다도 높게 하고,
    상기 가스 공급 유닛은, 상기 승화 공정에서의 상기 처리실의 내부에의 상기 불활성 가스의 공급량을, 상기 반응 공정에서의 상기 처리실의 내부에의 상기 불활성 가스의 공급량보다도 크게 하는 기판 처리 장치.
  10. 삭제
  11. 제9항에 있어서,
    상기 불활성 가스를 가열하는 가스 가열 유닛을 더 포함하고,
    상기 가스 가열 유닛은, 상기 승화 공정에서 상기 처리실의 내부에 공급되는 상기 불활성 가스의 온도를 80℃ 이상으로 유지하는, 기판 처리 장치.
  12. 제9항에 있어서,
    상기 불활성 가스를 미리 저장하는 가스 저장 유닛을 더 포함하고,
    상기 가스 저장 유닛은, 상기 승화 공정에서 상기 저장된 불활성 가스를 상기 처리실의 내부에 공급하는, 기판 처리 장치.
KR1020170044829A 2016-04-08 2017-04-06 기판 처리 방법 및 기판 처리 장치 KR102030232B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016078421A JP6692202B2 (ja) 2016-04-08 2016-04-08 基板処理方法及び基板処理装置
JPJP-P-2016-078421 2016-04-08

Publications (2)

Publication Number Publication Date
KR20170115962A KR20170115962A (ko) 2017-10-18
KR102030232B1 true KR102030232B1 (ko) 2019-10-08

Family

ID=59998799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170044829A KR102030232B1 (ko) 2016-04-08 2017-04-06 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (2) US20170294319A1 (ko)
JP (1) JP6692202B2 (ko)
KR (1) KR102030232B1 (ko)
CN (1) CN107275184B (ko)
TW (1) TWI727023B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019235196A1 (ja) * 2018-06-08 2021-06-17 株式会社アルバック 酸化膜除去方法、および、酸化膜除去装置
JP7224160B2 (ja) * 2018-12-04 2023-02-17 東京エレクトロン株式会社 発光モニタ方法、基板処理方法、および基板処理装置
JP7362258B2 (ja) * 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
US10937659B2 (en) * 2019-04-09 2021-03-02 Tokyo Electron Limited Method of anisotropically etching adjacent lines with multi-color selectivity
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7550534B2 (ja) * 2020-05-15 2024-09-13 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US20220020615A1 (en) * 2020-07-19 2022-01-20 Applied Materials, Inc. Multiple process semiconductor processing system
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134379A (ja) * 2005-11-08 2007-05-31 Tokyo Electron Ltd 基板処理装置，基板処理方法及び記録媒体
JP2008235311A (ja) * 2007-03-16 2008-10-02 Tokyo Electron Ltd 基板処理装置、基板処理方法および記録媒体
JP2009094307A (ja) 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2009231799A (ja) * 2008-02-29 2009-10-08 Elpida Memory Inc 半導体装置の製造方法及び半導体製造装置
JP2015008199A (ja) 2013-06-25 2015-01-15 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2015056519A (ja) * 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP2015231043A (ja) * 2014-06-09 2015-12-21 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883774A (ja) * 1994-09-13 1996-03-26 Toshiba Corp 薄膜形成装置およびその運転停止方法
US6015734A (en) * 1998-09-04 2000-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the yield on dynamic random access memory (DRAM) with cylindrical capacitor structures
GB0214273D0 (en) * 2002-06-20 2002-07-31 Boc Group Plc Apparatus for controlling the pressure in a process chamber and method of operating same
US20050218114A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7402523B2 (en) * 2005-03-31 2008-07-22 Tokyo Electron Limited Etching method
JP4890025B2 (ja) * 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2007266455A (ja) * 2006-03-29 2007-10-11 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2007311182A (ja) * 2006-05-18 2007-11-29 Tokyo Electron Ltd 誘導結合プラズマ処理装置およびプラズマ処理方法
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
US7786016B2 (en) * 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
US8026180B2 (en) * 2007-07-12 2011-09-27 Micron Technology, Inc. Methods of modifying oxide spacers
WO2012018010A1 (ja) * 2010-08-03 2012-02-09 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR101379701B1 (ko) * 2012-11-28 2014-04-01 한국표준과학연구원 기판 처리 장치 및 기판 처리 방법
US9520302B2 (en) * 2014-11-07 2016-12-13 Applied Materials, Inc. Methods for controlling Fin recess loading
JP2017152531A (ja) * 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法
WO2017151958A1 (en) * 2016-03-02 2017-09-08 Tokyo Electron Limited Isotropic silicon and silicon-germanium etching with tunable selectivity

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134379A (ja) * 2005-11-08 2007-05-31 Tokyo Electron Ltd 基板処理装置，基板処理方法及び記録媒体
JP2008235311A (ja) * 2007-03-16 2008-10-02 Tokyo Electron Ltd 基板処理装置、基板処理方法および記録媒体
JP2009094307A (ja) 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2009231799A (ja) * 2008-02-29 2009-10-08 Elpida Memory Inc 半導体装置の製造方法及び半導体製造装置
JP2015008199A (ja) 2013-06-25 2015-01-15 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2015056519A (ja) * 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP2015231043A (ja) * 2014-06-09 2015-12-21 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI727023B (zh) 2021-05-11
JP6692202B2 (ja) 2020-05-13
CN107275184B (zh) 2021-03-12
US20190181015A1 (en) 2019-06-13
CN107275184A (zh) 2017-10-20
US20170294319A1 (en) 2017-10-12
JP2017188632A (ja) 2017-10-12
KR20170115962A (ko) 2017-10-18
TW201804526A (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
KR102030232B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101840923B1 (ko) 기판 처리 방법 및 기판 처리 장치
TWI692806B (zh) 基板處理方法及基板處理裝置
JP4890025B2 (ja) エッチング方法及び記録媒体
US10153172B2 (en) Etching method and recording medium
KR101882531B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2009094307A (ja) エッチング方法及び記録媒体
KR101725711B1 (ko) 에칭 방법 및 기록 매체
US10622205B2 (en) Substrate processing method and substrate processing apparatus
US20230131213A1 (en) Film forming method and film forming system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant