KR101840923B1 - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR101840923B1
KR101840923B1 KR1020160017030A KR20160017030A KR101840923B1 KR 101840923 B1 KR101840923 B1 KR 101840923B1 KR 1020160017030 A KR1020160017030 A KR 1020160017030A KR 20160017030 A KR20160017030 A KR 20160017030A KR 101840923 B1 KR101840923 B1 KR 101840923B1
Authority
KR
South Korea
Prior art keywords
chamber
gas
substrate
oxide film
supply
Prior art date
Application number
KR1020160017030A
Other languages
English (en)
Other versions
KR20160100847A (ko
Inventor
히로유키 다카하시
도모아키 오기와라
다쿠야 아베
마사히코 도미타
지로 가츠키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160100847A publication Critical patent/KR20160100847A/ko
Application granted granted Critical
Publication of KR101840923B1 publication Critical patent/KR101840923B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H01L2021/60187—Isostatic pressure, e.g. degassing using vacuum or pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01111—Halogens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 산화막 제거 처리의 스루풋을 높여, 생산성을 향상시킬 수 있는 기판 처리 방법을 제공한다.
표면에 실리콘 산화막(202)이 형성된 웨이퍼 W를 챔버(40)에 수용하고, 챔버(40) 내에 불화수소 가스와 암모니아 가스를 공급하여 실리콘 산화막(202)을 반응 생성물(AFS)로 변질시키는 COR 공정과, 챔버(40) 내로의 불화수소 가스의 공급을 정지함과 아울러 챔버(40) 내에 질소 가스를 공급하는 것에 의해, COR 공정에서 생성한 반응 생성물을 승화시켜 웨이퍼 W로부터 제거하는 PHT 공정을, 복수회 반복하여 실행한다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판 처리 방법 및 기판 처리 장치에 관한 것으로, 특히 산화막을 제거하는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
실리콘 웨이퍼(이하 「웨이퍼」라고 함)를 이용한 반도체 장치의 제조 방법에서는, 예를 들면 웨이퍼의 표면에 도전막이나 절연막을 성막하는 성막 공정, 성막된 도전막이나 절연막 상에 소정의 패턴의 포토레지스트층을 형성하는 리소그래피 공정, 포토레지스트층을 마스크로서 이용하여, 처리 가스로부터 생성된 플라즈마에 의해서 도전막을 게이트 전극으로 성형하거나 혹은 절연막에 배선 홈이나 콘택트 홀을 성형하는 에칭 공정 등이 반복 실행된다.
일례로서, 임의의 전자 디바이스의 제조 방법에서는, 웨이퍼의 표면에 형성된 폴리실리콘막에 소정의 패턴으로 홈을 형성한 후에, 이 홈을 매립하는 SiO2층을 형성하고, 계속해서 이 SiO2층을, 소정의 두께가 되도록 에칭 등에 의해 제거하는 일이 있다.
이 때, SiO2층의 제거 방법으로서 웨이퍼에 COR(Chemical Oxide Removal) 처리 및 PHT(Post Heat Treatment) 처리를 실시하는 기판 처리 방법이 알려져 있다. COR 처리는 SiO2층과 가스 분자를 화학 반응시켜 생성물을 생성하는 처리이다. PHT 처리는 COR 처리가 실시된 웨이퍼를 가열하고, COR 처리의 화학 반응에 의해서 웨이퍼에 생성된 생성물을 기화 혹은 승화시켜, 웨이퍼로부터 제거하는 처리이다.
이들 COR 처리 및 PHT 처리로 이루어지는 기판 처리 방법을 실행하는 기판 처리 장치로서, 화학 반응 처리실(COR 처리실)과, 화학 반응 처리실에 접속된 열처리실(PHT 처리실)을 구비하는 기판 처리 장치가 알려져 있다(예를 들면, 특허문헌 1 참조). 또한, 동일한 처리실 내에서, 웨이퍼에 대해 저온으로 COR 처리를 행한 후에, 웨이퍼를 가열하여 소정 온도로 온도 상승시킴으로써 PHT 처리를 행하는 기판 처리 장치가 제안되어 있다(예를 들면, 특허문헌 2 참조).
특허문헌 1: 일본 특허 공개 제2008-160000호 공보 특허문헌 2: 일본 특허 공개 제2007-266455호 공보
그러나, 화학 반응 처리실과 열처리실을 따로따로 구비한 기판 처리 장치에서는, 처리실 수가 증가하고, 게다가 화학 반응 처리실과 열처리실의 사이에서 웨이퍼를 반송하는 반송 장치가 필요하게 되어, 그 설치 스페이스가 필요해짐으로써, 기판 처리 장치 전체가 대형화되어 버린다고 하는 문제가 있다. 또한, 웨이퍼의 반송 시간이 길어지게 되어, 생산성의 저하를 초래한다고 하는 문제도 있다. 한편, 화학적 처리와 열처리를 동일 처리실에서 행하는 기판 처리 장치에서도, 웨이퍼의 온도를 변화시키기 위해서 시간을 요하게 되기 때문에, 생산성을 높이는 것이 용이하지 않다고 하는 문제가 있다.
본 발명의 목적은, 산화막 제거 처리의 스루풋(throughput)을 높여, 생산성을 향상시킬 수 있는 기판 처리 방법 및 기판 처리 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 제 1 특징에 따른 기판 처리 방법은, 기판의 표면에 형성된 산화막을 제거하는 기판 처리 방법으로서, 처리실의 내부에 수용된 상기 기판에 대해서 할로겐 원소 함유 가스와 염기성 가스를 공급하는 것에 의해서, 상기 산화막을 반응 생성물로 변질시키는 반응 공정과, 상기 처리실로의 상기 할로겐 원소 함유 가스의 공급을 정지함과 아울러 상기 처리실에 불활성 가스를 공급하는 것에 의해 상기 반응 생성물을 승화시켜 상기 기판으로부터 제거하는 승화 공정을 가지며, 상기 반응 공정과 상기 승화 공정이 소정 회수, 반복 실행되는 것을 특징으로 한다.
제 2 특징에 따른 기판 처리 방법은, 제 1 특징에 따른 기판 처리 방법에서, 상기 승화 공정에서는, 상기 염기성 가스의 상기 처리실로의 공급을 정지하는 것을 특징으로 한다.
제 3 특징에 따른 기판 처리 방법은, 제 1 특징 또는 제 2 특징에 따른 기판 처리 방법에서, 상기 반응 공정에서는 상기 할로겐 원소 함유 가스의 공급 시간을 2초~5초로 하는 것을 특징으로 한다.
제 4 특징에 따른 기판 처리 방법은, 제 1 특징 내지 제 3 특징 중 어느 한 특징에 따른 기판 처리 방법에서, 상기 반응 공정은 상기 처리실을 대기압보다 낮은 감압 분위기로 하여 행해지고, 상기 승화 공정은 상기 처리실을 상기 반응 공정보다 더 감압된 감압 분위기로 하여 행해지는 것을 특징으로 한다.
제 5 특징에 따른 기판 처리 방법은, 제 4 특징에 따른 기판 처리 방법에서, 상기 반응 공정으로부터 상기 승화 공정으로 이행할 때에, 상기 처리실을 감압하는 타이밍을, 상기 할로겐 원소 함유 가스의 상기 처리실로의 공급을 정지하는 타이밍보다 소정 시간 늦추는 것을 특징으로 한다.
제 6 특징에 따른 기판 처리 방법은, 제 5 특징에 따른 기판 처리 방법에서, 상기 처리실을 감압하는 타이밍을, 상기 할로겐 원소 함유 가스의 상기 처리실로의 공급을 정지하는 타이밍보다 1초~3초 늦추는 것을 특징으로 한다.
제 7 특징에 따른 기판 처리 방법은, 제 1 특징 내지 제 6 특징 중 어느 한 특징에 따른 기판 처리 방법에서, 산화막은 SiO2이고, 상기 할로겐 원소 함유 가스는 불화수소 가스이고, 상기 염기성 가스는 암모니아 가스이고, 상기 불활성 가스는 질소 가스 또는 아르곤 가스인 것을 특징으로 한다.
제 8 특징에 따른 기판 처리 방법은, 제 1 특징 내지 제 7 특징 중 어느 한 특징에 따른 기판 처리 방법에서, 상기 반응 공정과 상기 승화 공정은 상기 기판의 온도가 동일한 온도로 설정되어 행해지는 것을 특징으로 한다.
제 9 특징에 따른 기판 처리 방법은, 제 8 특징에 따른 기판 처리 방법에서, 상기 기판의 온도가 90℃ 이상 120℃ 이하로 설정되는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 제 10 특징에 따른 기판 처리 장치는, 기판을 탑재하는 탑재대와, 상기 탑재대를 수용하는 챔버와, 상기 탑재대에 탑재된 기판의 온도를 조절하는 온도 조절 유닛과, 할로겐 원소 함유 가스, 염기성 가스 및 불활성 가스를 선택적으로 상기 챔버의 내부에 공급하는 가스 공급 유닛과, 상기 챔버의 내부를 배기하는 배기 유닛과, 온도 조절 유닛, 상기 가스 공급 유닛 및 상기 배기 유닛의 동작을 제어하는 제어부를 갖고, 상기 제어부는, 상기 탑재대에 탑재된 기판을 소정의 온도로 유지함과 아울러 상기 챔버를 대기압보다 낮은 감압 분위기로 유지해서 상기 챔버에 상기 할로겐 원소 함유 가스와 상기 염기성 가스를 공급하는 것에 의해, 상기 탑재대에 탑재된 기판에 형성된 산화막을 반응 생성물로 변질시키는 반응 공정과, 상기 챔버를 상기 반응 공정보다 더 감압된 감압 분위기로 하고, 상기 챔버로의 상기 할로겐 원소 함유 가스의 공급을 정지함과 아울러 상기 챔버에 불활성 가스를 공급하는 것에 의해, 상기 반응 생성물을 승화시켜 상기 기판으로부터 제거하는 승화 공정을, 복수회 반복 실행하는 것을 특징으로 한다.
제 11 특징에 따른 기판 처리 장치는, 제 10 특징에 따른 기판 처리 장치에서, 상기 제어부는 상기 반응 공정에 있어서의 상기 할로겐 원소 함유 가스의 공급 시간을 2초~5초로 하는 것을 특징으로 한다.
제 12 특징에 따른 기판 처리 장치는, 제 10 특징 또는 제 11 특징에 따른 기판 처리 장치에서, 상기 제어부는, 상기 반응 공정으로부터 상기 승화 공정으로 이행할 때에, 상기 챔버를 감압하는 타이밍을 상기 할로겐 원소 함유 가스의 상기 챔버로의 공급을 정지하는 타이밍보다 소정 시간 늦추는 것을 특징으로 한다.
제 13 특징에 따른 기판 처리 장치는, 제 12 특징에 따른 기판 처리 장치에서, 상기 제어부는 상기 챔버를 감압하는 타이밍을, 상기 할로겐 원소 함유 가스의 상기 챔버로의 공급을 정지하는 타이밍보다 1초~3초 늦추는 것을 특징으로 한다.
제 14 특징에 따른 기판 처리 방법은, 제 1 특징 또는 제 2 특징에 따른 기판 처리 방법에서, 1회의 상기 반응 공정으로 제거되는 상기 산화막의 층의 두께가 3㎚ 이하인 것을 특징으로 한다.
제 15 특징에 따른 기판 처리 방법은, 제 14 특징에 따른 기판 처리 방법에서, 상기 승화 공정에서의 상기 처리실의 내부의 압력을 상기 반응 공정에서의 상기 처리실의 내부의 압력과 동일하게 하는 것을 특징으로 한다.
제 16 특징에 따른 기판 처리 장치는, 제 10 특징에 따른 기판 처리 장치에서, 1회의 상기 반응 공정으로 제거되는 상기 산화막의 층의 두께가 3㎚ 이하인 것을 특징으로 한다.
본 발명에 의하면, 표면에 산화막이 형성된 기판에 대해, 할로겐 원소 함유 가스와 염기성 가스를 공급하는 것에 의해서, 산화막을 반응 생성물로 변질시키는 반응 공정과, 할로겐 원소 함유 가스의 공급을 정지하고 처리실에 불활성 가스를 공급하는 것에 의해 반응 생성물을 승화시켜 기판으로부터 제거하는 승화 공정을 복수회 반복 실행한다. 이것에 의해, 산화막 제거 처리를 효율 좋게 실행할 수 있어, 스루풋을 향상시켜 생산성을 높이는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에 따른 기판 처리 장치를 구비하는 기판 처리 시스템의 개략 구성을 나타내는 평면도이다.
도 2는 도 1의 기판 처리 시스템이 구비하는 에칭 장치의 개략 구성을 나타내는 단면도이다.
도 3은 도 2의 에칭 장치를 이용한 반도체 웨이퍼에 대한 제 1 산화막 제거 처리를 모식적으로 나타내는 도면이다.
도 4는 반도체 웨이퍼에 대한 제 2 산화막 제거 처리의 타이밍차트와, 실제의 압력 변화와 가스 공급/정지 상태를 나타내는 차트이다.
도 5는 반도체 웨이퍼에 대한 제 3 산화막 제거 처리의 타이밍차트와, 실제의 압력 변화와 가스 공급/정지 상태를 나타내는 차트이다.
도 6은 1회의 COR 공정으로 제거되는 피에칭막의 양과, 그 때 생성되는 반응 생성물의 승화에 필요한 시간의 관계를 나타내는 그래프이다.
도 7은 도 2의 에칭 장치를 이용한 반도체 웨이퍼에 대한 제 4 산화막 제거 처리를 모식적으로 나타내는 도면이다.
도 8은 반도체 웨이퍼에 대한 제 4 산화막 제거 처리의 타이밍차트이다.
이하, 본 발명의 실시 형태에 대해, 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 형태에 따른 기판 처리 장치를 구비하는 기판 처리 시스템(1)의 개략 구성을 나타내는 평면도이다.
기판 처리 시스템(1)은, 피처리 기판인 반도체 웨이퍼 W(이하 「웨이퍼 W」라고 기재함)를 반입출하는 반입출부(2)와, 반입출부(2)에 인접시켜서 마련된 2개의 로드록실(L/L)(3)과, 각 로드록실(3)에 각각 인접하여 마련되고, 웨이퍼 W에 대해 열처리를 행하는 열처리 장치(4)와, 각 열처리 장치(4)에 각각 인접하여 마련되고, 웨이퍼 W에 대해 에칭 처리의 일례인 산화막 제거 처리(후술하는 COR 처리와 PHT 처리)를 실시하는 에칭 장치(5)와, 제어부(6)를 구비한다.
반입출부(2)는 웨이퍼 W를 반송하는 제 1 웨이퍼 반송 기구(11)가 내부에 마련된 반송실(L/M)(12)을 가진다. 제 1 웨이퍼 반송 기구(11)는 웨이퍼 W를 대략 수평으로 유지하는 2개의 반송 암(11a, 11b)을 가진다. 반송실(12)의 길이 방향의 측부에는 탑재대(13)가 마련되어 있고, 탑재대(13)에는, 웨이퍼 W를 복수매 나열하여 수용 가능한 캐리어 C가, 예를 들면 3개 탑재, 접속할 수 있게 되어 있다. 또한, 반송실(12)에 인접하고, 웨이퍼 W를 회전시켜 편심량을 광학적으로 구해서 위치 맞춤을 행하는 오리엔터(14)가 설치되어 있다.
반입출부(2)에서, 웨이퍼 W는, 반송 암(11a, 11b)에 의해서 유지되고, 제 1 웨이퍼 반송 기구(11)의 구동에 의해 대략 수평면 내에서 직진 이동, 승강되는 것에 의해 소망하는 위치로 반송된다. 그리고, 탑재대(13) 상의 캐리어 C, 오리엔터(14), 로드록실(3)에 대해 각각 반송 암(11a, 11b)이 진퇴하는 것에 의해, 웨이퍼 W를 반입출시킬 수 있도록 되어 있다.
각 로드록실(3)은 반송실(12)와의 사이에서 각각 게이트 밸브(16)가 개재된 상태에서, 반송실(12)에 각각 연결되어 있다. 각 로드록실(3) 내에는, 웨이퍼 W를 반송하는 제 2 웨이퍼 반송 기구(17)가 마련되어 있다. 또한, 로드록실(3)은 소정의 진공도까지 진공 가능하게 구성되어 있다.
제 2 웨이퍼 반송 기구(17)는 다관절 암 구조를 가지고 있고, 웨이퍼 W를 대략 수평으로 유지하는 픽(pick)을 가지고 있다. 이 제 2 웨이퍼 반송 기구(17)에서는, 다관절 암을 움츠린 상태에서 픽이 로드록실(3) 내에 위치하고, 다관절 암을 펴는 것에 의해, 픽이 열처리 장치(4)에 도달하고, 더 펴는 것에 의해 에칭 장치(5)에 도달하는 것이 가능하게 되어 있어, 웨이퍼 W를 로드록실(3), 열처리 장치(4) 및 에칭 장치(5) 사이에서 반송하는 것이 가능하게 되어 있다.
열처리 장치(4)는 진공 흡인 가능한 챔버(20)를 가진다. 챔버(20)의 내부에는, 웨이퍼 W를 탑재하는 도시하지 않은 탑재대가 마련되어 있고, 이 탑재대에는 도시하지 않은 히터가 매설되어 있다. 열처리 장치(4)에서는, 에칭 장치(5)에서 산화막 제거 처리가 실시된 후의 웨이퍼 W가 탑재대에 탑재되고, 히터에 의해서 가열되는 것에 의해 웨이퍼 W에 존재하는 잔사(殘渣; residue)가 기화되어 제거된다.
챔버(20)의 로드록실(3)측에는, 로드록실(3)과의 사이에서 웨이퍼를 반송하는 반입출구가 마련되어 있고, 이 반입출구는 게이트 밸브(22)에 의해서 개폐 가능하게 되어 있다. 또한, 챔버(20)의 에칭 장치(5)측에는 에칭 장치(5)와의 사이에서 웨이퍼 W를 반송하는 반입출구가 마련되어 있고, 이 반입출구는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
챔버(20)의 측벽 상부에는 도시하지 않은 가스 공급로가 접속되고, 이 가스 공급로는 도시하지 않은 가스 공급 유닛에 접속되어 있다. 또한, 챔버(20)의 바닥벽에는 도시하지 않은 배기로가 접속되고, 이 배기로는 도시하지 않은 진공 펌프에 접속되어 있다. 또, 가스 공급 유닛으로부터 챔버(20)로의 가스 공급로에는 유량 조절 밸브가 마련되어 있고, 한편 배기로에는 압력 조정 밸브가 마련되어 있어, 이들 밸브를 조정하는 것에 의해, 챔버(20) 내를 소정 압력으로 유지하여 열처리를 행할 수 있도록 되어 있다.
도 2는 에칭 장치(5)의 개략 구성을 나타내는 단면도이다. 에칭 장치(5)는 원통형의 처리실 용기인 챔버(40)와, 챔버(40) 내에 배치된 웨이퍼 W의 탑재대로서의 탑재대(39)와, 챔버(40)의 윗쪽에서 탑재대(39)와 대향하도록 배치된 샤워 헤드(50)를 가진다. 또한, 에칭 장치(5)는, 챔버(40) 내의 가스 등을 배기하는 배기 유닛으로서 TMP(Turbo Molecular Pump)(41)와, TMP(41)와 챔버(40)에 마련된 배기 덕트(62)의 사이에 배치되고, 챔버(40) 내의 압력을 제어하는 가변식 밸브로서의 APC(Adaptive Pressure Control) 밸브(42)를 가진다.
샤워 헤드(50)는 하층부(43) 및 상층부(44)로 이루어지는 2층 구조를 갖고, 하층부(43) 및 상층부(44)의 각각에 제 1 버퍼실(45) 및 제 2 버퍼실(46)을 가진다. 제 1 버퍼실(45) 및 제 2 버퍼실(46)은 각각 가스 환기 구멍(47, 48)을 거쳐서 챔버(40) 내에 연통된다. 즉, 샤워 헤드(50)는, 제 1 버퍼실(45) 및 제 2 버퍼실(46)에 각각 공급되는 가스의 챔버(40) 내로의 내부 통로를 가지는, 계층 형상으로 쌓인 2개의 판 형상체(하층부(43), 상층부(44))로 이루어진다.
챔버(40)는 암모니아(NH3) 가스 공급계(105)와 불화수소(HF) 가스 공급계(127)를 가지는 가스 공급 유닛과 접속되어 있다. 샤워 헤드(50)의 하층부(43)는 암모니아 가스 공급계(105)에 접속되어 있다. 암모니아 가스 공급계(105)는 하층부(43)의 제 1 버퍼실(45)에 연통하는 암모니아 가스 공급관(57)과, 암모니아 가스 공급관(57)에 배치된 암모니아 가스 밸브(106)와, 암모니아 가스 공급관(57)에 접속된 암모니아 가스 공급부(107)를 구비한다. 암모니아 가스 공급부(107)는 암모니아 가스 공급관(57)을 거쳐서 제 1 버퍼실(45)에 암모니아 가스를 공급하고, 그 때에 공급하는 암모니아 가스의 유량을 조절한다. 암모니아 가스 밸브(106)는 암모니아 가스 공급관(57)의 차단·연통을 자유롭게 행할 수 있다.
암모니아 가스 공급계(105)는 질소(N2) 가스 공급부(108)와, 질소 가스 공급부(108)에 접속된 질소 가스 공급관(109)과, 질소 가스 공급관(109)에 배치된 질소 가스 밸브(110)를 가진다. 또한, 질소 가스 공급관(109)는 제 1 버퍼실(45) 및 암모니아 가스 밸브(106)의 사이에서 암모니아 가스 공급관(57)에 접속되어 있다. 질소 가스 공급부(108)는 질소 가스 공급관(109) 및 암모니아 가스 공급관(57)을 거쳐서 제 1 버퍼실(45)에 질소 가스를 공급한다. 또한, 질소 가스 공급부(108)는 공급하는 질소 가스의 유량을 조절한다. 질소 가스 밸브(110)는 질소 가스 공급관(109)의 차단·연통을 자유롭게 행할 수 있다.
암모니아 가스 밸브(106) 및 질소 가스 밸브(110)의 개폐를 전환하는 것에 의해서 제 1 버퍼실(45), 나아가서는 챔버(40) 내에 공급하는 가스종을 선택적으로 전환할 수 있다.
샤워 헤드(50)의 상층부(44)는 불화수소 가스 공급계(127)에 접속되어 있다. 불화수소 가스 공급계(127)는 상층부(44)의 제 2 버퍼실(46)에 연통하는 불화수소 가스 공급관(58)과, 불화수소 가스 공급관(58)에 배치된 불화수소 가스 밸브(114)와, 불화수소 가스 공급관(58)에 접속된 불화수소 가스 공급부(115)를 구비한다. 불화수소 가스 공급부(115)는 불화수소 가스 공급관(58)을 거쳐서 제 2 버퍼실(46)에 불화수소 가스를 공급한다. 또한, 불화수소 가스 공급부(115)는 공급하는 불화수소 가스의 유량을 조절한다. 불화수소 가스 밸브(114)는 불화수소 가스 공급관(58)의 차단·연통을 자유롭게 행할 수 있다. 샤워 헤드(50)의 상층부(44)는 도시하지 않은 히터를 내장하고 있고, 이 히터에 의해, 제 2 버퍼실(46) 내의 불화수소 가스를 가열할 수 있도록 되어 있다.
불화수소 가스 공급계(127)는 아르곤(Ar) 가스 공급부(111)와, 아르곤 가스 공급부(111)에 접속된 아르곤 가스 공급관(112)과, 아르곤 가스 공급관(112)에 배치된 아르곤 가스 밸브(113)를 가진다. 아르곤 가스 공급관(112)은 제 2 버퍼실(46) 및 불화수소 가스 밸브(114)의 사이에서 불화수소 가스 공급관(58)에 접속되어 있다. 아르곤 가스 공급부(111)는 아르곤 가스 공급관(112) 및 불화수소 가스 공급관(58)을 거쳐서 제 2 버퍼실(46)에 아르곤 가스를 공급한다. 또한, 아르곤 가스 공급부(111)는 공급하는 아르곤 가스의 유량을 조절한다. 아르곤 가스 밸브(113)는 아르곤 가스 공급관(112)의 차단·연통을 자유롭게 행할 수 있다.
암모니아 가스 공급계(105)의 암모니아 가스 공급부(107)와 불화수소 가스 공급계(127)의 불화수소 가스 공급부(115)가 협동하여, 샤워 헤드(50)로부터 챔버(40) 내로 공급되는 암모니아 가스와 불화수소 가스의 체적 유량비를 조정한다.
에칭 장치(5)는 챔버(40) 내에서 처음으로 암모니아 가스 및 불화수소 가스가 혼합하도록 설계(포스트믹스 설계)되어 있다. 이렇게 해서, 암모니아 가스와 불화수소 가스가 챔버(40) 내에 도입되기 전에 혼합되어 반응하게 되는 것을 방지하고 있다. 또한, 에칭 장치(5)는 챔버(40)의 측벽에 도시하지 않은 히터를 내장하고 있고, 이것에 의해, 챔버(40) 내의 분위기 온도의 저하를 방지할 수 있어, 나아가서는, 산화막 제거 처리의 재현성을 향상시킬 수 있다. 또, 측벽의 온도를 제어하는 것에 의해서, 산화막 제거 처리시에 챔버(40) 내에서 생성한 반응 생성물이나 부생성물이 측벽의 내측에 부착되는 것을 억제할 수 있다.
탑재대(39)는, 평면에서 보아 대략 원형을 이루고 있고, 챔버(40)의 바닥부에 고정되어 있다. 탑재대(39)의 내부에는, 탑재대(39)의 온도를 조절하는 온도 조절기(36)가 마련되어 있다. 온도 조절기(36)는, 예를 들면 물 등의 온도 조절용 매체가 순환하는 관로를 구비하고 있으며, 이러한 관로 내를 흐르는 온도 조절용 매체와 열교환이 행해지는 것에 의해, 탑재대(39)의 온도가 조절되어, 탑재대(39) 상의 웨이퍼 W의 온도 제어가 이루어진다.
또, 탑재대(39)는, 제 2 웨이퍼 반송 기구(17)과의 사이에서 웨이퍼 W의 수수를 행하기 위해, 웨이퍼 W를 탑재대(39)의 상면 상에서 승강시키는 도시하지 않은 리프트 핀을 구비한다. 또, 에칭 장치(5)에서 실행되는 산화막 제거 처리의 상세한 것에 대해서는, 이후에 도 3 내지 도 5를 참조하여 설명한다.
도 1의 설명으로 되돌아간다. 제어부(6)는, 기판 처리 시스템(1)의 각 구성부를 제어하는 마이크로 프로세서(컴퓨터)를 구비한 프로세스 콘트롤러(91)를 가진다. 프로세스 콘트롤러(91)에는, 오퍼레이터가 기판 처리 시스템(1)을 관리하기 위해 커멘드의 입력 조작 등을 행하는 키보드나, 기판 처리 시스템(1)의 가동 상황을 가시화하여 표시하는 디스플레이 등을 가지는 유저 인터페이스(92)가 접속되어 있다. 또한, 프로세스 콘트롤러(91)에는, 기판 처리 시스템(1)에서 실행되는 각종 처리, 예를 들면 에칭 장치(5)에서 행해지는 산화막 제거 처리에 이용되는 처리 가스의 공급이나 챔버(40) 내의 배기 등을 프로세스 콘트롤러(91)의 제어로 실현하기 위한 제어 프로그램이나 처리 조건에 따라 기판 처리 시스템(1)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램인 처리 레시피, 각종 데이터베이스 등이 저장된 기억부(93)가 접속되어 있다. 또, 처리 레시피 등은 기억부(93) 내의 기억 매체(도시하지 않음)에 기억되어 있다. 그리고, 필요에 따라, 임의의 레시피를 기억부(93)로부터 호출하여 프로세스 콘트롤러(91)로 하여금 실행시킴으로써, 프로세스 콘트롤러(91)의 제어 하에서 기판 처리 시스템(1)에서의 소망하는 처리가 행해진다.
상술한 구성을 가지는 기판 처리 시스템(1)에서는, 예를 들면 에칭 장치(5)에서의 산화막 제거 처리의 대상이 되는 실리콘 산화막을 가지는 웨이퍼 W가 캐리어 C 내에 수납되고, 기판 처리 시스템(1)에 반송된다. 그리고, 기판 처리 시스템(1)에서는, 대기측의 게이트 밸브(16)를 연 상태에서 반입출부(2)의 캐리어 C로부터 제 1 웨이퍼 반송 기구(11)의 반송 암(11a, 11b)의 어느 하나에 의해 웨이퍼 W를 1매 로드록실(3)에 반송하고, 로드록실(3) 내의 제 2 웨이퍼 반송 기구(17)의 픽으로 주고받는다.
그 후, 대기측의 게이트 밸브(16)를 닫고 로드록실(3) 내를 진공 배기하고, 다음으로 게이트 밸브(54)를 열고, 픽을 에칭 장치(5)까지 늘여서 웨이퍼 W를 에칭 장치(5)로 반송한다.
그 후, 픽을 로드록실(3)로 되돌리고, 게이트 밸브(54)를 닫고, 에칭 장치(5)에서 후술하는 바와 같이 산화막 제거 처리를 행한다. 산화막 제거 처리가 종료된 후, 게이트 밸브(22, 54)를 열고, 제 2 웨이퍼 반송 기구(17)의 픽에 의해 산화막 제거 처리 후의 웨이퍼 W를 열처리 장치(4)에 반송하고, 열처리 장치(4)에 마련된 탑재대에 탑재한다. 그리고, 챔버(20) 내에 N2 가스 등을 도입하면서, 히터에 의해 탑재대 상의 웨이퍼 W를 가열하고, 웨이퍼 W의 잔사 등을 가열 제거한다.
열처리 장치(4)에서의 열처리가 종료된 후, 게이트 밸브(22)를 열고, 제 2 웨이퍼 반송 기구(17)의 픽에 의해 열처리 장치(4)의 탑재대 상의 웨이퍼 W를 로드록실(3)로 퇴피시키고, 제 1 웨이퍼 반송 기구(11)의 반송 암(11a, 11b)의 어느 하나에 의해 캐리어 C로 되돌린다. 이것에 의해, 1매의 웨이퍼의 처리가 완료된다.
또, 기판 처리 시스템(1)에서, 열처리 장치(4)는 필수는 아니다. 열처리 장치(4)를 마련하지 않는 경우에는, 산화막 제거 처리가 종료된 후의 웨이퍼 W를 제 2 웨이퍼 반송 기구(17)의 픽에 의해 로드록실(3)로 퇴피시키고, 제 1 웨이퍼 반송 기구(11)의 반송 암(11a, 11b)의 어느 하나에 의해 캐리어 C로 되돌리면 된다.
다음에, 에칭 장치(5)에서 실행되는 산화막 제거 처리의 제 1 실시 형태(이하 「제 1 산화막 제거 처리」라고 함)에 대해 설명한다. 도 3은 웨이퍼 W에 대한 제 1 산화막 제거 처리를 모식적으로 나타내는 도면이다. 도 3(a)에 나타내는 바와 같이, 여기서는, 웨이퍼 W는 기재인 실리콘(Si)층(200)의 표면에 형성된 폴리실리콘막(201)에 소정의 패턴으로 홈이 형성되고, 이 홈에 실리콘 산화막(SiO2)(202)이 형성된 구조를 가지는 것으로 하고, 이 실리콘 산화막(202)을 완전하게 제거하는 처리에 대해 설명하는 것으로 한다.
또, 웨이퍼 W는 개략, Si층(200)의 표면에 폴리실리콘막(201)을 형성하는 공정, 폴리실리콘막(201) 상에 소정 패턴의 레지스트막을 형성하는 공정, 레지스트막을 에칭 마스크로 하여 폴리실리콘막(201)을 에칭해서 홈을 형성하는 공정, 레지스트막을 제거하는 공정, 실리콘 산화막(202)을 형성하는 공정, 표면을 CMP(Chemical Mechanical Polishing) 처리 공정에 의해서 제작되고 있다. 따라서, 도 3(a)에 나타내는 바와 같이, 제 1 산화막 제거 처리의 실행 전에서는, 실리콘 산화막(202)과 폴리실리콘막(201)이 동일한 높이로 되어 있다. 실리콘 산화막(202)이 형성되어 있는 홈은, 예를 들면 메모리 디바이스에서의 소자 분리 영역이다.
웨이퍼 W가 탑재대(39) 상에 탑재되고, 챔버(40)가 밀폐되면, 질소 가스 공급부(108)와 아르곤 가스 공급부(111)로부터 챔버(40) 내로 아르곤 가스가 예를 들면 200sccm의 유량으로, 질소 가스가 예를 들면 500~1000sccm의 유량으로 공급된다. 또한, TMP(41)의 가동에 의해, 챔버(40) 내의 압력이 대기압보다 낮은 소정의 진공도, 예를 들면 2000mTorr(=266.63Pa)로 감압된 상태로 유지된다. 또한, 온도 조절기(36)에 의해, 웨이퍼 W의 온도가 90℃~120℃의 범위의 일정 온도, 예를 들면 120℃로 유지된다. 또, 웨이퍼 W는 제 1 산화막 제거 처리가 종료될 때까지의 동안, 탑재대(39) 상에서 일정 온도로 유지된다.
계속해서, 실리콘 산화막(202)의 표면측의 일부를 암모니아 가스 및 불화수소 가스와 반응시켜 반응 생성물로 변화시키는 반응 공정(이하 「COR 공정」이라고 함)의 처리를 행한다. COR 공정에서는, 우선, 암모니아 가스 공급부(107)로부터 챔버(40) 내로 암모니아 가스가 공급된다. 이 때, 암모니아 가스의 유량은, 예를 들면 80sccm으로 되고, 공급 시간은, 예를 들면 10초로 된다. 또한, 챔버(40) 내에는, 아르곤 가스가 예를 들면 140sccm의 유량으로 공급되지만, 질소 가스의 공급은 정지된다. 또, 반대로, 질소 가스를 공급하고, 아르곤 가스의 공급을 정지해도 좋고, 질소 가스와 아르곤 가스의 혼합 가스로 유량을 조정해도 좋다. 또한, TMP(41)의 가동 제어에 의해, 챔버(40)내의 압력은, 예를 들면 900mTorr로 조정된다.
그 후, 챔버(40) 내에 암모니아 가스를, 예를 들면 80sccm의 유량으로 계속 공급하면서, 불화수소 가스 공급부(115)로부터 챔버(40) 내로 불화수소 가스를, 예를 들면 80sccm의 유량으로 공급한다. 암모니아 가스와 불화수소 가스의 공급 시간은, 예를 들면 60초로 된다. 이 때, TMP(41)의 가동 제어에 의해, 챔버(40) 내의 압력을, 예를 들면 2000mTorr로 조정한다.
챔버(40) 내에는, 미리 암모니아 가스가 공급되고 있으므로, 불화수소 가스가 공급되는 것에 의해, 챔버(40) 내의 분위기는 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스로 되고, 실리콘 산화막(202)이 혼합 기체에 노출됨으로써, 플루오르규산 암모늄((NH4)2SiF6: Ammonium hexa-fluorosilicate)나 수분 등의 반응 생성물이
SiO2＋4HF → SiF4＋2H2O↑
SiF4＋2NH3＋2HF → (NH4)2SiF6
의 반응식에 따라 생성된다.
도 3(b)는 상기 반응식에 따라 불화수소 가스와 암모니아 가스가 실리콘 산화막(202)을 변질시키는 COR 공정을 모식적으로 나타내고 있고, 도 3(c)는 주된 반응 생성물인 플루오르규산 암모늄(도 3에서 「AFS」라고 기재함)이 실리콘 산화막(202) 상에 형성된 상태를 모식적으로 나타내고 있다. 또, 반응 생성물의 하나인 수분은 기화되기 때문에, 챔버(40) 내로부터 배기 덕트(62)를 통해 배출된다.
다음에, COR 공정에서 생성한 반응 생성물(주로 플루오르규산 암모늄)을 승화시키는 것에 의해서 웨이퍼 W로부터 제거하기 위한 승화 공정(이하 「PHT 공정」이라고 함)의 처리를 행한다. PHT 공정에서는, 챔버(40) 내로의 불화수소 가스와 암모니아 가스의 공급을 정지함과 아울러, 아르곤 가스 또는 질소 가스를, 예를 들면 300sccm의 유량으로 공급한다. 또한, TMP(41)의 가동 제어에 의해, 챔버(40) 내의 압력은, 예를 들면 300mTorr로 조정된다. 또한, 웨이퍼 W의 온도는 COR 공정과 동일한 온도로 유지된다.
이와 같이, PHT 공정에서는, 챔버(40) 내의 압력을 COR 공정의 실행시보다 더 감압하고(COR 공정보다 챔버(40) 내의 진공도를 올리고), 반응 생성물의 승화를 촉진하여, 승화 가스의 배출을 촉진한다. 또한, PHT 공정에서는, 불활성 가스를 챔버(40) 내에 공급하는 것에 의해, 반응 생성물 근방의 승화 가스의 농도를 불활성 가스에 의해서 확산시켜 저하시키는 것에 의해, 반응 생성물의 승화 속도를 빨리하여 배출을 촉진한다. 이것에 의해, 예를 들면 불활성 가스를 공급하지 않고 PHT 공정을 행한 경우(챔버(40) 내에 불활성 가스를 공급하지 않고, 챔버(40) 내를 소정의 감압 상태로 유지한 경우)보다 대폭 처리 시간을 단축할 수 있다.
도 3(d)는 주된 반응 생성물인 플루오르규산 암모늄이 승화되고 있는 상태를 모식적으로 나타내고 있다. PHT 공정의 처리 시간은 COR 공정에서의 반응 생성물의 생성량(COR 공정의 시간의 길이)에 따라 바뀌기 때문에, COR 공정의 처리 조건에 맞추어, 반응 생성물을 실질적으로 완전히 제거할 수 있는 시간으로서, 가능한 한 짧은 시간으로 설정된다. 구체적으로는, 60초의 COR 공정에 대해, PHT 공정의 처리 시간은, 예를 들면 30초~120초로 설정된다.
1회째의 COR 공정과 이것에 연속하는 1회째의 PHT 공정이 종료된 후(도 3(e))에는 실리콘 산화막(202)이 소정의 두께로 될 때까지, 복수회 COR 공정과 PHT 공정을 반복하여 실행한다. 도 3(f)는 2회째의 COR 공정을, 도 3(g)는 2회째의 PHT 공정을, 도 3(h)는 3회째의 COR 공정을, 도 3(i)는 3회째의 PHT 공정을 각각 모식적으로 나타내고 있다. COR 공정과 PHT 공정은 필요에 따라 4회 이상 행해지기도 하고, 2회로 종료하는 경우도 있다.
또, 2회째 및 3회째의 COR 공정의 처리 조건은 1회째의 COR 공정의 처리 조건과 동일하고, 2회째 및 3회째의 PHT 공정의 처리 조건은 1회째의 PHT 공정의 처리 조건과 동일하기 때문에, 이들 공정에 대한 설명은 생략한다.
도 3(j)는 최종적으로 실리콘 산화막(202)이 완전히 제거된 상태를 모식적으로 나타내고 있다. 산화막 제거 처리가 종료된 웨이퍼 W는 열처리 장치(4)에 반송되고, 웨이퍼 W를 소정 온도로 가열한 상태에서 암모니아 가스와 질소 가스(또는 아르곤 가스)를 소정 시간(예를 들면, 5초), 챔버(20) 내에 공급하는 것에 의해, 웨이퍼 W에 존재하는 잔사를 기화하여 제거한다. 또, 이 잔사 제거 처리는 에칭 장치(5)에서, 마지막의 PHT 공정과 연속하여 행할 수도 있다.
이상의 설명한 바와 같이, 제 1 산화막 제거 처리에 의하면, 실리콘 산화막(202)의 표면의 일부를 불화수소 가스와 암모니아 가스에 의해서 변질시키는 COR 공정에 대해, COR 공정에 의해서 생성한 반응 생성물을 감압 분위기에서 불활성 가스를 공급하면서 승화시키는 PHT 공정을 조합하고 있기 때문에, 반응 생성물의 제거에 요하는 시간을 대폭 단축할 수 있다. 또한, COR 공정과 PHT 공정을, 동일한 챔버(40) 내에서 웨이퍼 W를 이동시키는 일없이, 또한 웨이퍼 W의 온도를 변경하는 일없이 실행하고 있기 때문에, 제 1 산화막 제거 처리 전체의 처리 시간을 단축하여 스루풋을 높여서, 생산성을 향상시킬 수 있다.
다음에, 에칭 장치(5)에서 실행되는 산화막 제거 처리의 제 2 실시 형태(이하 「제 2 산화막 제거 처리」라고 함)에 대해 설명한다. 제 1 산화막 제거 처리에서는, COR 공정에 있어서의 불화수소 가스와 암모니아 가스의 동시 공급 시간을 약 60초로 하였다. 이에 반해, 제 2 산화막 제거 처리에서는, COR 공정에서의 불화수소 가스와 암모니아 가스의 동시 공급 시간은, 예를 들면 2초~10초, 바람직하게는 2초~5초로 설정된다.
이에 따라, 불화수소 가스와 암모니아 가스의 동시 공급의 전단에서, 암모니아 가스와 불활성 가스를 챔버(40) 내에 공급하는 시간도 5초~15초 정도로 한다. 또한, 1회의 COR 공정에서 생성하는 반응 생성물의 양이 적어지기 때문에, 이에 따라서, PHT 공정의 처리 시간도, 제 1 산화막 제거 처리에서의 PHT 공정의 처리 시간보다 짧은 시간, 예를 들면 10초~30초로 설정된다.
제 2 산화막 제거 처리에서는, 이러한 단시간의 COR 공정과 PHT 공정을 실리콘 산화막(202)이 소정의 두께로 될 때까지 반복하여 행한다. 예를 들면, 도 3(a)에 나타낸 실리콘 산화막(202)을 완전히 제거하는 처리를 행하는 경우, 제 2 산화막 제거 처리에서의 COR 공정과 PHT 공정의 실행 회수는 제 1 산화막 제거 처리에서의 COR 공정과 PHT 공정의 실행 회수보다 많아진다.
제 2 산화막 제거 처리에서는, 짧은 공급 시간 동안에 불화수소 가스와 암모니아 가스(특히, 불화수소 가스)를 챔버(40) 내에 균일하게 분포시킬 필요가 있기 때문에, 챔버(40)로서는, 용적이 작고 또한 가스를 균일하게 분포시키는 것이 가능한 것이 적합하다.
또, 제 2 산화막 제거 처리에서의 단시간의 COR 공정과 PHT 공정의 각각에서 생기고 있는 변화는 제 1 산화막 제거 처리에서의 COR 공정과 PHT 공정의 각각에서 생기고 있는 변화와 동일하고, 단시간의 COR 공정에서도 도 3(b), (c)에 나타낸 반응이, 단시간의 PHT 공정에서도 도 3(d), (e)에 나타낸 반응이 각각 진행된다. 도 3(b)~(e)의 반응의 내용에 대해서는 이미 설명했기 때문에, 여기서의 설명을 생략한다.
단시간의 COR 공정과 PHT 공정을 반복하여 실행하는 제 2 산화막 제거 처리에서는, 제 1 산화막 제거 처리와 마찬가지로, 감압 분위기에서 불활성 가스를 공급하는 PHT 공정을 채용하고 있기 때문에, 반응 생성물의 제거에 요하는 시간을 단축하여 스루풋을 높여서, 생산성을 향상시킬 수 있다.
여기서, COR 공정에서는, 실리콘 산화막(202)의 표면으로부터 SiO2와 불화수소 가스 및 암모니아 가스의 반응이 시작되고, 불화수소 가스 및 암모니아 가스가 반응 생성물을 통과하여 실리콘 산화막(202)의 심부(深部)로 확산됨으로써, 반응은 실리콘 산화막(202)의 표면으로부터 심부로 향해 서서히 진행된다. 그 때문에, 1회의 COR 공정의 처리 시간 내에서, 반응 생성물의 생성 속도는 시간의 경과에 따라 늦어진다고 생각할 수 있다.
이에 반해, 제 2 산화막 제거 처리에서는, 실리콘 산화막(202)의 표면 근방에서 생성한 반응 생성물을 통해 불화수소 가스 및 암모니아 가스를 실리콘 산화막(202)의 심부에 확산시키기 위한 시간을 마련하지 않고, 실리콘 산화막(202)의 표면 근방에서의 신속한 반응 생성물의 생성과 승화를 반복하는 구성으로 하고 있다. 이것에 의해, 처리 효율을 높여, 스루풋을 더 향상시킬 수 있다.
제 2 산화막 제거 처리에서의 이점의 하나는, 러프니스(roughness)(표면 거칠기)의 개선 효과에 있다. 즉, 1회의 COR 공정에서, 반응 생성물은 실리콘 산화막(202)의 표면에 생성하되, 그 생성량은 많지는 않으며, 그 때문에, 연속하는 PHT 공정에서는, 반응 생성물을 실질적으로 완전히 제거할 수 있다. 또한, COR 공정의 처리 시간이 짧기 때문에, 폴리실리콘막(201)에 대한 데미지가 작다. 이들 효과에 의해, 제 2 산화막 제거 처리에 의해서 노출되는 폴리실리콘막(201)의 벽면에서의 러프니스를 개선할 수 있다.
제 2 산화막 제거 처리에서의 다른 이점은, 로딩 특성의 개선 효과에 있다. 로딩 특성은 산화막 제거 처리에 의한 제거 깊이의 균일성(산화막을 남기는 경우에는, 결과적으로, 남은 산화막의 두께의 균일성)이다.
도 3(a)에서는, 실리콘 산화막(202)이 형성된 1개의 홈만을 나타내고 있지만, 일반적으로 폴리실리콘막(201)에는 홈 폭이 다른 복수의 홈이 형성되고, 각 홈에 실리콘 산화막(202)이 형성된다. 각종 가스는 넓은 홈에 대해 용이하게 확산되지만, 폭이 좁은 홈에 대해서는 확산되기 어렵다. 그 때문에, COR 공정의 처리 시간이 긴 제 1 산화막 제거 처리에서는, 폭이 좁은 홈에 형성된 실리콘 산화막보다 폭이 넓은 홈에 형성된 실리콘 산화막이 제거되기 쉬워져, 폭이 좁은 홈과 폭이 넓은 홈에서 실리콘 산화막이 제거된 후의 홈의 깊이에 차이가 생길 우려가 있다.
이 문제에 대해, 제 2 산화막 제거 처리에서는, 단시간의 COR 공정과 PHT 공정을 반복하는 것에 의해, 1회의 COR 공정과 PHT 공정에서 제거되는 실리콘 산화막의 깊이가 홈 폭의 영향을 받기 어려워져, 이것에 의해, 양호한 로딩 특성을 얻을 수 있다.
제 2 산화막 제거 처리에서의 또 다른 이점은 산화막/질화막 선택비를 높이는 효과를 얻을 수 있는 것에 있다. 불화수소 가스 및 암모니아 가스를 포함하는 혼합 가스를 이용한 COR 처리에서, 질화규소(SiN) 등의 질화막이 처리 분위기에 노출되어 있는 경우에는, 실리콘 산화막뿐만 아니라, 질화막도 혼합 가스와 반응하게 된다. 그러나, 실리콘 산화막과 혼합 가스는 신속히 반응이 시작되는데 반해, 질화막에는 혼합 가스에 대한 내성이 있기 때문에, 혼합 가스가 질화막에 접촉해도 즉시 반응은 진행하지 않고, 수초 정도의 시간 경과 후에 반응이 시작된다.
그래서, 제 2 산화막 제거 처리에서는, COR 공정에서의 불화수소 가스의 공급 시간을, 예를 들면 2~5초로 하고, 연속하는 PHT 공정에서, COR 공정에서 챔버(40) 내에 공급된 혼합 가스를 챔버(40) 내로부터 배출하고 있다. 그 때문에, 혼합 가스와 질화막의 반응이 생기기 어려워, 이것에 의해, 산화막/질화막 선택비를 높이는 효과가 얻어진다.
다음에, 에칭 장치(5)에서 실행되는 산화막 제거 처리의 제 3 실시 형태(이하 「제 3 산화막 제거 처리」라고 함)에 대해 설명한다. 제 3 산화막 제거 처리는 제 2 산화막 제거 처리에서의 불화수소 가스의 챔버(40) 내에서의 분포의 균일성을 개선하는 것에 의해서, 웨이퍼 W에 대한 산화막 제거 처리의 면내 균일성을 개선한 것이다. 그 때문에, 먼저 제 2 산화막 제거 처리의 타이밍차트에 대해 설명한다.
도 4(a)는 제 2 산화막 제거 처리의 타이밍차트이고, 프로세스 콘트롤러(91)에서 설정되어 실행된다. 또, 암모니아 가스, 불화수소 가스 및 아르곤 가스/질소 가스의 각각에 대해, 「ON」은 가스가 공급되고 있는 것을, 「OFF」는 가스의 공급이 정지된 것을 나타내고 있으며, 유량을 변화시켜도 공급되고 있는 한은 「ON」으로 나타내고 있다.
도 4(a)의 타이밍차트에서는, 시각 t0에서 COR 공정이 개시되고, 암모니아 가스와 질소 가스(또는 아르곤 가스)가 챔버(40) 내에 공급된다. 시각 t1에서, 불화수소 가스가 챔버(40) 내에 공급된다. 시각 t2에서 COR 공정으로부터 PHT 공정으로 전환되기 때문에, 질소 가스(또는 아르곤 가스)의 공급을 계속하면서, 불화수소 가스와 암모니아 가스의 공급이 정지됨과 아울러 챔버(40) 내의 압력이 낮아지고, 시각 t3에서 PHT 공정이 종료된다.
도 4(b)는 도 4(a)의 타이밍차트가 실행되었을 때의 실제의 챔버(40) 내의 압력 변화와 가스 공급/정지 상태를 나타내는 차트이다. 도 2를 참조하여 설명한 바와 같이, 암모니아 가스 공급부(107)와 챔버(40)를 연결하는 배관의 도중에 암모니아 가스의 공급/정지를 제어하는 암모니아 가스 밸브(106)가 마련되어 있고, 암모니아 가스 밸브(106)로부터 챔버(40)까지는 일정한 배관 길이가 존재한다. 마찬가지로, 불화수소 가스 공급부(115)와 챔버(40)를 연결하는 배관의 도중에 불화수소 가스의 공급/정지를 제어하는 불화수소 가스 밸브(114)가 마련되어 있으며, 불화수소 가스 밸브(114)로부터 챔버(40)까지는 일정한 배관 길이가 존재한다.
그 때문에, 시각 t0에서 암모니아 가스 밸브(106)를, 시각 t1에서 불화수소 가스 밸브(114)를 각각 열어도, 도 4(b)에 나타내는 바와 같이, 실제로는 암모니아 가스와 불화수소 가스가 챔버(40) 내에 공급될 때까지 시간 Δ의 지연이 생긴다. 여기서는, 설명을 간단하게 하기 위해서, 암모니아 가스의 지연 시간과 불화수소 가스의 지연 시간을 동일하게 하고 있다. 그리고, 가스 공급을 정지하는 경우도 마찬가지로, 시각 t2에서 암모니아 가스 밸브(106)와 불화수소 가스 밸브(114)를 각각 닫아도, 챔버(40) 내가 감압되면서 암모니아 가스와 불화수소 가스가 챔버(40) 내에 공급된다.
제 2 산화막 제거 처리에서는, 불화수소 가스의 챔버(40) 내로의 공급 시간이 짧기 때문에, 예정량의 불화수소 가스가 챔버(40) 내에 공급되기 전에 챔버(40) 내의 감압이 시작되어 버리면, 예정량의 불화수소 가스가 실리콘 산화막(202)과의 반응에 관여하지 않고 챔버(40) 내로부터 배출되고, 또한, 불화수소 가스의 챔버(40) 내에서의 균일성이 저하되는 것에 의해서 웨이퍼 W에 대한 산화막 제거 처리의 면내 균일성이 저하될 우려가 있다. 이 문제는, 불화수소 가스의 챔버(40) 내로의 공급 시간이 짧을수록, 예를 들면 5초보다 2초의 경우에, 현저해진다.
또, 제 2 산화막 제거 처리에서도, 암모니아 가스의 공급 시간은 불화수소 가스의 공급 시간보다 길기 때문에, 암모니아 가스의 공급 지연은 불화수소 가스만큼은 문제로 되지 않는다. 또한, 제 1 산화막 제거 처리에서는, COR 공정에서의 불화수소 가스와 암모니아 가스의 쌍방의 공급 시간이 60초로 길기 때문에, 시간 Δ의 지연은 거의 문제로 되지 않는다.
그래서, 제 3 산화막 제거 처리에서는, 적어도 불화수소 가스의 배관 길이에 기인하는 공급 지연에 따라, 챔버(40) 내의 압력을 낮추는 타이밍을 조정함으로써, 불화수소 가스의 챔버(40) 내로의 공급이 종료되는 타이밍과, COR 공정으로부터 PHT 공정으로 이행하기 위해 챔버(40) 내의 압력을 낮추는 타이밍을 맞춘다.
도 5(a)는 제 3 산화막 제거 처리의 타이밍차트이고, 프로세스 콘트롤러(91)에서 설정되어 실행된다. 도 5(a)에 나타내는 암모니아 가스, 불화수소 가스 및 질소 가스(또는 아르곤 가스)의 타이밍차트는 도 4(a)의 타이밍차트와 동일하다. 한편, 제 3 산화막 제거 처리에서는, 시각 t2로부터 시간 Δ1(여기서는, Δ1=Δ로 하고 있음)만큼 지연된 시각 t4에서, 챔버(40) 내의 압력을 낮추어, COR 공정으로부터 PHT 공정으로 이행시키는 타이밍차트로 되어 있다. 그리고, PHT 공정의 종료 타이밍을 시각 t3으로부터 시간 Δ1만큼 지연한 시각 t5로 연장함으로써, PHT 공정의 처리 시간을 확보하고 있다.
시간 Δ1은 불화수소 가스 밸브(114)로부터 챔버(40)까지의 배관 길이에도 의존하지만, 시간 Δ와 동등 또는 그것보다 약간 길게 하는 것이 바람직하고, 대체로 1초~3초, 바람직하게는 2초로 충분하고, 불필요하게 긴 시간을 설정하게 되면, 스루풋을 저하시켜 버리기 때문에, 바람직하지 않다.
도 5(b)는 도 5(a)의 타이밍차트가 실행되었을 때의 실제의 챔버(40) 내의 압력 변화와 가스 공급/정지 상태를 나타내는 차트이다. 도 5(b)에서의 암모니아 가스, 불화수소 가스 및 질소 가스(또는 아르곤 가스)의 차트에서의 ON/OFF의 타이밍은 도 4(b)에 나타낸 암모니아 가스, 불화수소 가스 및 질소 가스(또는 아르곤 가스)의 차트에서의 ON/OFF의 타이밍과 동일하다. 한편, 불화수소 가스의 챔버(40) 내로의 공급이 종료되는 타이밍에 맞추어, 챔버(40) 내의 압력을 낮출 수 있다. 이것에 의해, 예정량의 불화수소 가스를 챔버(40) 내에 공급하고, 챔버(40) 내에서의 불화수소 가스의 균일성을 개선하여, 웨이퍼 W에 대한 산화막 제거 처리의 면내 균일성을 개선할 수 있다.
다음에, 에칭 장치(5)에서 실행되는 산화막 제거 처리의 제 4 실시 형태(이하 「제 4 산화막 제거 처리」라고 함)에 대해 설명한다. 제 2 산화막 제거 처리에서는, COR 공정에서의 불화수소 가스와 암모니아 가스의 동시 공급 시간은, 예를 들면 2초~10초, 바람직하게는 2초~5초로 설정된다. 이에 반해, 제 4 산화막 제거 처리에서는, COR 공정에서의 불화수소 가스와 암모니아 가스의 동시 공급 시간이 더 짧게 설정되고, 1회의 COR 공정에서 제거되는 피에칭막(실리콘 산화막(202))의 층의 두께가 3㎚ 이하가 되도록 동시 공급 시간이 설정된다.
그런데, 본 발명에 앞서, 본 발명자가 1회의 COR 공정에서 제거되는 피에칭막의 양을 극단적으로 줄였는 바, 당해 COR 공정에서 생성된 반응 생성물의 승화에 필요한 시간이 예상보다 극단적으로 짧아지는 것을 확인하였다. 구체적으로는, 도 6에 나타내는 바와 같이, 1회의 COR 공정에서 제거되는 피에칭막의 두께가 3㎚ 이하에서는 생성한 반응 생성물의 승화에 0.5초도 필요로 하지 않고, 1회의 COR 공정에서 제거되는 피에칭막의 두께가 1㎚ 이하에서는 생성된 반응 생성물의 승화에 필요한 시간이 거의 0초로 동일해지는(즉, 반응 생성물이 생성되면 거의 동시에 승화해 나가는) 것을 확인하였다. 일반적으로, 물질의 크기를 작게 해 가면, 임의의 특정의 크기보다 작아지면 물질의 성질(물성)이 바뀌는 것이 알려져 있다. 예를 들면, 통상의 금(Au)의 융점은 1064℃이지만, 직경 2.4㎚의 입자의 금은 융점이 100℃ 근처까지 저하한다. 이러한 크기의 변화에 따른 물성의 변화는 사이즈 효과로서 알려져 있고, 그 요인은 물질을 구성하는 입자의 크기가 작아지면 1개의 입자에서의 원자나 분자의 표면적의 비율이 커져, 외적 작용 등의 영향을 받는 부분이 커지는 것에 있다. 본 발명자는, 반응 생성물의 승화에 필요한 시간이 극단적으로 짧아지는 것은 생성되는 반응 생성물이 미량으로 되면 사이즈 효과에 의해서 승화가 급격하게 촉진되기 때문이라고 추측하였다. 본 실시 형태에서는, 사이즈 효과를 이용하여 반응 생성물의 승화에 필요한 시간을 대폭 단축한다.
도 7은 반도체 웨이퍼에 대한 제 4 산화막 제거 처리를 모식적으로 나타내는 도면이다.
도 7(a)에 나타내는 바와 같이, 여기서도, 도 3의 처리와 마찬가지로, 웨이퍼 W는 기재인 실리콘층(200)의 표면에 형성된 폴리실리콘막(201)에 소정의 패턴으로 홈이 형성되고, 이 홈에 실리콘 산화막(202)이 형성되고, CMP 처리 공정에 의해서 실리콘 산화막(202)과 폴리실리콘막(201)이 동일한 높이로 되어 있는 구조를 가지는 것으로 한다.
웨이퍼 W가 탑재대(39) 상에 탑재되고, 챔버(40)가 밀폐되면, 질소 가스 공급부(108)와 아르곤 가스 공급부(111)로부터 챔버(40) 내로, 아르곤 가스 및 질소 가스가 공급된다. 또한, TMP(41)의 가동에 의해, 챔버(40) 내의 압력이 대기압보다 낮은 소정의 진공도, 예를 들면 2000mTorr로 감압된 상태로 유지된다. 또한, 온도 조절기(36)에 의해, 웨이퍼 W는 제 4 산화막 제거 처리가 종료될 때까지, 90℃~120℃의 범위의 일정 온도, 예를 들면 120℃로 유지된다.
계속해서, COR 공정의 처리를 행한다. COR 공정에서는, 우선 암모니아 가스 공급부(107)로부터 챔버(40) 내로 암모니아 가스가 공급된다. 이 때, 암모니아 가스의 유량은, 예를 들면 80sccm으로 된다. 또, 이 때, 아르곤 가스를 공급하면서 질소 가스의 공급을 정지해도 좋고, 반대로, 질소 가스를 공급하면서 아르곤 가스의 공급을 정지해도 좋으며, 질소 가스와 아르곤 가스의 혼합 가스의 유량을 변경해도 좋다.
그 후, 챔버(40) 내에 암모니아 가스를 계속 공급하면서, 불화수소 가스 공급부(115)로부터 챔버(40) 내로 불화수소 가스를, 예를 들면 80sccm의 유량으로 공급한다. 이 때, 챔버(40) 내의 분위기는 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스로 되고(도 7(b)), 실리콘 산화막(202)이 혼합 기체에 노출됨으로써, AFS나 수분 등의 반응 생성물(203)이 생성된다(도 7(c)). 제 4 산화막 제거 처리에서는, 암모니아 가스와 불화수소 가스의 공급 시간은 1회의 COR 공정에서 제거되는 실리콘 산화막(202)의 두께가 3㎚ 이하로 되도록 설정된다. 또한, TMP(41)의 가동 제어에 의해, 챔버(40) 내의 압력을, 예를 들면 2000mTorr로 조정한다.
다음에, PHT 공정의 처리를 행한다. PHT 공정에서는, 챔버(40) 내로의 불화수소 가스와 암모니아 가스의 공급을 정지함과 아울러, 아르곤 가스 또는 질소 가스를, 예를 들면 300sccm의 유량으로 공급하지만, 암모니아 가스의 공급이 정지되어 반응 생성물(203)의 생성이 정지하면, 생성된 반응 생성물(203)은 승화된다(도 7(d)). 제 4 산화막 제거 처리에서는, 1회의 COR 공정에서 제거되는 실리콘 산화막(202)의 두께가 3㎚ 이하로 미량이기 때문에, 사이즈 효과에 의해서 반응 생성물(203)의 승화가 급격히 촉진된다. 이것에 의해, 제 1 산화막 제거 처리와 마찬가지로, 반응 생성물의 승화를 촉진하기 위해 챔버(40) 내를 COR 공정의 실행시보다 감압할 필요가 없다. 따라서, PHT 공정에서는, TMP(41)의 가동 제어에 의해, 챔버(40) 내의 압력은 COR 공정에서의 압력과 동일한, 예를 들면 2000mTorr로 조정된다. 또한, 미량의 반응 생성물(203)의 승화가 급격하게 진행되기 때문에, 승화에 요하는 시간은 극단적으로 짧아, 예를 들면 1회의 COR 공정에서 제거되는 실리콘 산화막(202)의 두께가 1㎚ 이하이면, 상술한 바와 같이, 승화에 요하는 시간은 거의 0초로 동일해진다. 이에 대응하여, 제 4 산화막 제거 처리에서의 PHT 공정의 실행 시간은 제 1 산화막 제거 처리에서의 PHT 공정의 실행 시간보다 극단적으로 짧게 설정된다. 또, PHT 공정에서는, 웨이퍼 W의 온도는 COR 공정과 동일한 온도로 유지된다.
1회째의 COR 공정과 이것에 연속하는 1회째의 PHT 공정이 종료된(도 7(e)) 후, 실리콘 산화막(202)이 소정의 두께로 될 때까지, 복수회 COR 공정과 PHT 공정을 반복하여 실행한다. 도 7(f)는 2회째의 COR 공정을, 도 7(g)는 2회째의 PHT 공정을, 도 7(h)는 3회째의 COR 공정을, 도 7(i)는 3회째의 PHT 공정을 각각 모식적으로 나타내고 있다. COR 공정과 PHT 공정은, 필요에 따라 4회 이상 행해지기도 하고, 2회로 종료하는 경우도 있다. 또, 2회째 이후의 COR 공정의 처리 조건은 1회째의 COR 공정의 처리 조건과 동일하고, 2회째 이후의 PHT 공정의 처리 조건은 1회째의 PHT 공정의 처리 조건과 동일하기 때문에, 이들 공정에 대한 설명은 생략한다.
도 7(j)는 최종적으로 실리콘 산화막(202)이 완전히 제거된 상태를 모식적으로 나타내고 있다. 제 1 산화막 제거 처리와 마찬가지로, 실리콘 산화막(202)이 제거된 웨이퍼 W는 열처리 장치(4)에 반송되고, 웨이퍼 W를 소정 온도로 가열한 상태에서 질소 가스를 소정 시간, 챔버(20) 내에 공급하는 것에 의해, 웨이퍼 W에 존재하는 잔사를 기화시켜 제거한다.
도 8은 제 4 산화막 제거 처리의 타이밍차트이며, 프로세스 콘트롤러(91)에서 설정되어 실행된다. 또, 도 4(a)와 마찬가지로, 암모니아 가스, 불화수소 가스 및 아르곤 가스/질소 가스의 각각에 대해, 「ON」은 가스가 공급되고 있는 것을, 「OFF」는 가스의 공급이 정지된 것을 나타내고 있으며, 유량을 변화시켜도 공급되고 있는 한은 「ON」으로 나타내고 있다. 또한, 「압력」은 챔버(40) 내의 압력을 나타낸다.
도 8의 타이밍차트에서는, 시각 t0에서 COR 공정이 개시되고, 암모니아 가스와 질소 가스(또는 아르곤 가스)가 챔버(40) 내에 공급된다. 시각 t1에서, 불화수소 가스가 챔버(40) 내에 공급된다. 시각 t2에서 COR 공정으로부터 PHT 공정으로 전환되기 때문에, 질소 가스(또는 아르곤 가스)의 공급을 계속하면서, 불화수소 가스와 암모니아 가스의 공급이 정지되고, 시각 t3에서 PHT 공정이 종료되지만, 상술한 바와 같이, 제 4 산화막 제거 처리에서는, 1회의 COR 공정에서 제거되는 실리콘 산화막(202)의 두께가 3㎚ 이하로 미량이고, 사이즈 효과에 의해서 반응 생성물(203)의 승화가 급격히 진행되기 때문에, 승화에 요하는 시간은 극단적으로 짧다. 따라서, PHT 공정을 실행하는 시각 t2~시각 t3은 매우 짧다. 또한, 산화막 제거 처리에서는, COR 공정 및 PHT 공정을 실행한 결과, 챔버(40) 내의 압력이 흩어지는 되는 일이 있기 때문에, PHT 공정의 후, 다음의 COR 공정이 실행될 때까지의 동안에, 불화수소 가스와 암모니아 가스의 공급이 정지된 상태에서, 아르곤 가스 및 질소 가스의 유량을 조정하고, 또한 TMP(41)의 가동 제어를 행하는 것에 의해, 챔버(40) 내의 압력을 COR 공정의 실행에 적절한 압력, 예를 들면 2000mTorr로 조정하는 압력 조절 공정이 실행되는 일이 있다. 도 8에서, 압력 조절 공정은 시각 t3~시각 t6에서 실행된다. 압력 조절 공정에서도, 암모니아 가스의 공급이 정지되기 때문에, 미량의 반응 생성물(203)은 승화 가능하다. 따라서, 제 4 산화막 제거 처리에서, PHT 공정을 실행하는 시각 t2~시각 t3을 거의 0초라고 하여도, 이어지는 압력 조절 공정에서 미량의 반응 생성물(203)을 충분히 승화시켜 제거할 수 있다. 즉, 제 4 산화막 제거 처리에서는, 압력 조절 공정을 실행하는 경우, 실질적으로 PHT 공정을 생략할 수 있다.
이상의 설명한 바와 같이, 제 4 산화막 제거 처리에 의하면, 1회의 COR 공정에서 제거되는 실리콘 산화막(202)의 두께가 3㎚ 이하이므로, 사이즈 효과에 의해서 반응 생성물(203)의 승화를 급격히 촉진할 수 있다. 그 결과, PHT 공정의 실행에 요하는 시간을 대폭 단축할 수 있어, 따라서 스루풋을 보다 향상할 수 있다.
또한, 제 4 산화막 제거 처리에서는, 사이즈 효과에 의해서 반응 생성물(203)의 승화가 급격하게 촉진되기 때문에, 반응 생성물(203)의 승화를 촉진하기 위해 챔버(40) 내를 COR 공정의 실행시보다 감압할 필요가 없다. 즉, COR 공정으로부터 PHT 공정으로 이행할 때, 챔버(40) 내를 감압하기 위한 조정이 필요없기 때문에, 스루풋을 더 향상할 수 있다.
또, 제 4 산화막 제거 처리에서는, COR 공정과 PHT 공정이 복수회 반복 실행될 때, PHT 공정의 후, 다음의 COR 공정이 실행될 때까지의 동안에 압력 조절 공정이 실행되기 때문에, 압력 조절 공정에서 미량의 반응 생성물(203)을 충분히 승화시켜 제거할 수 있다. 그 결과, 실질적으로 PHT 공정을 생략할 수 있어, 스루풋을 더 크게 향상할 수 있다.
이상, 본 발명의 실시 형태에 대해 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 예를 들면, 산화막 제거 처리의 대상물로 되는 실리콘 산화막에 한정은 없으며, 자연 산화막이나 BPSG막, HDP-SiO2막 등의 여러 가지의 실리콘 산화막이어도 좋다. 또한, 본 발명은, COR 처리에 한정되지 않고, 처리실 내에 할로겐 원소 함유 가스와 염기성 가스의 혼합 가스를 공급하여 기판 표면의 SiN막을 제거하는 처리에도 적용이 가능하다. 또한, 상기 실시 형태에서는, 불활성 가스로서 질소 가스와 아르곤 가스를 이용했지만, 어느 한쪽만을 이용하여도 좋고, 헬륨 가스나 크세논 가스 등의 다른 불활성 가스를 단독으로 또는 혼합하여 이용하여도 좋다.
본 발명의 목적은, 예를 들면 상술한 본 실시 형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기록한 기억 매체를, 프로세스 콘트롤러(91)에 공급하고, 프로세스 콘트롤러(91)가 기억 매체에 저장된 프로그램 코드를 판독하여 실행하는 것에 의해도 달성된다.
이 경우, 기억 매체로부터 판독된 프로그램 코드 자체가 상술한 본 실시 형태의 기능을 실현하게 되어, 그 프로그램 코드 및 해당 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
1: 기판 처리 시스템
5: 에칭 장치
36: 온도 조절기
39: 탑재대
40: 챔버
41: TMP
50: 샤워 헤드
107: 암모니아 가스 공급부
108: 질소 가스 공급부
111: 아르곤 가스 공급부
115: 불화수소 가스 공급부
200: Si층
201: 폴리실리콘막
202: 실리콘 산화막

Claims (16)

  1. 기판의 표면에 형성된 산화막을 제거하는 기판 처리 방법으로서,
    처리실의 내부에 수용된 상기 기판에 대해 할로겐 원소 함유 가스와 염기성 가스를 공급하는 것에 의해서, 상기 산화막을 반응 생성물로 변질시키는 반응 공정과,
    상기 처리실로의 상기 할로겐 원소 함유 가스의 공급을 정지함과 아울러 상기 처리실에 불활성 가스를 공급하는 것에 의해 상기 반응 생성물을 승화시켜 상기 기판으로부터 제거하는 승화 공정
    을 갖되,
    상기 반응 공정과 상기 승화 공정은 교대로 복수회 반복하여 실행되고,
    상기 반응 공정에서는, 상기 할로겐 원소 함유 가스의 공급 시간을 2초~5초로 하는 것을 특징으로 하는 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 승화 공정에서는, 상기 염기성 가스의 상기 처리실로의 공급을 정지하는 것을 특징으로 하는 기판 처리 방법.
  3. 삭제
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 반응 공정은 상기 처리실을 대기압보다 낮은 감압 분위기로 하여 행해지고,
    상기 승화 공정은 상기 처리실을 상기 반응 공정보다 더 감압된 감압 분위기로 하여 행해지는 것을 특징으로 하는 기판 처리 방법.
  5. 기판의 표면에 형성된 산화막을 제거하는 기판 처리 방법으로서,
    처리실의 내부에 수용된 상기 기판에 대해 할로겐 원소 함유 가스와 염기성 가스를 공급하는 것에 의해서, 상기 산화막을 반응 생성물로 변질시키는 반응 공정과,
    상기 처리실로의 상기 할로겐 원소 함유 가스의 공급을 정지함과 아울러 상기 처리실에 불활성 가스를 공급하는 것에 의해 상기 반응 생성물을 승화시켜 상기 기판으로부터 제거하는 승화 공정
    을 갖되,
    상기 반응 공정과 상기 승화 공정은 교대로 복수회 반복하여 실행되고,
    상기 반응 공정은 상기 처리실을 대기압보다 낮은 감압 분위기로 하여 행해지고, 상기 승화 공정은 상기 처리실을 상기 반응 공정보다 더 감압된 감압 분위기로 하여 행해지며,
    상기 반응 공정으로부터 상기 승화 공정으로 이행할 때에, 상기 처리실을 감압하는 타이밍을, 상기 할로겐 원소 함유 가스의 상기 처리실로의 공급을 정지하는 타이밍보다, 소정 시간 늦추는 것을 특징으로 하는 기판 처리 방법.
  6. 제 5 항에 있어서,
    상기 처리실을 감압하는 타이밍을, 상기 할로겐 원소 함유 가스의 상기 처리실로의 공급을 정지하는 타이밍보다 1초~3초 늦추는 것을 특징으로 하는 기판 처리 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 산화막은 SiO2이고, 상기 할로겐 원소 함유 가스는 불화수소 가스이고, 상기 염기성 가스는 암모니아 가스이고, 상기 불활성 가스는 질소 가스 또는 아르곤 가스인 것을 특징으로 하는 기판 처리 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 반응 공정과 상기 승화 공정은 상기 기판의 온도가 동일한 온도로 설정되어 행해지는 것을 특징으로 하는 기판 처리 방법.
  9. 제 8 항에 있어서,
    상기 기판의 온도가 90℃ 이상 120℃ 이하로 설정되는 것을 특징으로 하는 기판 처리 방법.
  10. 기판의 표면에 형성된 산화막을 제거하는 기판 처리 방법으로서,
    처리실의 내부에 수용된 상기 기판에 대해 할로겐 원소 함유 가스와 염기성 가스를 공급하는 것에 의해서, 상기 산화막을 반응 생성물로 변질시키는 반응 공정과,
    상기 처리실로의 상기 할로겐 원소 함유 가스의 공급을 정지함과 아울러 상기 처리실에 불활성 가스를 공급하는 것에 의해 상기 반응 생성물을 승화시켜 상기 기판으로부터 제거하는 승화 공정
    을 갖되,
    상기 반응 공정과 상기 승화 공정은 교대로 복수회 반복하여 실행되고,
    1회의 상기 반응 공정에서 제거되는 상기 산화막의 층의 두께가 3㎚ 이하인 것을 특징으로 하는 기판 처리 방법.
  11. 제 10 항에 있어서,
    상기 승화 공정에서의 상기 처리실의 내부의 압력을 상기 반응 공정에서의 상기 처리실의 내부의 압력과 동일하게 하는 것을 특징으로 하는 기판 처리 방법.
  12. 기판을 탑재하는 탑재대와,
    상기 탑재대를 수용하는 챔버와,
    상기 탑재대에 탑재된 기판의 온도를 조절하는 온도 조절 유닛과,
    할로겐 원소 함유 가스, 염기성 가스 및 불활성 가스를 선택적으로 상기 챔버의 내부에 공급하는 가스 공급 유닛과,
    상기 챔버의 내부를 배기하는 배기 유닛과,
    온도 조절 유닛, 상기 가스 공급 유닛 및 상기 배기 유닛의 동작을 제어하는 제어부
    를 갖되,
    상기 제어부는, 상기 탑재대에 탑재된 기판을 소정의 온도로 유지함과 아울러 상기 챔버를 대기압보다 낮은 감압 분위기로 유지하여 상기 챔버에 상기 할로겐 원소 함유 가스와 상기 염기성 가스를 공급하는 것에 의해, 상기 탑재대에 탑재된 기판에 형성된 산화막을 반응 생성물로 변질시키는 반응 공정과, 상기 챔버를 상기 반응 공정보다 더 감압된 감압 분위기로 하고, 상기 챔버로의 상기 할로겐 원소 함유 가스의 공급을 정지함과 아울러 상기 챔버에 불활성 가스를 공급하는 것에 의해, 상기 반응 생성물을 승화시켜 상기 기판으로부터 제거하는 승화 공정을, 교대로 복수회 반복하여 실행하고, 상기 반응 공정에서의 상기 할로겐 원소 함유 가스의 공급 시간을 2초~5초로 하는 것을 특징으로 하는 기판 처리 장치.
  13. 삭제
  14. 기판을 탑재하는 탑재대와,
    상기 탑재대를 수용하는 챔버와,
    상기 탑재대에 탑재된 기판의 온도를 조절하는 온도 조절 유닛과,
    할로겐 원소 함유 가스, 염기성 가스 및 불활성 가스를 선택적으로 상기 챔버의 내부에 공급하는 가스 공급 유닛과,
    상기 챔버의 내부를 배기하는 배기 유닛과,
    온도 조절 유닛, 상기 가스 공급 유닛 및 상기 배기 유닛의 동작을 제어하는 제어부
    를 갖되,
    상기 제어부는, 상기 탑재대에 탑재된 기판을 소정의 온도로 유지함과 아울러 상기 챔버를 대기압보다 낮은 감압 분위기로 유지하여 상기 챔버에 상기 할로겐 원소 함유 가스와 상기 염기성 가스를 공급하는 것에 의해, 상기 탑재대에 탑재된 기판에 형성된 산화막을 반응 생성물로 변질시키는 반응 공정과, 상기 챔버를 상기 반응 공정보다 더 감압된 감압 분위기로 하고, 상기 챔버로의 상기 할로겐 원소 함유 가스의 공급을 정지함과 아울러 상기 챔버에 불활성 가스를 공급하는 것에 의해, 상기 반응 생성물을 승화시켜 상기 기판으로부터 제거하는 승화 공정을, 교대로 복수회 반복하여 실행하고,
    상기 제어부는 상기 반응 공정으로부터 상기 승화 공정으로 이행할 때에, 상기 챔버를 감압하는 타이밍을, 상기 할로겐 원소 함유 가스의 상기 챔버로의 공급을 정지하는 타이밍보다 소정 시간 늦추는 것을 특징으로 하는 기판 처리 장치.
  15. 제 14 항에 있어서,
    상기 제어부는 상기 챔버를 감압하는 타이밍을, 상기 할로겐 원소 함유 가스의 상기 챔버로의 공급을 정지하는 타이밍보다 1초~3초 늦추는 것을 특징으로 하는 기판 처리 장치.
  16. 기판을 탑재하는 탑재대와,
    상기 탑재대를 수용하는 챔버와,
    상기 탑재대에 탑재된 기판의 온도를 조절하는 온도 조절 유닛과,
    할로겐 원소 함유 가스, 염기성 가스 및 불활성 가스를 선택적으로 상기 챔버의 내부에 공급하는 가스 공급 유닛과,
    상기 챔버의 내부를 배기하는 배기 유닛과,
    온도 조절 유닛, 상기 가스 공급 유닛 및 상기 배기 유닛의 동작을 제어하는 제어부
    를 갖되,
    상기 제어부는, 상기 탑재대에 탑재된 기판을 소정의 온도로 유지함과 아울러 상기 챔버를 대기압보다 낮은 감압 분위기로 유지하여 상기 챔버에 상기 할로겐 원소 함유 가스와 상기 염기성 가스를 공급하는 것에 의해, 상기 탑재대에 탑재된 기판에 형성된 산화막을 반응 생성물로 변질시키는 반응 공정과, 상기 챔버를 상기 반응 공정보다 더 감압된 감압 분위기로 하고, 상기 챔버로의 상기 할로겐 원소 함유 가스의 공급을 정지함과 아울러 상기 챔버에 불활성 가스를 공급하는 것에 의해, 상기 반응 생성물을 승화시켜 상기 기판으로부터 제거하는 승화 공정을, 교대로 복수회 반복하여 실행하고,
    1회의 상기 반응 공정에서 제거되는 상기 산화막의 층의 두께가 3㎚ 이하인 것을 특징으로 하는 기판 처리 장치.
KR1020160017030A 2015-02-16 2016-02-15 기판 처리 방법 및 기판 처리 장치 KR101840923B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015027461 2015-02-16
JPJP-P-2015-027461 2015-02-16
JP2015212930A JP6568769B2 (ja) 2015-02-16 2015-10-29 基板処理方法及び基板処理装置
JPJP-P-2015-212930 2015-10-29

Publications (2)

Publication Number Publication Date
KR20160100847A KR20160100847A (ko) 2016-08-24
KR101840923B1 true KR101840923B1 (ko) 2018-03-21

Family

ID=56760555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160017030A KR101840923B1 (ko) 2015-02-16 2016-02-15 기판 처리 방법 및 기판 처리 장치

Country Status (4)

Country Link
JP (1) JP6568769B2 (ko)
KR (1) KR101840923B1 (ko)
CN (1) CN105895503B (ko)
TW (1) TWI686843B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108251895A (zh) * 2016-12-29 2018-07-06 江苏鲁汶仪器有限公司 一种氟化氢气相腐蚀设备及方法
JP6925196B2 (ja) * 2017-07-31 2021-08-25 東京エレクトロン株式会社 処理装置及び処理方法
KR102003362B1 (ko) * 2017-11-30 2019-10-17 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
US10720334B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Selective cyclic dry etching process of dielectric materials using plasma modification
US10720337B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials
JP2020043180A (ja) * 2018-09-07 2020-03-19 東京エレクトロン株式会社 基板処理装置及び基板処理方法
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法
JP7348019B2 (ja) * 2019-10-09 2023-09-20 株式会社アルバック エッチング方法、および、エッチング装置
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN113889405A (zh) 2020-07-02 2022-01-04 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
KR20220122723A (ko) * 2020-07-02 2022-09-02 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조의 처리 방법 및 형성 방법
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
JP2022077419A (ja) * 2020-11-11 2022-05-23 東京エレクトロン株式会社 エッチング方法およびエッチング装置
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
KR20230103419A (ko) 2021-12-31 2023-07-07 세메스 주식회사 기판 처리 방법 및 기판 처리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266455A (ja) 2006-03-29 2007-10-11 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP2008235315A (ja) * 2007-03-16 2008-10-02 Tokyo Electron Ltd 基板処理装置、基板処理方法および記録媒体
JP4949091B2 (ja) * 2007-03-16 2012-06-06 東京エレクトロン株式会社 基板処理装置、基板処理方法および記録媒体
JP5352103B2 (ja) * 2008-03-27 2013-11-27 東京エレクトロン株式会社 熱処理装置および処理システム
WO2011024777A1 (ja) * 2009-08-27 2011-03-03 株式会社アルバック 真空処理装置及び真空処理方法
JP5809144B2 (ja) * 2010-08-03 2015-11-10 東京エレクトロン株式会社 基板処理方法および基板処理装置
US8664012B2 (en) * 2011-09-30 2014-03-04 Tokyo Electron Limited Combined silicon oxide etch and contamination removal process

Also Published As

Publication number Publication date
JP6568769B2 (ja) 2019-08-28
CN105895503B (zh) 2019-04-16
CN105895503A (zh) 2016-08-24
TW201707048A (zh) 2017-02-16
JP2016154209A (ja) 2016-08-25
TWI686843B (zh) 2020-03-01
KR20160100847A (ko) 2016-08-24

Similar Documents

Publication Publication Date Title
KR101840923B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR102030232B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101766517B1 (ko) 에칭 방법, 기억 매체 및 에칭 장치
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
KR101165970B1 (ko) 기판의 에칭 방법 및 시스템
KR102159869B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101882531B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
US20180218915A1 (en) Isotropic etching of film with atomic layer control
TW201631653A (zh) 蝕刻方法
KR101725711B1 (ko) 에칭 방법 및 기록 매체
US10622205B2 (en) Substrate processing method and substrate processing apparatus
KR102336537B1 (ko) 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)