KR20220122723A - 반도체 구조의 처리 방법 및 형성 방법 - Google Patents

반도체 구조의 처리 방법 및 형성 방법 Download PDF

Info

Publication number
KR20220122723A
KR20220122723A KR1020227026250A KR20227026250A KR20220122723A KR 20220122723 A KR20220122723 A KR 20220122723A KR 1020227026250 A KR1020227026250 A KR 1020227026250A KR 20227026250 A KR20227026250 A KR 20227026250A KR 20220122723 A KR20220122723 A KR 20220122723A
Authority
KR
South Korea
Prior art keywords
semiconductor structure
feature
oxide layer
treatment
features
Prior art date
Application number
KR1020227026250A
Other languages
English (en)
Inventor
닝 시
Original Assignee
창신 메모리 테크놀로지즈 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202010633744.2A external-priority patent/CN113889404A/zh
Application filed by 창신 메모리 테크놀로지즈 아이엔씨 filed Critical 창신 메모리 테크놀로지즈 아이엔씨
Publication of KR20220122723A publication Critical patent/KR20220122723A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)

Abstract

본 출원의 실시예는 반도체 구조의 처리 방법 및 형성 방법을 제공하고, 반도체 구조의 처리 방법은, 반도체 기판(111)을 제공하는 단계 - 반도체 기판(111)에는 특징부(112)가 설정되어 있고, 특징부(112) 상단에는 마스크 층(200)이 설정되어 있음 - ; 반도체 구조에 대해 애싱 처리를 수행하는 단계 - 반도체 구조는 반도체 기판(111), 특징부(112) 및 마스크 층(200)을 포함함 - ; 마스크 층(200)을 제거하는 단계; 반도체 구조에 대해 세정 처리를 수행하고, 특징 부(112)에 대해 세정 처리를 수행한 이후, 특징부(112)의 표면에 산화층(120)이 생성되는 단계; 반도체 구조에 대해 건조 처리를 수행하는 단계; 및 산화층(120)을 제거하는 단계를 포함하고, 건조 처리 과정에서, 적어도 한 그룹의 인접한 특징부(112)에서 하나의 특징부(112)는 인접한 특징부의 방향으로 틸팅되며, 건조 처리를 수행한 이후, 틸팅된 특징부(112)와 인접한 특징부(112)의 간격은 건조 처리를 수행하기 전의 둘의 간격보다 작다.

Description

반도체 구조의 처리 방법 및 형성 방법
관련 출원의 상호 참조
본 출원은 2020년 7월2일에 제출된 발명의 명칭이 “반도체 구조의 처리 방법 및 형성 방법”이고 출원 번호가 202010633744.2인 중국 특허 출원을 인용하며, 인용을 통해 모두 본 출원에 결합된다.
본 출원은 반도체 분야에 관한 것이고, 반도체 구조의 처리 방법 및 형성 방법에 관한 것이다.
반도체 제조 과정에 있어서, 일반적으로 재료 증착, 평탄화, 특징 패터닝, 에칭, 세정 등과 같은 다중 처리 단계가 필요하다. 집적 회로의 공정이 지속적으로 축소됨에 따라, 제조 공정은 날이 갈수록 복잡해지고, 고 종횡비 구조는 갈수록 중요해진다. 제조 공정의 축소로 인해, 특징부 깊이가 변하지 않거나 깊이가 깊어지고 너비가 작아짐으로써, 특징부의 종횡비가 커지는 것을 초래한다. 고 종횡비 구조(HAR)의 공정은 측면 휘어짐, 상단 CD 및 하단 CD의 변화, 네킹, 틸팅 및 패던 왜곡 등 문제가 쉽게 발생한다. HAR 구조의 품질을 향상시키고, HAR 구조 틸팅을 방지하는 방법은 시급히 해결해야할 문제이다.
본 출원의 실시예는 반도체 구조의 처리 방법 및 형성 방법을 제공하고, 고 종횡비 구조의 틸팅 문제를 효과적으로 개선하며, 공정이 간단하고, 비용이 저렴하다.
상기 기술적 과제를 해결하기 위해, 본 출원의 실시예는 메모리의 형성 방법을 제공하고, 반도체 기판을 제공하는 단계; 반도체 구조에 대해 애싱 처리를 수행하는 단계; 마스크 층을 제거하는 단계; 반도체 구조에 대해 세정 처리를 수행하고, 특징 부에 대해 세정 처리를 수행한 이후, 특징부의 표면에 산화층이 생성되는 단계; 반도체 구조에 대해 건조 처리를 수행하는 단계; 및 산화층을 제거하는 단계를 포함하고, 여기서, 반도체 기판에는 특징부가 설정되어 있고, 특징부 상단에는 마스크 층이 설정되어 있으며, 반도체 구조는 반도체 기판, 특징부 및 마스크 층을 포함하며, 건조 처리 과정에서, 적어도 한 그룹의 인접한 특징부에서 하나의 특징부는 인접한 특징부의 방향으로 틸팅되며, 건조 처리를 수행한 이후 틸팅된 특징부와 인접한 특징부의 간격은 건조 처리를 수행하기 전의 둘의 간격보다 작다.
특징부는 고 종횡비 구조이고, 특징부 틸팅은 즉 고 종횡비 구조 틸팅이며, 특징부가 수직 상태에 위치하는 경우 고 종횡비 구조 틸팅을 피할 수 있다. 종래의 기술에 있어서, 에칭하여 특징부를 형성한 이후 애싱 처리 및 세정 처리를 수행하는 과정에서, 특징부 상단의 마스크 층을 제거하여, 특징부가 모세 관력 작용에 의해 틸팅된다. 종래의 기술에 비해, 본 방안은 세정 처리 이전에 특징부 상단의 마스크 층을 제거하고, 세정 처리 과정에서, 생성된 산화층에 대해 에칭을 수행하지 않고, 특징부가 모세 관력 작용에 의해 틸팅된 이후, 산화층을 제거하면, 특징부는 초기 상태로 복원되어, 고 종횡비 구조를 세정할 경우 발생하는 고 종횡비 구조 틸팅 문제를 효과적으로 개선하고, 공정이 간단하고, 비용이 저렴하다.
또한, 반도체 구조에 대해 애싱 처리를 수행하는 단계는, 산소를 포함하지 않는 제1 혼합 기체를 사용하여 반도체 구조에 대해 애싱 처리를 수행하는 단계를 포함한다. 또한, 제1 혼합 기체는 적어도 수소 및 질소를 포함한다. 산소를 포함하지 않는 제1 혼합 기체를 사용하여 애싱 처리를 수행하면, 애싱 처리 과정에서, 반도체 구조 표면이 산화되는 것을 방지한다.
또한, 반도체 구조에 대해 애싱 처리를 수행하는 단계는, 산소를 포함하는 제2 혼합 기체를 사용하여 특징부의 표면에 대해 애싱 처리를 수행하는 단계를 포함한다. 또한, 제2 혼합 기체는 적어도 수소, 질소 및 산소를 포함한다. 산소를 포함하는 제2 혼합 기체를 사용하여 애싱 처리를 수행하면, 애싱 처리 공정의 시간을 가속화시킴으로써, 반도체 제조 공정의 제조 공정 효율을 향상시킨다.
또한, 세정 처리는 NH4OH, H2O2 및 H2O의 혼합 액체를 사용하고, NH4OH, H2O2 및 H2O의 부피비 범위는 NH4OH：H2O2：H2O=1:1~4:20~100이다.
또한, 반도체 구조에 대해 건조 처리를 수행하는 단계 이후, 산화층을 제거하기전, 산화층에 대해 보상 처리를 수행하는 단계를 더 포함한다. 산화층에 대해 보상 처리를 수행하는 단계 이후, 특징부가 산화에 의해 생성된 산화층의 두께를 증가시키고, 후속 산화층을 제거한 이후, 특징부가 원래의 상태로 복원되는 것을 보장하거나 특징부가 원래의 상태로 복원되는 속도를 가속화한다.
또한, 산화층에 대해 보상 처리를 수행하는 단계는, 제3 혼합 기체를 사용하여, 산화층에 대해 보상 처리를 수행하는 단계를 포함하고, 제3 혼합 기체는 적어도 수소, 질소 및 산소를 포함한다.
또한, 산화층에 대해 보상 처리를 수행하는 단계는, 혼합 플라즈마를 사용하여, 산화층에 대해 보상 처리를 수행하는 단계를 포함하고, 혼합 플라즈마는 적어도 수소, 질소 및 산소의 플라즈마를 포함한다.
또한, 반도체 구조에 대해 건조 처리를 수행하는 단계는, 제1 온도의 이소프로필알콜을 사용하여 특징부 표면에 대해 건조를 수행하는 단계; 및 특징부 표면에 대해 건조를 수행하는 동시에, 제2 온도의 탈이온수를 사용하여 반도체 기판의 밑부분에 대해 건조를 수행하는 단계를 포함한다. 구체적으로, 반도체 기판을 웨이퍼로 예로 들면, 상기 과정은 건조 과정에서 웨이퍼의 배면에 뜨거운 탈이온수를 제공하고, 동시에 웨이퍼의 정면에 가열된 이소프로필 알콜을 제공하며, 그 이유는 웨이퍼 배면에 대해 가열을 수행하지 않으면, 이소프로필알콜이 웨이퍼 표면에 도달하는 온도가 낮아지고, 동시에 배면에 제공된 따뜻한 탈이온수는 웨이퍼의 온도를 제어하고, 웨이퍼의 중심 및 가장 자리의 온도가 상이한 것을 방지하기 위한 것이다. 이로써 추가로 이소프로필알콜의 건조 효과를 강화시켜, 더나은 웨이퍼 건조를 구현할 수 있다.
또한, 제1 온도의 온도 범위는 60℃~80℃이고, 제2 온도의 온도 범위는 60℃~80℃이다.
또한, 마스크 층을 제거하는 단계는, 마스크 층에 화학 기체를 제공하고, 제3 온도에서 마스크 층과 화학 반응을 일으키는 단계; 및 화학 반응을 일으킨 이후, 제4 온도에서 마스크 층에 대해 열처리를 수행하고 동시에 마스크 층에 캐리어 가스를 제공하여, 마스크 층을 증발하여 제거하는 단계를 포함한다.
또한, 제3 온도의 온도 범위는 30℃~150℃이고; 제4 온도의 온도 범위는100℃~200℃이다.
또한, 화학 기체가 마스크 층 및 특징부에 대한 에칭 선택비는 500:1보다 크다.
또한, 화학 기체는 적어도 암모니아 기체 및 불화 수소를 포함하고, 캐리어는 적어도 불소 또는 아르곤을 포함한다.
또한, 반도체 기판에 설정된 특징부의 종횡비는 10이다.
본 출원의 실시예는 반도체 구조의 형성 방법을 더 제공하고, 반도체 기판 및 반도체 기판에 위치하는 마스크 층을 제공하는 단계; 마스크 층을 마스크로 하여, 반도체 기판을 에칭하여 분립된 특징부를 형성하는 단계; 반도체 구조에 대해 애싱 처리를 수행하는 단계; 마스크 층을 제거하는 단계; 반도체 구조에 대해 순차적으로 세정 처리 및 건조 처리를 수행하는 단계; 및 산화층을 제거하는 단계를 포함하고, 반도체 구조는 반도체 기판, 특징부 및 마스크 층을 포함한다.
상기 방법은 붕괴 없는 고 종횡비 구조를 형성할 수 있고, 고 종횡비 구조 틸팅 문제를 효과적으로 개선하고, 공정이 간단하고, 비용이 저렴하다.
도 1 내지 도 6은 본 출원의 일 실시예에서 제공한 메모리의 형성 방법의 각 단계에 대응되는 단면 구조 예시도이다.
도 7은 본 출원의 일 실시예에서 제공한 반도체 구조의 처리 방법에서 특징부 틸팅의 원리도이다.
도 8 및 도 9는 본 출원의 일 실시예에서 제공한 화학적 방법 에칭 처리의 흐름 예시도이다.
모세 관력으로 인한 고 종횡비 구조 틸팅은 심각한 문제이고, 반도체 결함을 유발할 수 있다. 반도체 집적도가 증가함에 따라, 고 종횡비 구조의 사용은 날로 보편화되고 있다. 고 종횡비 구조는 5:1, 10:1 또는 20:1보다 큰 종횡비를 구비한 특징부일 수 있다. 고 종횡비 구조에 있어서, 특히 종횡비가 10에 도달하는 고 종횡비 구조의 반도체 제조 과정에 있어서, 세정 및 건조 처리 과정에서, 모세 관력으로 인해 HAR 구조가 틸팅되거나 심지어 붕괴되기 때문에, 종횡비가 클수록, 틸팅 상황은 더욱 심각하다.
그러나 출원인은, HAR 구조 틸팅을 줄이는 방법이 개발 및 적용되었다는 것을 발견하였고, 예를 들어, 웨이퍼 세정 과정에서 초임계 이산화탄소를 사용하여 건조 처리를 수행하지만, 이러한 공정은 매우 비싸고 일반적으로 정확한 제어가 필요하며, 건조 처리에 필요한 이소프로필알콜의 무게를 정확하게 재야 하고, 동시에 초임계 이산화탄소는 임계점에 도달하기 위해 높은 압력이 필요하다.
따라서 현재는 고 종횡비 구조를 세정할 경우 발생하는 고 종횡비 구조 틸팅 문제를 줄이기 위해 비용이 저렴하고 간단한 처리 방법이 시급히 요구된다.
상기 과제를 해결하기 위해, 본 출원의 실시예는 메모리의 형성 방법을 제공하고, 반도체 기판을 제공하는 단계; 반도체 구조에 대해 애싱 처리를 수행하는 단계; 마스크 층을 제거하는 단계; 반도체 구조에 대해 세정 처리를 수행하고, 특징 부에 대해 세정 처리를 수행한 이후, 특징부의 표면에 산화층이 생성되는 단계; 반도체 구조에 대해 건조 처리를 수행하는 단계; 및 산화층을 제거하는 단계를 포함하고, 여기서, 반도체 기판에는 특징부가 설정되어 있고, 특징부 상단에는 마스크 층이 설정되어 있으며, 반도체 구조는 반도체 기판, 특징부 및 마스크 층을 포함하며, 건조 처리 과정에서, 적어도 한 그룹의 인접한 특징부에서 하나의 특징부는 인접한 특징부의 방향으로 틸팅되며, 건조 처리를 수행한 이후, 틸팅된 특징부와 인접한 특징부의 간격은 건조 처리를 수행하기 전의 둘의 간격보다 작다.
본 출원의 실시예의 목적, 기술 방안 및 장점이 더욱 명확하게 하기 위하여, 아래에 첨부 도면을 결합하여 각 실시예에 대해 상세히 설명한다. 그러나, 본 분야의 통상의 기술자가 이해할 수 있는 것은, 본 출원의 실시예에서, 독자로 하여금 본 출원을 더욱 잘 이해하도록 하기 위하여, 많은 기술적 세부 사항을 제안한다. 그러나, 이러한 기술적 세부 사항 및 아래의 각 실시예에 기반한 다양한 변경 및 수정이 없이도, 본 출원에서 보호 청구된 기술 방안을 구현할 수 있다. 아래 각 실시예의 구획은 설명의 편의를 위한 것으로, 본 출원의 구체적인 구현 방식에 대한 어떠한 한정도 구성하지 않으며, 각 실시예는 모순되지 않는 범위 내에서 상호 결합되고, 상호 인용될 수 있다.
도 1 내지 도 6은 본 출원의 일 실시예에서 제공한 반도체 구조의 처리 방법의 각 단계에 대응되는 단면 구조 예시도이고, 아래는 본 실시예의 반도체 구조의 처리 방법에 대해 구체적으로 설명한다.
도 1 및 도 2를 참조하면, 반도체 기판(111)을 제공하고, 반도체 기판에는 특징부(112)가 설정되어 있고, 특징부(112) 상단 표면에는 마스크 층(200)이 구비된다.
구체적으로, 도 1을 참조하면, 기판(101)에서 마스크 층(200)을 생성하고, 마스크 층(200)에 기반하여 기판(101)를 에칭하여 도 2에 도시된 반도체 기판(111) 및 분립된 특징부(112)를 형성하고, 특징부(112)에는 마스크 층(200)이 구비된다. 본 실시예에 있어서, 반도체 기판(111)은 실리콘 또는 게르마늄 등 재료를 사용하여 형성되고, 마스크 층(200)는 실리카를 사용하여 형성되며, 다른 실시예에서, 마스크 층(200)은 실리콘 카보니트라이드 또는 실리콘 산진화물 등과 같은 다른 절연 재료를 사용하여 형성된다. 또한, 본 실시예에서 제공한 특징부(112)의 경우, 후속 활성 영역을 형성하기 위한 것이고, 특징부(112) 틸팅은 형성된 활성 영역의 틸팅을 초래할 수 있고, 즉 특징부(112)가 수직 상태에 위치하는 경우 활성 영역 틸팅을 피할 수 있다. 또한, 본 기술방안을 다른 영역의 구현에 사용할 수도 있다.
도 2를 참조하면, 특징부(112)의 높이는 H이고, 분립된 특징부(112) 간의 간극은 S이며, 특징부(112)의 종횡비(H/S)는 비교적 크며, 본 실시예에서 특징부(112)의 종횡비(H/S)는 10이고, 다른 실시예에서, 특징부의 종횡비는 5, 8, 12, 15 등일 수 있고, 실제 요구 사항에 따라 설정할 수 있으며; 또한 특징부의 종횡비(H/S)를 기설정된 종횡비보다 크게 설정할 수도 있으며, 설정된 종횡비는 5, 8, 10, 12, 15등 일 수 있다. 특징부(112)의 종횡비가 큰 반도체 공정 제작 공정에서, 특징부(112)의 틸팅 결함이 쉽게 발생한다. 본 분야의 기술자가 알수 있는 것은, 실시예에서 특징부(112) 종횡비에 대한 한정은 후속의 건조 공정에서, 특징부(112)의 틸팅이 나타는 것을 보장하기 위한 것이고, 종횡비의 한정으로 인해 후속 특징부(112)의 틸팅이 나타나는 기술방안은, 모두 본 출원의 보호 범위에 속해야 한다.
반도체 구조에 대해 애싱 처리를 수행하고, 반도체 구조는 반도체 기판(111), 특징부(112) 및 마스크 층(200)을 포함한다. 애싱 처리는 남은 애싱 기체 또는 에칭 액체를 애싱하여, 잔류한 에칭 기체 또는 에칭 액체가 계속하여 반도체 기판(111) 및 특징부(112)를 에칭하는 것을 방지하기 위한 것이다.
구체적으로, 본 실시예는 두 가지의 애싱 처리 방식을 제공하고, 구체적으로 아래와 같다.
무산소 애싱 처리, 에칭 이후 표면에 잔류된 부식성 기체 및 고분자 재료를 제거하기 위해 산소를 포함하지 않는 제1 혼합 기체를 사용하여 반도체 기판(111), 특징부(112) 및 마스크 층(200)에 대해 애싱 처리를 수행하고, 제1 혼합 기체는 적어도 수소 및 질소를 포함한다. 무산소 애싱 처리의 경우 혼합 기체에 산소가 포함되지 않기 때문에, 반도체 기판(111) 및 특징부(112)의 표면에 대해 손상이 조성되지 않고(실리콘이 산화되지 않는 것과 같이, 특징부(112) 및 반도체 기판(111)의 표면이 산화되지 않음), 따라서 본 실시예에서, 무산소 애싱 처리 방식을 사용하여 애싱 처리를 수행하고; 또한, 수소를 사용하여 특징부 및 반도체 기판(111) 표면에 잔류된 부식성 기체 및 고분자 재료를 효과적으로 제거할 수 있다.
유산소 애싱 처리, 산소를 포함하는 제2 혼합 기체를 사용하여 반도체 기판(111), 특징부(112) 및 마스크 층(200)에 대해 애싱 처리를 수행하고, 제2 혼합 기체는 적어도 수소, 질소 및 산소를 포함한다. 유산소 애싱 처리의 경우, 혼합 기체에 산소가 포함되기 때문에, 애싱 효율이 더 높고, 에칭 이후 표면에 잔류된 부식성 기체 및 고분자 재료를 빠르게 제거할 수 있다. 다른 실시예에 있어서, 유산소 애싱 처리 방식을 사용하여 애싱 처리를 수행할 수 있다.
도 3을 참조하면, 마스크 층(200)을 제거한다.
도 4를 참조하면, 반도체 구조에 대해 세정 처리를 수행하고, 반도체 구조는 반도체 기판(111), 특징부(112) 및 마스크 층(200)를 포함하며; 마스크 층(200)이 제거되었기 때문에, 즉 반도체 기판(111) 및 특징부(112)에 대해 세정 처리를 수행한다.
세정 처리는 특징부(112) 표면의 결함을 복구하기 위한 것이고, 결함은 에칭하여 특징부(112)를 형성하는 과정에서, 일부 측벽은 과도하게 에칭되어 형성된 오목부 또는 일부 측벽이 완전히 에칭되지 않아 형성된 돌출부로 인해, 특징부(112) 표면이 평탄하지 않음을 초래하고, 세정 처리 이후, 특징부(112) 표면은 산화되어 산화층(120)을 형성한다.
구체적으로, 세정 처리는 NH4OH, H2O2 및 H2O의 혼합 액체(즉 SC-1혼합 액체)를 사용하고, NH4OH, H2O2 및 H2O의 비율(부피비) 범위는 NH4OH：H2O2：H2O=1:1~4:20~100이다.
세정 처리에서 사용하는 혼합 액체는 비교적 강한 산화성을 구비하기에, 세정 처리 과정에서, 일부 특징부(112) 표면에 산화층(120)이 형성된다.
설명해야 할 것은, 세정 과정에서 일부 반도체 기판(111)도 산화되는 현상이 존재하며, 산화된 반도체 기판(111)은 본 발명의 창조성에 관한 것이 아니기 때문에, 도에서는 산화된 반도체 기판(111)을 명확하게 표시하지 않았고, 본 분야의 기술자는, 세정 처리 과정에서, 일부 반도체 기판(111)도 산회되어 산화층(120)을 형성하는 것을 자명해야 한다.
도 5를 참조하면, 세정 처리를 수행한 이후, 반도체 구조에 대해 건조 처리를 수행하고, 반도체 구조는 반도체 기판(111), 특징부(112) 및 마스크 층(200)을 포함하며; 마스크 층(200)은 이미 제거되었기 때문에, 즉 반도체 기판(111) 및 특징부(112) 및 산화층(120)(도 4를 참조)에 대해 건조 처리를 수행한다.
건조 처리를 수행하는 단계는, 제1 온도의 이소프로필알콜(IPA)을 사용하여 일부 특징부(112) 표면에 대해 건조를 수행하는 단계; 및 일부 특징부 표면(112)에 대해 건조를 수행하는 동시에, 제2 온도의 탈이온수를 사용하여 기판(111)의 하단에 대해 건조를 수행하는 단계를 포함한다.
반도체 기판을 웨이퍼로 예로 들면, 상기 과정은 건조 과정에서 웨이퍼의 배면에 뜨거운 탈이온수를 제공하고, 동시에 웨이퍼의 정면에 가열된 이소프로필 알콜을 제공하며, 그 이유는 웨이퍼 배면에 대해 가열을 수행하지 않으면, 이소프로필알콜이 웨이퍼 표면에 도달하는 온도가 낮아지고, 동시에 배면에 제공된 따뜻한 탈이온수는 웨이퍼의 온도를 제어하고, 웨이퍼의 중심 및 가장 자리의 온도가 상이한 것을 방지하기 위한 것이다. 이로써 추가로 이소프로필알콜의 건조 효과를 강화시켜, 더나은 웨이퍼 건조를 구현할 수 있다.
여기서, 제1 온도의 온도 범위는 60℃~80℃, 제2 온도의 온도 범위는 60℃~80℃이다. 본 실시예에서, 제1 온도 또는 제2 온도는 65℃, 70℃ 또는 75℃를 사용할 수 있다.
건조 처리 과정에서, 적어도 한 그룹의 인접한 특징부(112)에서 하나의 특징부(112)는 인접한 특징부(112)의 방향으로 틸팅되며, 건조 처리를 수행한 이후, 틸팅된 특징부(112)와 인접한 특징부(112)의 간격은 건조 처리를 수행하기 전의 둘의 간격보다 작다. 본 실시예에서는, 틸팅된 일부 특징부(112) 표면의 산화층(120)이 서로 접착된 것을 예로 들어 설명한다.
구체적으로, 건조 처리 과정에서, 화학 시약의 모세 관력은 건조 과정에서 충분한 작용력을 방출할 수 있음으로써, 남은 특징부의 틸팅을 조성하고, 그 원리는 도 7를 참조하며, 도에서 도시된 바와 같이, 두 개의 분립된 돌출부(돌출부는 특징부 및 특징부 표면의 산화층을 포함하고, 돌출부는 상단이 좁고 하단이 넓거나, 상단과 하단의 너비가 동일하거나, 상단이 넓고 하단이 좁은 구조일 수 있으며, 본 실시예에서 제시한 도면은 돌출부의 상단과 하단이 동일한 것이고 단지 예시일 뿐, 실제 과정에서 에칭된 돌출부의 하단은 상단보다 넓음)는, 너비 차이가 존재함으로 인해, 이때 돌출부 상단의 표면 장력은 접선(γ) 방향을 따르고, γ 방향과 수직 방향의 끼인각은 θ이며, 돌출부 양측에 작용하는 모세 관력은 F=2γHDtcosθ/S이며, 여기서 H, D, S는 각각 돌출부의 높이, 길이 및 돌출부 간의 간격이며, t는 모세 관력(F)의 작용 시간이다.
상기 논술로부터 알다시피, 다른 조건(γ, D, t, cosθ 및 S)이 변하지 않으면 모세 관력(F)과 돌출부의 높이(H)는 정비례하며, 즉 돌출부의 위치가 높을 수록, 받는 모세 관력(F)도 더크며, 상응한 틸팅 정도도 더 크다. 이때, 돌출부 상부 끝단에 위치하는 특징부(112)의 틸팅 정도는 가장 크고 틸팅된 특징부(112) 표면의 산화층과 접착되어 접착된 산화층(130)을 얻으며, 특징부(112)의 하단에도 틸팅이 존재하지만, 틸팅 정도는 특징부(112)의 상단보다 매우 작다.
본 실시예에서, 산화층을 제거하는 단계 이전, 산화층(120)에 대해 보상 처리를 수행하는 단계를 더 포함한다. 산화층(12)에 대해 보상 처리를 수행하는 단계 이후, 특징부(112)가 산화에 의해 생성된 산화층(120)의 두께를 증가시키고, 즉, 일부 특징부(112)가 보상 산화되어 산화층(120)을 생성하고, 수평 방향에서, 산화층(12)의 두께를 증가하는 동시에, 특징부(112)의 너비를 줄임으로써, 후속 산화층을 제거한 이후, 특징부가 원래의 상태로 복원되는 것을 보장하거나 특징부가 원래의 상태로 복원되는 속도를 가속화한다.
구체적으로, 본 실시예는 두 가지의 보상 처리의 구체적인 방법을 제공한다.
방법 1: 제3 혼합 기체를 사용하여, 산화층에 대해 보상 처리를 수행하고, 제3 혼합 기체는 적어도 수소, 질소 및 산소를 포함한다.
방법 1의 보상 처리 방법을 사용하면, 비교적 높은 부위의 특징부(112) 및 비교적 낮은 부위의 특징부(112)의 산화량은 일치하다.
방법 2: 혼합 플라즈마를 사용하여, 산화층(120)에 대해 보상 처리를 수행하고, 혼합 플라즈마는 적어도 수소, 질소 및 산소의 플라즈마를 포함한다. 구체적으로, ICP(유도결합플라즈마)의 플라즈마의 형식을 사용하여 산화층(120)을 형성하여, 특징부(112)를 산화시키는 목적에 도달하고, 종횡비가 높고 또한 특징부(112)의 직경이 크기 때문에, 고온 고압 짧은 시간 내에 플라즈마가 하강하는 거리가 제한됨으로써, 상이한 깊이에 상이한 산화 정도가 존재하는 결과를 얻는다. 방법 2의 보상 처리 방법을 사용하면, 비교적 높은 부위의 특징부(112) 및 비교적 낮은 부위의 특징부(112)의 산화량은 일치하지 않고, 높은 부위에서 낮은 부위로의, 특징부(112)가 산화되는 양은 갈수록 적어지며, 즉 이때 산화층(120)의 높이가 높을 수록, 산화층(12)의 두께가 더 두껍다.
본 실시예는 방법 2의 보상 처리 방법을 사용하여 산화층(120)에 대해 보상을 수행하여, 상단의 특징부(112)가 산화되어 생성된 산화층(120)의 두께를 증가시키고, 후속 산화층(120)을 제거한 이후, 특징부(112)가 원래의 상태로 복원되는 것을 보장하거나, 특징부(112)가 원래의 상태로 복원되는 속도를 가속화하며, 또한 하단 특징부(110) 표면 산화층(120)의 두께의 변화가 크지 않으므로, 특징부(120)의 불필요한 손실을 피한다.
도 5 및 도 6을 참조하면, 건조 처리를 수행한 이후, 틸팅된 특징부(112) 표면의 산화층을 제거한다.
본 실시예에서, 건조 처리를 수행한 이후, 틸팅된 특징부(112) 표면의 산화층은 접착되어 접착된 산화층(130)을 형성하고(도 5를 참조), 접착된 마스크 층(130)을 제거한 이후, 접착된 산화층(130)의 접착 작용력이 소실되고, 이때 틸팅된 특징부(112)는 모세 관력 작용을 더이상 받지 않기 때문에, 틸팅된 특징부(112)는 점차 원래의 상태(즉 수직 상태)로 복원된다.
구체적으로, 틸팅된 특징부(112) 표면의 산화층의 제거는 화학적 방법을 사용하고, 화학적 방법이 사용한 화학 기체가 산화층 및 틸팅된 특징부(112)에 대한 에칭 선택비가 500:1보다 크다. 에칭 선택비가 비교적 큰 화학 기체를 사용하여, 산화층을 에칭 제거하는 과정에서, 틸팅된 특징부(112)가 에칭되는 것을 최대한 피해야 한다.
구체적으로 도 8 및 도 9를 참조하면, 틸팅된 특징부(112) 표면의 산화층을 제거할 경우 사용하는 방법은 아래와 같은 내용을 포함한다.
반도체 구조(400) 전체를 반응실(300)에 배치한다. 여기서, 반응실(300)은 적어도 두 개의 공기 흡입구(제1 공기 흡입구(301) 및 제2 공기 흡입구(302)), 두 개의 배기구(제1 배기구(303) 및 제2 배기구(304)) 및 반도체 구조(400) 전체를 베어링 하기 위한 베어링 플랫폼(305)을 포함한다.
반응실(300)에 화학 기체를 유입하고, 화학 기체는 적어도 암모니아 기체, 불화 수소를 포함한다. 본 실시예에서, 화학 기체는 아르곤을 더 포함한다.
구체적으로, 도 8를 참조하면, 먼저 제1 공기 흡입구(301)를 통해 반응실(300)에 암모니아 기체를 유입하고, 제2 공기 흡입구(302)를 통해 반응실(300)에 불화 수소를 유입한다.
이때 베어링 플랫폼(305)에 위치한 반도체 구조(400) 전체는 아래와 같은 반응을 일으킨다.
SiO2+4HF+4NH3->SiF4+2H2O+4NH3 (1)
SiF4+2HF+2NH3-> (NH4)2SiF6 (2)
여기서, (1)반응에서, 불화 수소를 반응 기체로 사용하여 반도체 구조(400) 전체에서의 산화층과 반응시켜 SiF4를 생성하고, 암모니아 기체를 촉매로 사용하여 반응을 가속하시킨다. (2)반응에서, 암모니아 기체와 불화 수소를 동시에 반응 기체로 사용하여, 첫 번째 단계 반응에서 생성된 SiF4와 계속하여 반응시켜, 쉽게 휘발하는 (NH4)2SiF6 고체를 생성한다. 동시에, 상기 반응에서, 또한 아르곤을 캐리어 가스로 사용하여 유입할 수 있고, 아르곤은 불화 수소 기체가 기체 유입관(본 실시예에서, 구체적으로 제2 공기 흡입구(302)임)에 응축되는 것을 방지하고, 불화 수소 기체를 반도체 구조(400) 전체로 운반시켜 반응시키기 위한 것이다.
상기 반응이 발생할 경우, 반응실에서의 반도체 구조(400) 전체가 제3 온도이고, 반도체 구조(400) 전체의 온도의 변화는 베어링 플랫폼(305)을 통해 구현되는 것을 보장할 필요가 있다. 여기서, 제3 온도의 범위는 30℃~150℃이고, 구체적으로 예를 들어 50℃, 70℃, 90℃, 110℃ 또는 130℃와 같은 온도를 사용할 수 있고, 본 실시예에서, 제3 온도는 35℃를 사용한다.
화학 반응을 일으킨 이후, 제4 온도에서 산화층에 대해 열처리를 수행하는 동시에 산화층에 캐리어 가스를 제공하고, 반응하여 생성된 (NH4)2SiF6 고체를 증발하여 제거하고, 도 9를 참조하면, 베어링 플랫폼(305)을 통해 반도체 구조(400) 전체를 가열하여, 반도체 구조(400) 전체의 온도로 하여금 제4 온도가 되도록 한다. 여기서, 제4 온도의 온도 범위는 100℃~200℃이고, 구체적으로 110℃, 130℃, 150℃, 170℃ 또는 190℃와 같은 온도를 사용할 수 있고, 본 실시예에서, 제4 온도는 150℃를 사용한다. 산화층에 대해 열처리를 수행하여 (NH4)2SiF6 고체의 휘발을 가속화시키고, 동시에 제1 공기 흡입구(301)와 제2 공기 흡입구(302)에 동시에 질소를 캐리어 가스로 사용하여 유입시켜, 휘발된 (NH4)2SiF6 고체를 배기구(제1 배기구(303)및 제2 배기구(304))에 운반함으로써, 틸팅된 특징부(112) 표면 산화층의 에칭을 완료한다.
특징부는 고 종횡비 구조이고, 특징부 틸팅은 즉 고 종횡비 구조 틸팅이며, 특징부가 수직 상태에 위치하는 경우 고 종횡비 구조 틸팅을 피할 수 있다. 종래의 기술에 있어서, 에칭하여 특징부를 형성한 이후 애싱 처리 및 세정 처리를 수행하는 과정에서, 특징부 상단의 마스크 층을 제거하여, 특징부가 모세 관력 작용에 의해 틸팅된다. 종래의 기술에 비해, 본 방안은 세정 처리 이전에 특징부 상단의 마스크 층을 제거하고, 세정 처리 과정에서, 생성된 산화층에 대해 에칭을 수행하지 않고, 특징부가 모세 관력 작용에 의해 틸팅된 이후, 산화층을 제거하면, 특징부는 초기 상태로 복원되어, 고 종횡비 구조를 세정할 경우 발생하는 고 종횡비 구조 틸팅 문제를 효과적으로 개선하고, 공정이 간단하고, 비용이 저렴하다.
상기 각 단계의 구획은, 설명을 명확하게 하기 위한 것일 뿐이고, 구현될 경우 하나의 단계로 병합되거나 특정된 단계에 대해 분할을 수행하여, 복수 개의 단계로 분해될 수 있으며, 동일한 논리적 관계를 포함하는 한 본 특허의 보호 범위 내에 있으며; 프로세스에서 중요하지 않은 수정이나 중요하지 않은 설계를 도입하지만, 그 프로세스의 핵심 설계를 개변하지 않는 것도 모두 상기 특허의 보호 범위 내에 있다.
본 출원의 다른 일 실시예는 반도체 구조의 형성 방법을 제공하고, 반도체 기판 및 반도체 기판에 위치하는 마스크 층을 제공하는 단계; 마스크 층을 마스크로 하여, 반도체 기판을 에칭하여 분립된 특징부를 형성하는 단계; 반도체 구조에 대해 애싱 처리를 수행하는 단계; 마스크 층을 제거하는 단계; 반도체 구조에 대해 순차적으로 세정 처리 및 건조 처리를 수행하는 단계; 및 산화층을 제거하는 단계를 포함하고, 반도체 구조는 반도체 기판, 특징부 및 마스크 층을 포함한다.
아래는 도면과 결합하여 본 실시예의 반도체 구조의 형성 방법에 대해 구체적으로 설명한다.
도 1 및 도 2를 참조하면, 반도체 기판(111)을 제공하고, 반도체 기판(111) 상단 표면에는 마스크 층(200)이 구비되고, 마스크 층(200)을 마스크로 하여, 반도체 기판(111)을 에치이하여 분립된 특징부(112)를 형성한다.
구체적으로, 도 1을 참조하면, 기판(101)에서 마스크 층(200)을 생성하고, 마스크 층(200)에 기반하여 기판(101)을 에칭하여 도 2에 도시된 반도체 기판(111) 및 분립된 특징부(112)를 형성하고, 특징부(112)에는 마스크 층(200)이 구비된다. 본 실시예에 있어서, 반도체 기판(111)은 실리콘 또는 게르마늄 등 재료를 사용하여 형성되고, 마스크 층(200)는 실리카를 사용하여 형성되며, 다른 실시예에서, 마스크 층(200)은 실리콘 카보니트라이드 또는 실리콘 산진화물 등과 같은 다른 절연 재료를 사용하여 형성된다. 또한, 본 실시예에서 제공한 특징부(112)의 경우, 후속 활성 영역을 형성하기 위한 것이고, 특징부(112) 틸팅은 형성된 활성 영역의 틸팅을 초래할 수 있고, 즉 특징부(112)가 수직 상태에 위치하는 경우 활성 영역 틸팅을 피할 수 있다. 또한, 본 기술방안을 다른 영역의 구현에 사용할 수도 있다.
도 2를 참조하면, 특징부(112)의 높이는 H이고, 분립된 특징부(112) 간의 간극은 S이며, 특징부(112)의 종횡비(H/S)는 비교적 크며, 본 실시예에서 특징부(112)의 종횡비(H/S)는 10이고, 다른 실시예에서, 기설정된 종횡비는 5, 8, 12, 15 등일 수 있고, 실제 요구 사항에 따라 설정할 수 있으며; 또한 특징부의 종횡비(H/S)를 기설정된 종횡비보다 크게 설정할 수도 있으며, 설정된 종횡비는 5, 8, 10, 12, 15등 일 수 있다. 특징부(112)의 종횡비가 큰 반도체 공정 제작 공정에서, 특징부(112)의 틸팅 결함이 쉽게 발생한다. 본 분야의 기술자가 알수 있는 것은, 실시예에서 특징부(112) 종횡비에 대한 한정은 후속의 건조 공정에서, 특징부(112)의 틸팅이 나타는 것을 보장하기 위한 것이고, 종횡비의 한정으로 인해 후속 특징부(112)의 틸팅이 나타나는 기술방안은, 모두 본 출원의 보호 범위에 속해야 한다.
반도체 구조에 대해 애싱 처리를 수행하고, 반도체 구조는 반도체 기판(111), 특징부(112) 및 마스크 층(200)을 포함한다. 애싱 처리는 남은 애싱 기체 또는 에칭 액체를 애싱하여, 잔류한 에칭 기체 또는 에칭 액체가 계속하여 반도체 기판(111) 및 특징부(112)를 에칭하는 것을 방지하기 위한 것이다.
도 3을 참조하면, 마스크 층(200)을 에칭 제거한다.
도 4를 참조하면, 반도체 구조에 대해 세정 처리를 수행하고, 반도체 구조는 반도체 기판(111), 특징부(112) 및 마스크 층(200)를 포함하며; 마스크 층(200)이 제거되었기 때문에, 즉 반도체 기판(111) 및 특징부(112)에 대해 세정 처리를 수행한다.
세정 처리는 특징부(112) 표면의 결함을 복구하기 위한 것이고, 결함은 에칭하여 특징부(112)를 형성하는 과정에서, 일부 측벽은 과도하게 에칭되어 형성된 오목부 또는 일부 측벽이 완전히 에칭되지 않아 형성된 돌출부로 인해, 특징부(112) 표면이 평탄하지 않음을 초래하고, 세정 처리 이후, 특징부(112) 표면은 산화되어 산화층(120)을 형성한다.
도 5를 참조하면, 세정 처리를 수행한 이후, 반도체 구조에 대해 건조 처리를 수행하고, 반도체 구조는 반도체 기판(111), 특징부(112) 및 마스크 층(200)을 포함하며; 마스크 층(200)은 이미 제거되었기 때문에, 즉 반도체 기판(111) 및 특징부(112)에 대해 건조 처리를 수행한다.
도 5 및 도 6을 참조하면, 틸팅된 특징부(112) 표면의 산화층을 제거한다.
본 실시예에서, 건조 처리를 수행한 이후, 틸팅된 특징부(112) 표면의 산화층은 접착되어 접착된 산화층(130)을 형성하고(도 5를 참조), 접착된 마스크 층(130)을 제거한 이후, 접착된 산화층(130)의 접착 작용력이 소실되고, 이때 틸팅된 특징부(112)는 모세 관력 작용을 더이상 받지 않기 때문에, 틸팅된 특징부(112)는 점차 원래의 상태(즉 수직 상태)로 복원된다.
상기 실시예와 본 실시예는 상호 대응되기 때문에, 본 실시예는 상기 실시예와 서로 협력하여 구현될 수 있다. 상기 실시예에서 언급된 관련 기술 세부 사항은, 본 실시예에서도 여전히 유효하고, 상기 실시예에서 달성할 수 있는 기술효과는 본 실시예에서도 마찬 가지로 구현될 수 있으며, 중복이 되지 않기 위하여, 여기서 더이상 반복적으로 설명하지 않는다. 상응하게, 본 실시예에서 언급된 관련 기술 세부 사항도 상기 실시예에 적용될 수 있다.
상기 각 단계의 구획은, 설명을 명확하게 하기 위한 것일 뿐이고, 구현될 경우 하나의 단계로 병합되거나 특정된 단계에 대해 분할을 수행하여, 복수 개의 단계로 분해될 수 있으며, 동일한 논리적 관계를 포함하는 한 본 특허의 보호 범위 내에 있으며; 프로세스에서 중요하지 않은 수정이나 중요하지 않은 설계를 도입하지만, 그 프로세스의 핵심 설계를 개변하지 않는 것도 모두 상기 특허의 보호 범위 내에 있다.
본 분야의 통상의 기술자가 이해할 수 있는 것은, 상기 실시예는 본 출원의 구체적인 실시예를 구현하기 위한 것이고, 실제 적용에서, 본 출원의 정신 및 범위를 이탈하지 않는 한, 형태 및 세부 사항의 다양한 변화가 가능하다.

Claims (18)

  1. 반도체 구조의 처리 방법으로서,
    반도체 기판을 제공하는 단계 - 상기 반도체 기판에는 특징부가 설정되어 있고, 상기 특징부 상단에는 마스크 층이 설정되어 있음 - ;
    반도체 구조에 대해 애싱 처리를 수행하는 단계 - 상기 반도체 구조는 상기 반도체 기판, 상기 특징부 및 상기 마스크 층을 포함함 - ;
    상기 마스크 층을 제거하는 단계;
    상기 반도체 구조에 대해 세정 처리를 수행하고, 상기 특징 부에 대해 세정 처리를 수행한 이후, 상기 특징부의 표면에 산화층이 생성되는 단계;
    상기 반도체 구조에 대해 건조 처리를 수행하는 단계; 및
    상기 산화층을 제거하는 단계를 포함하고;
    상기 건조 처리 과정에서, 적어도 한 그룹의 인접한 특징부에서 하나의 특징부는 인접한 특징부의 방향으로 틸팅되며, 건조 처리를 수행한 이후 틸팅된 특징부와 인접한 특징부의 간격은 건조 처리를 수행하기 전의 둘의 간격보다 작은 것을 특징으로 하는 반도체 구조의 처리 방법.
  2. 제1항에 있어서,
    상기 반도체 구조에 대해 애싱 처리를 수행하는 단계는,
    산소를 포함하지 않는 제1 혼합 기체를 사용하여 상기 반도체 구조에 대해 애싱 처리를 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  3. 제2항에 있어서,
    상기 제1 혼합 기체는 적어도 수소 및 질소를 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  4. 제1항에 있어서,
    상기 반도체 구조에 대해 애싱 처리를 수행하는 단계는,
    산소를 포함하는 제2 혼합 기체를 사용하여 상기 반도체 구조에 대해 애싱 처리를 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  5. 제4항에 있어서,
    상기 제2 혼합 기체는 적어도 수소, 질소 및 산소를 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  6. 제1항에 있어서,
    상기 세정 처리는 NH4OH, H2O2 및 H2O의 혼합 액체를 사용하고, NH4OH, H2O2 및 H2O의 부피비 범위는 NH4OH：H2O2：H2O=1:1~4:20~100인 것을 특징으로 하는 반도체 구조의 처리 방법.
  7. 제1항에 있어서,
    상기 반도체 구조에 대해 건조 처리를 수행하는 단계는,
    제1 온도의 이소프로필알콜을 사용하여 상기 특징부 표면에 대해 건조를 수행하는 단계, 및
    상기 특징부 표면에 대해 건조를 수행하는 동시에, 제2 온도의 탈이온수를 사용하여 상기 반도체 기판의 밑부분에 대해 건조를 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  8. 제7항에 있어서,
    상기 제1 온도의 온도 범위는 60℃~80℃이고, 상기 제2 온도의 온도 범위는 60℃~80℃인 것을 특징으로 하는 반도체 구조의 처리 방법.
  9. 제1항에 있어서,
    상기 반도체 구조에 대해 건조 처리를 수행하는 단계 이후, 상기 산화층을 제거하는 단계 전,
    상기 산화층에 대해 보상 처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  10. 제9항에 있어서,
    상기 산화층에 대해 보상 처리를 수행하는 단계는,
    제3 혼합 기체를 사용하여, 상기 산화층에 대해 보상 처리를 수행하는 단계를 포함하고, 상기 제3 혼합 기체는 적어도 수소, 질소 및 산소를 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  11. 제9항에 있어서,
    상기 산화층에 대해 보상 처리를 수행하는 단계는,
    혼합 플라즈마를 사용하여, 상기 산화층에 대해 보상 처리를 수행하는 단계를 포함하고, 상기 혼합 플라즈마는 적어도 수소, 질소 및 산소의 플라즈마를 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  12. 제1항에 있어서,
    상기 산화층을 제거하는 단계는,
    상기 산화층에 화학 기체를 제공하고, 제3 온도에서 상기 산화층과 화학 반응을 일으키는 단계; 및
    상기 화학 반응을 일으킨 이후, 제4 온도에서 상기 산화층에 대해 열처리를 수행하고 동시에 상기 산화층에 캐리어 가스를 제공하여, 상기 산화층을 증발하여 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  13. 제12항에 있어서,
    상기 제3 온도의 온도 범위는 30℃~150℃이고; 상기 제4 온도의 온도 범위는 100℃~200℃인 것을 특징으로 하는 반도체 구조의 처리 방법.
  14. 제12항에 있어서,
    상기 화학 기체가 상기 마스크 층 및 상기 특징부에 대한 에칭 선택비는 500:1보다 큰 것을 특징으로 하는 반도체 구조의 처리 방법.
  15. 제14항에 있어서,
    상기 화학 기체는 적어도 암모니아 기체 및 불화 수소를 포함하고, 상기 캐리어 가스는 적어도 질소 또는 아르곤을 포함하는 것을 특징으로 하는 반도체 구조의 처리 방법.
  16. 제1항에 있어서,
    상기 반도체 기판에 설정된 상기 특징부의 종횡비는 10인 것을 특징으로 하는 반도체 구조의 처리 방법.
  17. 반도체 구조의 형성 방법으로서,
    반도체 기판 및 상기 반도체 기판에 위치하는 마스크 층을 제공하는 단계;
    상기 마스크 층을 마스크로 하여, 상기 반도체 기판을 에칭하여 분립된 특징부를 형성하는 단계;
    반도체 구조에 대해 애싱 처리를 수행하는 단계 - 상기 반도체 구조는 상기 반도체 기판, 상기 특징부 및 상기 마스크 층을 포함함 - ;
    상기 마스크 층을 제거하는 단계;
    상기 반도체 구조에 대해 순차적으로 세정 처리 및 건조 처리를 수행하고, 상기 반도체 구조에 대해 세정 처리를 수행한 이후, 상기 반도체 구조의 표면에는 산화층이 생성되는 단계; 및
    상기 산화층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 형성 방법.
  18. 제17항에 있어서,
    형성된 상기 특징부의 종횡비는 10인 것을 특징으로 하는 반도체 구조의 형성 방법.
KR1020227026250A 2020-07-02 2021-05-24 반도체 구조의 처리 방법 및 형성 방법 KR20220122723A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010633744.2A CN113889404A (zh) 2020-07-02 2020-07-02 半导体结构的处理方法及形成方法
CN202010633744.2 2020-07-02
PCT/CN2021/095589 WO2022001487A1 (zh) 2020-07-02 2021-05-24 半导体结构的处理方法及形成方法

Publications (1)

Publication Number Publication Date
KR20220122723A true KR20220122723A (ko) 2022-09-02

Family

ID=79167139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227026250A KR20220122723A (ko) 2020-07-02 2021-05-24 반도체 구조의 처리 방법 및 형성 방법

Country Status (4)

Country Link
US (1) US11676810B2 (ko)
EP (1) EP3968361B1 (ko)
JP (1) JP7411818B2 (ko)
KR (1) KR20220122723A (ko)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
US6405399B1 (en) 1999-06-25 2002-06-18 Lam Research Corporation Method and system of cleaning a wafer after chemical mechanical polishing or plasma processing
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
JP2004172573A (ja) 2002-10-29 2004-06-17 Dainippon Screen Mfg Co Ltd 基板処理装置及び基板処理方法
KR100666390B1 (ko) 2005-06-20 2007-01-09 삼성전자주식회사 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법
US7682986B2 (en) 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
CN101330035B (zh) 2007-06-18 2010-05-19 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
US7838425B2 (en) 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
JP2010283095A (ja) 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
JP5206622B2 (ja) 2009-08-07 2013-06-12 三菱瓦斯化学株式会社 金属微細構造体のパターン倒壊抑制用処理液及びこれを用いた金属微細構造体の製造方法
US8440573B2 (en) 2010-01-26 2013-05-14 Lam Research Corporation Method and apparatus for pattern collapse free wet processing of semiconductor devices
US8617993B2 (en) * 2010-02-01 2013-12-31 Lam Research Corporation Method of reducing pattern collapse in high aspect ratio nanostructures
JP5622512B2 (ja) * 2010-10-06 2014-11-12 株式会社東芝 半導体装置の製造方法
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
JP6405958B2 (ja) 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
JP6269467B2 (ja) 2013-12-27 2018-01-31 富士フイルム株式会社 カラーフィルターの製造方法および固体撮像素子の製造方法
US9449821B2 (en) 2014-07-17 2016-09-20 Macronix International Co., Ltd. Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
JP6315694B2 (ja) 2014-09-19 2018-04-25 東京エレクトロン株式会社 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置
US10068781B2 (en) 2014-10-06 2018-09-04 Lam Research Corporation Systems and methods for drying high aspect ratio structures without collapse using sacrificial bracing material that is removed using hydrogen-rich plasma
JP6568769B2 (ja) 2015-02-16 2019-08-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6466315B2 (ja) 2015-12-25 2019-02-06 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP6424183B2 (ja) 2016-03-18 2018-11-14 信越半導体株式会社 半導体ウェーハの洗浄方法
CN106229288B (zh) * 2016-07-27 2019-06-28 上海华虹宏力半导体制造有限公司 有源区制备方法
KR102628534B1 (ko) * 2016-09-13 2024-01-26 에스케이하이닉스 주식회사 반도체 기판의 처리 방법
CN106856163A (zh) 2016-11-22 2017-06-16 上海华力微电子有限公司 一种高深宽比图形结构的形成方法
JP7034634B2 (ja) 2017-08-31 2022-03-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
CN208142187U (zh) 2018-04-25 2018-11-23 长鑫存储技术有限公司 半导体结构
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法

Also Published As

Publication number Publication date
JP7411818B2 (ja) 2024-01-11
US20220005686A1 (en) 2022-01-06
JP2023511979A (ja) 2023-03-23
EP3968361A4 (en) 2022-08-03
EP3968361A1 (en) 2022-03-16
US11676810B2 (en) 2023-06-13
EP3968361B1 (en) 2024-01-31

Similar Documents

Publication Publication Date Title
US7319074B2 (en) Method of defining polysilicon patterns
US8901004B2 (en) Plasma etch method to reduce micro-loading
CN110211919B (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
WO2022001487A1 (zh) 半导体结构的处理方法及形成方法
WO2022001486A1 (zh) 半导体结构的处理方法及形成方法
KR20220122723A (ko) 반도체 구조의 처리 방법 및 형성 방법
US5968278A (en) High aspect ratio contact
CN115602538B (zh) 沟槽的形成方法
JP4242158B2 (ja) シリコンと窒素を含む材料をウエットエッチングする方法
JPH04237125A (ja) ドライエッチング方法
CN113410136A (zh) 一种碳化硅沟槽刻蚀方法
US20230022624A1 (en) Method for processing semiconductor structure
CN100479118C (zh) 光致抗蚀剂的去除方法以及半导体元件的制造方法
JPH04208528A (ja) 半導体装置の製造方法
WO2023000465A1 (zh) 半导体结构的处理方法
US7071110B2 (en) Process for the plasma etching of materials not containing silicon
JP3219149B2 (ja) ボトル型ディープトレンチの製造方法
KR100559621B1 (ko) 유니폴라형 정전척을 갖춘 건식 식각 장비의 식각 방법
KR100694984B1 (ko) 반도체 소자의 제조방법
CN113571414A (zh) 半导体器件的制造方法
KR19990024728A (ko) 반도체소자의 트랜치 형성방법
KR20040057611A (ko) 트렌치 형성 방법
KR20000003965A (ko) 트렌치 건식 세정 방법
KR980012056A (ko) 반도체 메모리소자의 커패시터 제조방법
KR20020050517A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal