CN113571414A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN113571414A CN113571414A CN202111118362.7A CN202111118362A CN113571414A CN 113571414 A CN113571414 A CN 113571414A CN 202111118362 A CN202111118362 A CN 202111118362A CN 113571414 A CN113571414 A CN 113571414A
- Authority
- CN
- China
- Prior art keywords
- etching
- sccm
- groove
- semiconductor device
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000007789 gas Substances 0.000 claims description 50
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 17
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 14
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 14
- 230000005284 excitation Effects 0.000 claims description 12
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 239000000460 chlorine Substances 0.000 claims description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- YUCFVHQCAFKDQG-UHFFFAOYSA-N fluoromethane Chemical compound F[CH] YUCFVHQCAFKDQG-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 208000032750 Device leakage Diseases 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有氧化层和硬掩模层；进行主刻蚀，刻蚀部分厚度的所述硬掩模层以形成第一沟槽，所述第一沟槽的底角处形成有微槽；进行过刻蚀，刻蚀所述第一沟槽底部的硬掩模层以消除所述微槽并形成暴露所述氧化层的第二沟槽；刻蚀所述第二沟槽底部的氧化层及部分厚度的衬底，以形成第三沟槽。本发明通过消除主刻蚀过程中第一沟槽底部形成的微槽，提高了后续形成的第三沟槽的底部平坦度，改善甚至避免微槽现象导致的漏电流增大的问题。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种半导体器件的制造方法。
背景技术
随着半导体工艺的发展，高压液晶显示驱动器件（Liquid Crystal DisplayDriver，LCD Driver）对隔离性能的要求越来越高，对减小浅沟槽隔离（Shallow TrenchIsolation，STI）边缘泄漏电流的要求也越来越高。然而，浅沟槽边缘处的应力越来越集中会使得高压液晶显示驱动器件的栅极电场逐渐集中，从而导致沟道边缘产生低阈值通路，进而引起器件间漏电流增大。
现有技术主要通过三种方法克服上述缺陷：第一种方法通过圆滑所述浅沟槽的顶角减小应力集中，从而减小边缘漏电流；第二种方法在所述浅沟槽内生长一层薄氧化硅层，并通过退火释放应力，从而减小边缘漏电流；第三种方法在所述浅沟槽的侧壁和底部进行小剂量的离子注入以破坏基底的晶格结构，从而破坏漏电通路。然而，当所述高压液晶显示驱动器件存在浅沟槽底部微槽（microtrench）现象时，上述三种方法无法有效改善这一现象引起的应力集中以及漏电流增大的问题。
鉴于此，需要一种方法改善因浅沟槽底部的微槽现象导致的漏电流增大的问题。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，提高了过刻蚀中硬掩模层和氧化层的刻蚀选择比，消除主刻蚀过程中第一沟槽底部形成的微槽。
为了达到上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供衬底，所述衬底上依次形成有氧化层和硬掩模层；
进行主刻蚀，刻蚀部分厚度的所述硬掩模层以形成第一沟槽，所述第一沟槽的底角处形成有微槽；
进行过刻蚀，刻蚀所述第一沟槽底部的硬掩模层以消除所述微槽并形成暴露所述氧化层的第二沟槽；以及，
刻蚀所述第二沟槽底部的氧化层及部分厚度的衬底，以形成第三沟槽。
可选的，所述过刻蚀对所述硬掩模层和所述氧化层的刻蚀选择比高于所述主刻蚀对所述硬掩模层和所述氧化层的刻蚀选择比。
可选的，所述过刻蚀中，所述硬掩模层和所述氧化层的刻蚀选择比为10~20。
可选的，所述主刻蚀的工艺参数包括：激励功率为850W~1000W，偏置电压为250V~300V，腔室压力为5mtorr~10mtorr，工艺气体包括四氟化碳、二氟甲烷和氧气，且四氟化碳的气体流量为80sccm~100sccm，二氟甲烷的气体流量为9sccm~11sccm，氧气的气体流量为9sccm~11sccm。
可选的，所述过刻蚀的工艺参数包括：激励功率为350W~400W，偏置电压为350V~400V，腔室压力为30mtorr~40mtorr，工艺气体包括氟甲烷和氧气，且氟甲烷的气体流量为180sccm~200sccm，氧气的气体流量为100sccm~150sccm。
可选的，形成所述第三沟槽的过程包括：
刻蚀去除所述第二沟槽底部的氧化层；以及，
刻蚀所述第二沟槽底部的部分衬底以形成所述第三沟槽。
可选的，刻蚀去除所述第二沟槽底部的氧化层的过程中的工艺参数包括：激励功率为450W~550W，偏置电压为350V~450V，腔室压力为5mtorr~10mtorr，工艺气体包括三氟甲烷和氦气，且三氟甲烷的气体流量为90sccm~100sccm，氦气的气体流量为90sccm~100sccm。
可选的，刻蚀所述第二沟槽底部的部分衬底以形成所述第三沟槽过程中的工艺参数包括：激励功率为1100W~1200W，偏置电压为150V~200V，腔室压力为10mtorr~15mtorr，工艺气体包括溴化氢、氯气、氧气和四氟化碳，且溴化氢的气体流量为300sccm~350sccm，氯气的气体流量为60sccm~70sccm，氧气的气体流量为5sccm~8sccm，四氟化碳的气体流量为35sccm~40sccm。
可选的，采用终点检测方法控制所述主刻蚀的刻蚀终点。
可选的，所述半导体器件包括高压液晶显示驱动器件。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有氧化层和硬掩模层；进行主刻蚀，刻蚀部分厚度的所述硬掩模层以形成第一沟槽，所述第一沟槽的底角处形成有微槽；进行过刻蚀，刻蚀所述第一沟槽底部的硬掩模层以消除所述微槽并形成暴露所述氧化层的第二沟槽；以及，刻蚀所述第二沟槽底部的氧化层及部分厚度的衬底，以形成第三沟槽。本发明通过消除主刻蚀过程中第一沟槽底部形成的微槽，提高了后续形成的第三沟槽的底部平坦度，改善甚至避免微槽现象导致的漏电流增大的问题。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1~图4为一高压液晶显示驱动器件的制造方法中部分步骤对应的结构示意图。
图5为本发明一实施例提供的半导体器件的制造方法的流程图。
图6~图8为本发明一实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图。
其中，附图标记如下：
100-衬底；110-氧化层；120-硬掩模层；130-图案化的光刻胶层；101-第一沟槽；102-第二沟槽；103-第三沟槽；A -微槽。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1~图4为一高压液晶显示驱动器件的制造方法中部分步骤对应的结构示意图。首先，参阅图1，提供衬底100，所述衬底100上依次形成有氧化层110、硬掩模层120和图案化的光刻胶层130。可选的，所衬底100为硅衬底，所述氧化层110的材料包括氧化硅，所述硬掩模层120的材料包括氮化硅，且所述硬掩模层120和所述图案化的光刻胶层130之间还形成有抗反射层（图中未示出）。
接着，参阅图2和图3，以所述图案化的光刻胶层130为掩模刻蚀所述硬掩模层120，以形成暴露所述氧化层110的第一沟槽101；继续刻蚀所述第一沟槽101底部残留的所述硬掩模层120及所述氧化层110，以形成暴露所述衬底100的第二沟槽102。参阅图2，在刻蚀所述硬掩模层120的过程中，所述第一沟槽101的底角处形成有微槽A；参阅图3，继续刻蚀所述沟槽101底部残留的硬掩模层120及氧化层110的过程中，由于刻蚀工艺对所述硬掩模层120和所述氧化层110的刻蚀选择比接近于1，因此，所述氧化层110的刻蚀工艺后所述第二沟槽102的底角处仍然存在所述微槽A。
随后，参阅图4，以所述图案化的光刻胶层130为掩模刻蚀部分厚度的所述衬底100，以形成深入所述衬底100内的第三沟槽103。此时，所述第三沟槽103的底角处仍形成有所述微槽A。
然而，当所述高压液晶显示驱动器件的沟槽底角处存在微槽时，所述高压液晶显示驱动器件可能出现因微槽现象导致的漏电流增大的问题，从而影响半导体器件的性能。为了解决上述问题，本发明提供了一种半导体器件的制造方法，消除了沟槽底角处形成的微槽，从而改善甚至避免微槽现象导致的漏电流增大。
图5为本实施例提供的半导体器件的制造方法的流程图。参阅图5，本实施例所述的半导体器件的制造方法包括：
步骤S01：提供衬底，所述衬底上依次形成有氧化层和硬掩模层；
步骤S02：进行主刻蚀，刻蚀部分厚度的所述硬掩模层以形成第一沟槽，所述第一沟槽的底角处形成有微槽；
步骤S03：进行过刻蚀，刻蚀所述第一沟槽底部的硬掩模层以消除所述微槽并形成暴露所述氧化层的第二沟槽；以及，
步骤S04：刻蚀所述第二沟槽底部的氧化层及部分厚度的衬底，以形成第三沟槽。
图1、图6~图8为本实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图，下面结合图1、图6~图8详细说明本实施例所述的半导体器件的制造方法。
首先，参阅图1，执行步骤S01，提供衬底100，所述衬底100上依次形成有氧化层110和硬掩模层120。本实施例中，所述衬底100为硅衬底，所述氧化层的材料包括氧化硅，所述硬掩模层的材料包括氮化硅，在本发明的其他实施例中，所述衬底100的材料还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，本发明对此不作限制。本实施例中，所述硬掩模层120上还依次形成有抗反射层（图中未示出）和图案化的光刻胶层130。可选的，所述图案化的光刻胶层130的厚度为5kÅ~6kÅ，所述抗反射层的厚度为420Å，所述硬掩模层120的厚度为1kÅ~2kÅ，所述氧化层110的厚度为500Å~1kÅ。
随后，参阅图6，执行步骤S02，进行主刻蚀，刻蚀部分厚度的所述硬掩模层120以形成第一沟槽101，所述第一沟槽101的底角处形成有微槽A。本实施例中，所述主刻蚀的工艺参数包括：激励功率为850W~1000W，偏置电压为250V~300V，腔室压力为5mtorr~10mtorr，工艺气体包括四氟化碳（CF4）、二氟甲烷（CH2F2）和氧气（O2），且四氟化碳（CF4）的气体流量为80sccm~100sccm，二氟甲烷（CH2F2）的气体流量为9sccm~11sccm，氧气（O2）的气体流量为9sccm~11sccm。可选的，采用终点检测方式（Endpoint Time，EDP）控制所述主刻蚀的刻蚀终点。
接着，参阅图7，执行步骤S03，进行过刻蚀，刻蚀所述第一沟槽101底部的硬掩模层120以消除所述微槽A，并形成暴露所述氧化层110的第二隔离沟槽102。本实施例中，所述过刻蚀的工艺参数包括：激励功率为350W~400W，偏置电压为350V~400V，腔室压力为30mtorr~40mtorr，工艺气体包括氟甲烷（CH3F）和氧气（O2），且氟甲烷（CH3F）的气体流量为180sccm~200sccm，氧气（O2）的气体流量为100sccm~150sccm。
需要说明的是，所述过刻蚀的过程中引入了大量的H、O自由基，提高了本次刻蚀对所述氧化层110的选择性，从而减小所述氧化层110在所述过刻蚀过程中受到损伤，从而消除所述微槽A。本实施例中，所述过刻蚀对所述硬掩模层120和所述氧化层110的刻蚀选择比高于所述主刻蚀对所述硬掩模层120和所述氧化层110的刻蚀选择比。优选的，所述过刻蚀中所述硬掩模层120和所述氧化层110的刻蚀选择比为10~20。
随后，参阅图8，执行步骤S04，刻蚀所述第二沟槽102底部的氧化层110及部分厚度的衬底100，以形成第三沟槽103。具体的，形成所述第三沟槽103的过程包括：刻蚀去除所述第二沟槽102底部的氧化层110；以及，刻蚀所述第二沟槽102底部的部分衬底100以形成所述第三沟槽103。
本实施例中，刻蚀去除所述第二沟槽102底部的氧化层110的工艺参数包括：激励功率为450W~550W，偏置电压为350V~450V，腔室压力为5mtorr~10mtorr，工艺气体包括三氟甲烷（CHF3）和氦气（He），且三氟甲烷（CHF3）的气体流量为90sccm~100sccm，氦气（He）的气体流量为90sccm~100sccm；刻蚀所述第二沟槽102底部的部分衬底100以形成所述第三沟槽103过程中的工艺参数包括：激励功率为1100W~1200W，偏置电压为150V~200V，腔室压力为10mtorr~15mtorr，工艺气体包括溴化氢（HBr）、氯气（Cl2）、氧气（O2）和四氟化碳（CF4），且溴化氢（HBr）的气体流量为300sccm~350sccm，氯气（Cl2）的气体流量为60sccm~70sccm，氧气（O2）的气体流量为5sccm~8sccm，四氟化碳（CF4）的气体流量为35sccm~40sccm。可选的，所述第三沟槽103在所述衬底100内的侧壁与水平面之间的夹角为82.5°~84.5°。
需要说明的是，上述刻蚀硬掩模层120、氧化层110和衬底100的过程中，不同工艺步骤中使用的含氟含碳气体（CF bacs gas，包括上述提到的四氟化碳（CF4）、二氟甲烷（CH2F2）、氟甲烷（CH3F）和三氟甲烷（CHF3））的种类及气体流量可以根据实际需要进行调整，本发明对此不作限制。此外，上述形成的第一沟槽101、第二沟槽102和第三沟槽103仅为半导体器件制造过程中形成的半导体结构，并不一定保留在最终形成的半导体器件中。
可选的，在形成所述第三沟槽103之后，所述半导体器件的制造方法还包括：继续刻蚀所述第三沟槽103底部的衬底100，以形成具有一设定深度的隔离沟槽（图中未示出）。由于步骤S03中消除了所述微槽A，避免了后续形成的所述第二沟槽102及所述第三沟槽103的底角处形成微槽，因此，所述第二沟槽102的底部平坦度和所述第三沟槽103的底部平坦度均得到了有效提高，后续形成的隔离沟槽的底部平坦，从而改善甚至避免微槽现象导致的漏电流增大的问题。本实施例中，所述半导体器件为高压液晶显示驱动器件，在本发明的其他实施例中，所述半导体器件的制造方法可以用于制造其他结构相同或相似的半导体器件，本发明对此不作限制。
综上，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有氧化层和硬掩模层；进行主刻蚀，刻蚀部分厚度的所述硬掩模层以形成第一沟槽，所述第一沟槽的底角处形成有微槽；进行过刻蚀，刻蚀所述第一沟槽底部的硬掩模层以消除所述微槽并形成暴露所述氧化层的第二沟槽；以及，刻蚀所述第二沟槽底部的氧化层及部分厚度的衬底，以形成第三沟槽。本发明通过消除主刻蚀过程中第一沟槽底部形成的微槽，提高了后续形成的第三沟槽的底部平坦度，改善甚至避免微槽现象导致的漏电流增大的问题。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有氧化层和硬掩模层；
进行主刻蚀，刻蚀部分厚度的所述硬掩模层以形成第一沟槽，所述第一沟槽的底角处形成有微槽；
进行过刻蚀，刻蚀所述第一沟槽底部的硬掩模层以消除所述微槽并形成暴露所述氧化层的第二沟槽；以及，
刻蚀所述第二沟槽底部的氧化层及部分厚度的衬底，以形成第三沟槽。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述过刻蚀对所述硬掩模层和所述氧化层的刻蚀选择比高于所述主刻蚀对所述硬掩模层和所述氧化层的刻蚀选择比。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述过刻蚀中，所述硬掩模层和所述氧化层的刻蚀选择比为10~20。
4.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述主刻蚀的工艺参数包括：激励功率为850W~1000W，偏置电压为250V~300V，腔室压力为5mtorr~10mtorr，工艺气体包括四氟化碳、二氟甲烷和氧气，且四氟化碳的气体流量为80sccm~100sccm，二氟甲烷的气体流量为9sccm~11sccm，氧气的气体流量为9sccm~11sccm。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述过刻蚀的工艺参数包括：激励功率为350W~400W，偏置电压为350V~400V，腔室压力为30mtorr~40mtorr，工艺气体包括氟甲烷和氧气，且氟甲烷的气体流量为180sccm~200sccm，氧气的气体流量为100sccm~150sccm。
6.如权利要求1或5所述的半导体器件的制造方法，其特征在于，形成所述第三沟槽的过程包括：
刻蚀去除所述第二沟槽底部的氧化层；以及，
刻蚀所述第二沟槽底部的部分衬底以形成所述第三沟槽。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，刻蚀去除所述第二沟槽底部的氧化层的过程中的工艺参数包括：激励功率为450W~550W，偏置电压为350V~450V，腔室压力为5mtorr~10mtorr，工艺气体包括三氟甲烷和氦气，且三氟甲烷的气体流量为90sccm~100sccm，氦气的气体流量为90sccm~100sccm。
8.如权利要求6所述的半导体器件的制造方法，其特征在于，刻蚀所述第二沟槽底部的部分衬底以形成所述第三沟槽过程中的工艺参数包括：激励功率为1100W~1200W，偏置电压为150V~200V，腔室压力为10mtorr~15mtorr，工艺气体包括溴化氢、氯气、氧气和四氟化碳，且溴化氢的气体流量为300sccm~350sccm，氯气的气体流量为60sccm~70sccm，氧气的气体流量为5sccm~8sccm，四氟化碳的气体流量为35sccm~40sccm。
9.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用终点检测方法控制所述主刻蚀的刻蚀终点。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件包括高压液晶显示驱动器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111118362.7A CN113571414A (zh) | 2021-09-24 | 2021-09-24 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111118362.7A CN113571414A (zh) | 2021-09-24 | 2021-09-24 | 半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113571414A true CN113571414A (zh) | 2021-10-29 |
Family
ID=78174233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111118362.7A Pending CN113571414A (zh) | 2021-09-24 | 2021-09-24 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113571414A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1628375A (zh) * | 2002-02-07 | 2005-06-15 | 东京毅力科创株式会社 | 蚀刻方法及蚀刻装置 |
| CN1851873A (zh) * | 2005-12-05 | 2006-10-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种能够避免微沟槽现象的硅栅刻蚀工艺 |
| KR20080060313A (ko) * | 2006-12-27 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US20100248487A1 (en) * | 2009-03-03 | 2010-09-30 | Lee Gene H | Method and apparatus for elimination of micro-trenching during etching of a hardmask layer |
| CN102142377A (zh) * | 2011-01-30 | 2011-08-03 | 福建福顺微电子有限公司 | 一种功率mos器件硅沟槽制作方法 |
| CN113410136A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种碳化硅沟槽刻蚀方法 |
-
2021
- 2021-09-24 CN CN202111118362.7A patent/CN113571414A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1628375A (zh) * | 2002-02-07 | 2005-06-15 | 东京毅力科创株式会社 | 蚀刻方法及蚀刻装置 |
| CN1851873A (zh) * | 2005-12-05 | 2006-10-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种能够避免微沟槽现象的硅栅刻蚀工艺 |
| KR20080060313A (ko) * | 2006-12-27 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US20100248487A1 (en) * | 2009-03-03 | 2010-09-30 | Lee Gene H | Method and apparatus for elimination of micro-trenching during etching of a hardmask layer |
| CN102142377A (zh) * | 2011-01-30 | 2011-08-03 | 福建福顺微电子有限公司 | 一种功率mos器件硅沟槽制作方法 |
| CN113410136A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种碳化硅沟槽刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| CN100495681C (zh) | 半导体器件的制造方法 | |
| KR100607326B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005183976A (ja) | シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法 | |
| TW200818310A (en) | Method for fabricating semiconductor device including recess gate | |
| JP5137415B2 (ja) | 半導体素子のリセスチャネル形成方法 | |
| CN115602538B (zh) | 沟槽的形成方法 | |
| CN113571414A (zh) | 半导体器件的制造方法 | |
| US7468298B2 (en) | Method of manufacturing flash memory device | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN110690112B (zh) | 利用反向间距加倍工艺形成表面平坦化结构及方法 | |
| KR20020096532A (ko) | 둥근 상부 모서리를 갖는 소자활성영역 형성 방법 | |
| CN112117192A (zh) | 半导体结构的形成方法 | |
| JP2007088168A (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| KR100912987B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20040050112A (ko) | 반도체 소자 제조 방법 | |
| KR100792355B1 (ko) | 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20050004651A (ko) | 반도체소자 제조방법 | |
| KR20070066048A (ko) | 플래시 메모리 소자 제조 방법 | |
| KR20050067474A (ko) | 반도체소자의 소자분리 방법 | |
| KR20070087329A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR20050064223A (ko) | 반도체소자의 소자분리용 트렌치 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211029 |
|
| RJ01 | Rejection of invention patent application after publication |