KR20070066048A - 플래시 메모리 소자 제조 방법 - Google Patents

플래시 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20070066048A
KR20070066048A KR1020050126750A KR20050126750A KR20070066048A KR 20070066048 A KR20070066048 A KR 20070066048A KR 1020050126750 A KR1020050126750 A KR 1020050126750A KR 20050126750 A KR20050126750 A KR 20050126750A KR 20070066048 A KR20070066048 A KR 20070066048A
Authority
KR
South Korea
Prior art keywords
layer
etching
film
isolation layer
device isolation
Prior art date
Application number
KR1020050126750A
Other languages
English (en)
Inventor
이병기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050126750A priority Critical patent/KR20070066048A/ko
Publication of KR20070066048A publication Critical patent/KR20070066048A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 제조 공정에 관한 것으로, 특히 낸드 플래시 메모리 제조 공정에서 60nm 이하 좁은 선폭의 소자 제조를 위한 공정으로써, PE-CVD 방법으로 질화막 스페이서를 두껍게 형성하여 추후 공정에서 이를 마스크로 사용함으로써 트렌치를 정확하게 형성할 수 있고, 이로 인하여 소자간 간섭 및 문턱전압의 변화를 감소시켜 신뢰도를 높일 수 있다.
플래시 메모리, 소자분리막, CVD

Description

플래시 메모리 소자 제조 방법{Method of Manufacturing a Flash Memory Device}
도 1 내지 도 8은 본 발명의 일 실시 예에 따른 플래시 메모리 소자의 제조 방법을 순서적으로 도시한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 반도체 기판 12 : 터널 산화막
13 : 제 1 폴리실리콘막 14 : 소자 분리막
15 : 하드 마스크막 16 : 버퍼 산화막
17 : 질화막 18 : 유전체막
19 : 제2 폴리실리콘막
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 60nm 이하 좁은 선폭의 낸드 플래시 메모리(NAND Flash Memory) 소자 제조 과정에서 플라즈마 방식을 사용한 게이트 및 소자 분리막의 제조 공정에 관한 것이다.
종래의 선폭 90 내지 70nm 소자의 소자분리 공정은 반도체 기판 상부에 터널산화막과 제 1 폴리실리콘막을 형성한 후 이들의 소정영역 및 반도체 기판을 식각하여 트렌치를 형성하고 절연막을 매립하여 소자 분리막을 형성한 후 소자 분리막을 소정깊이로 식각하는 공정으로 진행한다. 하지만, 60nm이하의 소자 제조 공정에서는 좁은 선폭으로 인하여 마스크 공정이 어렵기 때문에 소자 분리 마스크 형성과 식각과정을 진행할 수가 없다. 또한, 소자간 간섭에 의한 문턱전압 변화는 게이트의 높이, 트렌치에 매립되는 절연물질 및 량, 소자 분리 영역 등에 영향을 받게 되어 선폭이 좁아짐에 따라 변화량도 증가하여 소자의 신뢰도를 저하시키는 요인이 된다. 이에 따라, 좁은 선폭의 소자는 종래와는 다른 방법으로 공정을 진행해야 한다.
본 발명의 목적은, 60nm이하의 소자 분리막 형성시 PE-CVD(Plasma Enhanced - Chemical Vapor Deposition)법을 이용하여 질화막 스페이서(Nitride Spacer)를 두껍게 형성하고, 이를 마스크로 하여 좁은 선폭의 소자 제조시 정확한 트렌치를 형성하고 소자간 간섭과 문턱전압의 변화를 줄여 신뢰도가 높은 소자를 제조하는데 있다.
본 발명의 일 실시 예에 따른 플래시 메모리 소자의 제조 방법은, 반도체 기판 상부의 제 1 영역에 터널 산화막 및 제 1 폴리실리콘막을 순차적으로 형성하는 동시에 상기 반도체 기판 상부의 제 2 영역에서는 소정의 트렌치 및 소자 분리막을 형성하는 단계, 상기 소자 분리막을 소정 두께로 식각하는 단계, 상기 결과물 전면에 버퍼 산화막 및 질화막을 형성하는 단계, 상기 결과물의 전면을 식각하고, 이로 인해 상기 소자분리막 상부에 노출된 버퍼 산화막 및 소자 분리막을 소정 깊이로 식각하는 단계, 상기 질화막 및 버퍼 산화막을 제거한 후 전체구조 상부에 유전체막 및 제 2 폴리실리콘막을 형성하는 단계를 포함한다.
반도체 기판 상부에 터널 산화막, 제 1 폴리실리콘막 및 하드 마스크막을 순차적으로 형성하는 단계, 상기 하드 마스크막, 제 1 폴리실리콘막 및 터널 산화막의 소정 영역을 식각한후 노출된 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치가 매립되도록 전체 구조 상부에 산화막을 형성한 후 연마하고, 상기 하드 마스크막을 제거하여 소자 분리막을 형성하는 단계를 포함한다.
상기 버퍼 산화막을 30 내지 70Å의 두께로 형성하고, 상기 질화막은 상기 제 1 폴리실리콘막 상부에서 200 내지 300Å의 두께로 형성하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 질화막을 PE-CVD 방식으로 형성하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 질화막 대신 SiON을 형성하는 플래시 메모리 소자의 제조 방법을 포함 한다.
상기 소자 분리막을 산화막과 질화막의 식각 속도 비가 10:1 내지 20:1인 조건으로 식각하는 플래시 메모리 제조 소자의 방법을 포함한다.
상기 소자 분리막의 식각 조건으로 10 내지 50 mTorr의 압력을 유지하는 식각 챔버에 C5F8를 10 내지 30 sccm, O2를 10 내지 40 sccm, Ar를 200 내지 900 sccm, CO를 50 내지 200 sccm, CH2F2를 0 내지 30 sccm으로 주입하고, 1000 내지 2000 W의 탑파워와 1000 내지 2200 W의 버텀파워를 인가하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 소자 분리막의 식각 깊이를 식각 시간에 따라 조절하며, 200 내지 500Å의 깊이가 되도록 하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 소자 분리막 식각 시 경사각을 70 내지 85도로 하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 소자분리막의 식각 프로파일을 C5F8, CH2F2, 및 O2 혼합가스의 비로 조절하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 (d) 단계는 상기 소자 분리막의 식각장비로 CCP 또는 ICP 타입을 사용하는 플래시 메모리 소자의 제조 방법을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명하기로 한다.
도 1 내지 도 8은 본 발명의 일 실시 예에 따른 플래시 메모리 소자 제조 방법을 순차적으로 도시한 단면도이다.
도 1을 참조하면, 반도체 기판(11) 상부에 터널 산화막(12), 제 1 폴리실리콘막(13) 및 하드마스크막(14)을 순차적으로 형성한다. 소자분리마스크를 이용한 사진 및 식각 공정으로 하드마스크막(14)을 패터닝 한다. 패터닝된 하드마스크막(14)을 식각 마스크로 제 1 폴리실리콘막(13)과 터널산화막(12)을 순차적으로 식각하여 반도체 기판(11)을 노출시킨다. 노출된 반도체 기판(11)을 소정깊이로 식각하여 트렌치를 형성한뒤 트렌치가 매립되도록 전체구조 상부에 산화막(15A)을 형성한다.
도 2를 참조하면, CMP 공정으로 산화막(15A)을 연마한 뒤 하드마스크막(14)을 제거하여 소자 분리막(15)을 형성한다. 그리고, HF 용액으로 소자 분리막(15)을 소정 두께로 식각하여 EFH(Effective Field Oxide Height)를 조절한다.
도 3을 참조하면, 상기 결과물 전면에 버퍼 산화막(16)을 형성한 후, PE-CVD 방식으로 질화막(17)을 형성한다. 이렇게 하면 제 1 폴리실리콘막(13) 상부에 형성되는 질화막(17a)은 두껍게, 그리고 소자 분리막(15) 상부에 형성되는 질화막(17b)은 얇게 형성된다.
이때, 버퍼 산화막(16)은 30 내지 70Å의 두께로 형성하고, 질화막(17)은 제 1 폴리실리콘막(13) 상부에서 200 내지 300Å의 두께로 형성되도록 한다. 또한, 질화막(17) 대신 SiON을 사용해도 된다.
도 4를 참조하면, 질화막(17)을 전면 식각하는데, 소자 분리막(15) 상부의 질화막(17b)이 모두 제거되는 동안 제 1 폴리실리콘막(13) 상부의 질화막(17a)은 잔류하게 되어, 소자 분리막(15) 상부의 버퍼 산화막(16)이 노출된다.
도 5를 참조하면, 질화막(17)을 마스크로 하여 노출된 버퍼 산화막(16)과 소자 분리막(15)을 식각한다. 이때, 소자 분리막(15)과 질화막(17)의 식각 속도 비는 10:1 내지 20:1이 되도록 한다.
상기 식각 공정은, 10 내지 50 mTorr의 압력을 유지하는 식각 챔버에 C5F8를 10 내지 30 sccm, O2를 10 내지 40 sccm, Ar를 200 내지 900 sccm, CO를 50 내지 200 sccm, CH2F2를 0 내지 30 sccm으로 주입하고, 1000 내지 2000 W의 탑파워와 1000 내지 2200 W의 버텀파워를 인가하여 실시한다.
한편, 주 식각 가스인 C5F8대신에 C4F8 또는 C4F6 가스도 사용 가능하며 식각 시간으로 소자 분리막(15)의 식각 깊이를 조절한다. 소자 분리막(15)의 식각 깊이는 200 내지 500Å으로 하고, 경사(slope)는 70 내지 85도 사이로 한다. 또한, 소자 분리막(15)의 식각 프로파일은 C5F8, CH2F2, 및 O2 의 조합비로 조절한다. 이때, 식각 장비로는 CCP, ICP를 사용한다.
도 6을 참조하면, 질화막(17)을 인산 용액으로 식각한다.
도 7을 참조하면, 버퍼 산화막(16)을 HF가 포함된 용액으로 식각하며, 이는 워터 클리닝으로 대체할 수 있다.
도 8을 참조하면, 상기 결과물 전면에 유전체막(18)을 형성하고 제 2 폴리실 리콘막(19)을 형성한다.
상술한 바와 같이 본 발명에 의하면, 낸드 플래시 메모리 제조 공정에서 60nm 이하 좁은 선폭의 소자 제조를 위한 공정으로써, PE-CVD 방법으로 질화막 스페이서를 두껍게 형성하여 추후 공정에서 이를 마스크로 사용함으로써 트렌치를 정확하게 형성할 수 있고, 이로 인하여 소자간 간섭 및 문턱전압의 변화를 감소시켜 신뢰도를 높일 수 있다.

Claims (11)

  1. (a) 반도체 기판 상부의 제 1 영역에 터널 산화막 및 제 1 폴리실리콘막을 순차적으로 형성하는 동시에 상기 반도체 기판 상부의 제 2 영역에서는 소정의 트렌치 및 소자 분리막을 형성하는 단계;
    (b) 상기 소자 분리막을 소정 두께로 식각하는 단계;
    (c) 상기 결과물 전면에 버퍼 산화막 및 질화막을 형성하는 단계;
    (d) 상기 결과물의 전면을 식각하고, 이로 인해 상기 소자분리막 상부에 노출된 버퍼 산화막 및 소자 분리막을 소정 깊이로 식각하는 단계; 및
    (e) 상기 질화막 및 버퍼 산화막을 제거한 후 전체구조 상부에 유전체막 및 제 2 폴리실리콘막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 (a) 단계는 반도체 기판 상부에 터널 산화막, 제 1 폴리실리콘막 및 하드 마스크막을 순차적으로 형성하는 단계;
    상기 하드 마스크막, 제 1 폴리실리콘막 및 터널 산화막의 소정 영역을 식각한후 노출된 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계; 및
    상기 트렌치가 매립되도록 전체 구조 상부에 산화막을 형성한 후 연마하고, 상기 하드 마스크막을 제거하여 소자 분리막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 (c) 단계는 상기 버퍼 산화막을 30 내지 70Å의 두께로 형성하고, 상기 질화막은 상기 제 1 폴리실리콘막 상부에서 200 내지 300Å의 두께로 형성하는 플래시 메모리 소자의 제조 방법.
  4. 제 1 항에 있어서, 상기 (c) 단계는 상기 질화막을 PE-CVD 방식으로 형성하는 플래시 메모리 소자의 제조 방법.
  5. 제 1 항에 있어서, 상기 (c) 단계는 상기 질화막 대신 SiON을 형성하는 플래시 메모리 소자의 제조 방법.
  6. 제 1 항에 있어서, 상기 (d) 단계는 상기 소자 분리막을 산화막과 질화막의 식각 속도 비가 10:1 내지 20:1인 조건으로 식각하는 플래시 메모리 제조 소자의 방법.
  7. 제 1 항에 있어서, 상기 (d) 단계는 상기 소자 분리막의 식각 조건으로 10 내지 50 mTorr의 압력을 유지하는 식각 챔버에 C5F8를 10 내지 30 sccm, O2를 10 내지 40 sccm, Ar를 200 내지 900 sccm, CO를 50 내지 200 sccm, CH2F2를 0 내지 30 sccm으로 주입하고, 1000 내지 2000 W의 탑파워와 1000 내지 2200 W의 버텀파워를 인가하는 플래시 메모리 소자의 제조 방법.
  8. 제 1 항에 있어서, 상기 (d) 단계는 상기 소자 분리막의 식각 깊이를 식각 시간에 따라 조절하며, 200 내지 500Å의 깊이가 되도록 하는 플래시 메모리 소자의 제조 방법.
  9. 제 7 항에 있어서, 상기 (d) 단계는 상기 소자 분리막 식각 시 경사각을 70 내지 85도로 하는 플래시 메모리 소자의 제조 방법.
  10. 제 7 항에 있어서, 상기 (d) 단계는 상기 소자분리막의 식각 프로파일을 C5F8, CH2F2, 및 O2 혼합가스의 비로 조절하는 플래시 메모리 소자의 제조 방법.
  11. 제 7 항에 있어서, 상기 (d) 단계는 상기 소자 분리막의 식각장비로 CCP 또는 ICP 타입을 사용하는 플래시 메모리 소자의 제조 방법.
KR1020050126750A 2005-12-21 2005-12-21 플래시 메모리 소자 제조 방법 KR20070066048A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050126750A KR20070066048A (ko) 2005-12-21 2005-12-21 플래시 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126750A KR20070066048A (ko) 2005-12-21 2005-12-21 플래시 메모리 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20070066048A true KR20070066048A (ko) 2007-06-27

Family

ID=38365143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126750A KR20070066048A (ko) 2005-12-21 2005-12-21 플래시 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20070066048A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854418B1 (ko) * 2007-03-31 2008-08-26 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854418B1 (ko) * 2007-03-31 2008-08-26 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조방법

Similar Documents

Publication Publication Date Title
KR100395878B1 (ko) 스페이서 형성 방법
KR100562657B1 (ko) 리세스게이트 및 그를 구비한 반도체장치의 제조 방법
JP4282692B2 (ja) 半導体装置の製造方法
KR100824995B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
JP2008010724A (ja) 半導体装置及びその製造方法
US20070264790A1 (en) Method of manufacturing semiconductor device
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR20070066048A (ko) 플래시 메모리 소자 제조 방법
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100672164B1 (ko) 플래시 메모리 소자의 제조 방법
KR100763102B1 (ko) 반도체 소자의 제조 방법
KR20080038992A (ko) 반도체 소자의 제조 방법
KR20070002840A (ko) 리세스게이트 공정을 이용한 반도체소자의 제조 방법
US20080102617A1 (en) Method of Fabricating Flash Memory Device
KR100629695B1 (ko) 리세스게이트를 구비한 반도체소자의 제조 방법
KR100719172B1 (ko) 반도체 소자의 제조 방법
KR100869352B1 (ko) 반도체 소자 및 그 제조 방법
KR20070113861A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법
KR20080012060A (ko) 플래시 메모리 소자 및 그것의 제조 방법
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100792355B1 (ko) 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법
KR100942077B1 (ko) 반도체 소자의 제조방법
KR100579851B1 (ko) 반도체 소자의 분리 방법
KR100751686B1 (ko) 낸드 플래쉬 메모리 소자의 소자분리막 형성방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid