KR100629695B1 - 리세스게이트를 구비한 반도체소자의 제조 방법 - Google Patents
리세스게이트를 구비한 반도체소자의 제조 방법 Download PDFInfo
- Publication number
- KR100629695B1 KR100629695B1 KR1020040114977A KR20040114977A KR100629695B1 KR 100629695 B1 KR100629695 B1 KR 100629695B1 KR 1020040114977 A KR1020040114977 A KR 1020040114977A KR 20040114977 A KR20040114977 A KR 20040114977A KR 100629695 B1 KR100629695 B1 KR 100629695B1
- Authority
- KR
- South Korea
- Prior art keywords
- device isolation
- trench
- etching
- silicon substrate
- active region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 75
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000009271 trench method Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Abstract
본 발명은 공정스텝을 감소시키면서도 RCAT 기술이 갖고 있는 리프레시 향상을 구현할 수 있는 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 패드층을 식각배리어로 실리콘기판을 식각하여 활성영역을 정의하는 소자분리용 트렌치를 형성하는 단계, 상기 소자분리용 트렌치를 갭필할 때까지 상기 실리콘 기판의 전면에 소자분리용 절연막을 형성하는 단계, 상기 소자분리용 절연막을 선택적으로 식각하여 상기 활성영역 상부에 하드마스크 형태로 잔류시키는 단계, 상기 소자분리용 절연막을 하드마스크로 하여 상기 실리콘기판의 활성영역을 식각하여 리세스게이트용 트렌치를 형성하는 단계, 상기 소자분리용 절연막을 평탄화시켜 상기 소자분리용 트렌치에 매립되는 소자분리막을 형성하는 단계, 상기 실리콘기판의 활성영역에 웰 및 문턱전압 조절을 위한 이온주입을 진행하는 단계, 및 상기 리세스게이트용 트렌치에 일부가 매립되면서 상기 실리콘기판의 표면 위로 돌출되는 형태를 갖는 리세스게이트를 형성하는 단계를 포함한다.
리세스게이트, RCAT, 트렌치, 하드마스크, 공정스텝, 리프레시
Description
도 1a 내지 도 1f는 종래기술에 따른 RCAT 기술을 이용한 반도체소자의 제조 방법을 도시한 공정 단면도,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 RCAT 기술을 이용한 반도체소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 실리콘기판 32 : 패드층
33 : 소자분리용 트렌치 34 : 활성영역
35 : 소자분리용 절연막 36 : RCAT 마스크
37 : 리세스게이트용 트렌치 38 : 게이트절연막
39 : 게이트전극 40 : 게이트하드마스크
200 : 리세스게이트
본 발명은 반도체 제조 기술에 관한 것으로, 특히 RCAT(Recessed Channel Array Transistor) 기술을 이용한 반도체소자의 제조 방법에 관한 것이다.
반도체 제조 공정이 고집적화 및 초미세화됨에 따라 요구되는 공정 능력 및 신뢰도는 높아지고 있다. 특히, DRAM의 경우에는 STI(Shallow Trench Isolation) 및 게이트 형성 공정에 의해 트랜지스터 특성이 대부분 결정되고, 이 트랜지스터 특성은 DRAM의 전체적인 안정성에 가장 중요한 요소로 작용한다. 따라서, STI 및 게이트 형성 공정의 안정도를 향상시키는 것은 DRAM의 전체 신뢰도를 확보하기 위해 반드시 확보하여만 하는 사항이다.
최근에 DRAM 제조시 리프레시(Refresh) 특성을 개선하기 위해 RCAT(Recessed Channel Array Transistor) 기술이 제안되었다. 즉, 리세스게이트(Recess gate)를 갖는 반도체소자의 제조 기술이 제안되었다.
도 1a 내지 도 1f는 종래기술에 따른 RCAT 기술을 이용한 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 실리콘기판(11) 상에 패드층(12)을 형성한 후, 패드층(12) 상에 소자분리마스크(도시 생략)를 형성한다. 여기서, 패드층(12)은 패드산화막과 패드질화막의 적층이고, 소자분리마스크를 감광막을 도포하고 노광 및 현상으로 패터닝하여 형성한 것이다.
이어서, 소자분리마스크를 식각배리어로 패드층(12)을 식각한 후 소자분리마 스크를 제거한다.
계속해서, 패드층(12)을 식각배리어로 실리콘기판(11)을 소정 깊이로 식각하여 소자분리영역이 될 소자분리용 트렌치(13)를 형성한다.
위와 같은 일련의 공정에 의해 소자분리용 트렌치(13)를 형성하면, 소자분리용 트렌치(13)를 제외한 실리콘기판(11)의 나머지 부분은 활성영역(14)으로 정의된다.
다음으로, 소자분리용 트렌치(13)를 채울때까지 패드층(12) 상부에 소자분리용 절연막(15)을 증착한다. 이때, 소자분리용 절연막(15)은 고밀도플라즈마(High Density Plasma; HDP) 방식을 이용한 산화막으로 형성한다.
도 1b에 도시된 바와 같이, 패드층(12)을 연마정지막으로 이용한 CMP 공정을 진행하여 소자분리용 절연막(15)을 평탄화시켜 소자분리용 트렌치(13)에 매립되는 소자분리막(15a)을 형성한다.
도 1c에 도시된 바와 같이, 패드층(12)을 스트립한 후에, 드러난 활성영역(14)에 대해 웰(Well) 및 문턱전압 조절을 위한 이온주입공정들을 진행한다.
위와 같이, 이온주입공정들을 진행한 후에 RCAT 공정을 진행한다.
도 1d에 도시된 바와 같이, 실리콘기판(11)의 전면에 하드마스크(16)를 형성한 후, 하드마스크(16) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 RCAT 마스크(17)를 형성한다.
이어서, RCAT 마스크(17)를 식각배리어로 하드마스크(16)를 식각한다.
도 1e에 도시된 바와 같이, RCAT 마스크(17)를 제거한 후, 하드마스크(16)를 식각배리어로 실리콘기판(11)의 활성영역(14)을 소정 깊이로 식각하여 리세스게이트용 트렌치(18)를 형성한다. 이상의 리세스용 트렌치(18)를 형성하기 위한 식각 공정을 RCAT 식각 공정이라고 한다.
도 1f에 도시된 바와 같이, 리세스게이트용 트렌치(18)가 형성된 활성영역(14)의 표면 상에 게이트절연막(19)을 형성한 후, 게이트절연막(19) 상에 게이트전극(20)으로 사용될 도전막과 게이트하드마스크(21)로 사용될 하드마스크질화막을 적층한다.
이어서, RCAT 게이트 마스크 및 식각 공정을 통해 하드마스크질화막과 도전막을 순차적으로 패터닝하여 리세스게이트용 틀네치(18)에 자신의 하부가 매립되면서 실리콘기판(11)의 표면 위로 일부가 돌출되는 게이트전극(20) 및 게이트하드마스크(21)의 적층구조로 된 리세스게이트(100)를 형성한다.
전술한 바와 같은 종래기술에서 RCAT 공정은 하드마스크 증착, RCAT 마스크 형성, 하드마스크 식각, RCAT 마스크 스트립, RCAT 식각의 순서로 진행한다.
위와 같이 종래기술은 FICD(Final Inspection Critical Dimension) 균일도 제어를 위해 RCAT 마스크 이전에 하드마스크용으로 폴리실리콘막을 증착해주고, 그 위에 RCAT 마스크를 형성하고 RCAT 마스크를 식각배리어로 하드마스크를 식각하고, 다시 하드마스크를 식각배리어로 실리콘기판을 식각한다. 이러한 순서를 갖는 경우, 특히 하드마스크의 증착 공정 및 증착된 하드마스크의 추가 식각 공정이 필요하게 된다.
그러나, 종래기술은 위에서 살펴본 바와 같이, RCAT 공정의 공정 스텝이 5단 계로 매우 복잡하여 TAT를 감소시키고, 장비 추가 투자에 대한 문제를 초래하며 생산량 증가에 악영향을 미친다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 공정스텝을 감소시키면서도 RCAT 기술이 갖고 있는 리프레시 향상을 구현할 수 있는 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 패드층을 식각배리어로 실리콘기판을 식각하여 활성영역을 정의하는 소자분리용 트렌치를 형성하는 단계, 상기 소자분리용 트렌치를 갭필할 때까지 상기 실리콘 기판의 전면에 소자분리용 절연막을 형성하는 단계, 상기 소자분리용 절연막을 선택적으로 식각하여 상기 활성영역 상부에 하드마스크 형태로 잔류시키는 단계, 상기 소자분리용 절연막을 하드마스크로 하여 상기 실리콘기판의 활성영역을 식각하여 리세스게이트용 트렌치를 형성하는 단계, 상기 소자분리용 절연막을 평탄화시켜 상기 소자분리용 트렌치에 매립되는 소자분리막을 형성하는 단계, 상기 실리콘기판의 활성영역에 웰 및 문턱전압 조절을 위한 이온주입을 진행하는 단계, 및 상기 리세스게이트용 트렌치에 일부가 매립되면서 상기 실리콘기판의 표면 위로 돌출되는 형태를 갖는 리세스게이트를 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 소자분리용 절연 막을 선택적으로 식각하여 상기 활성영역 상부에 하드마스크 형태로 잔류시키는 단계는 상기 소자분리용 절연막 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 리세스마스크를 형성하는 단계, 상기 리세스마스크를 식각배리어로 상기 소자분리용 절연막을 식각하는 단계, 및 상기 리세스마스크를 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 소자분리용 절연막은 고밀도플라즈마 방식의 산화막으로 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
일반적으로 게이트 형성전에 진행하게 되는 여러 단계의 이온주입공정 후에 RCAT 공정을 진행하는데, 이온주입공정들은 RCAT 공정에 영향을 미치지 않는 것으로 알려져 있다. 즉, RCAT 마스크 및 RCAT 식각 공정을 이온주입공정전에 진행해도 문제가 없다는 사실을 알 수 있다.
따라서, 본 발명은 RCAT 마스크 및 RCAT 식각 공정이 이온주입공정 전후에 상관없이 위치할 수 있다는 것에 착안하여 소자분리공정 중의 CMP 공정후에 RCAT 공정을 진행하는 것이 아니라, CMP 전에 RCAT 공정을 적용하므로써 하드마스크 증착 공정을 생략하면서도 RCAT 공정을 진행할 수 있음을 제안한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 RCAT 기술을 이용한 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 실리콘기판(31) 상에 패드층(32)을 형성한 후, 패드층(32) 상에 소자분리마스크(도시 생략)를 형성한다. 여기서, 패드층(32)은 패드산화막과 패드질화막의 적층이고, 소자분리마스크를 감광막을 도포하고 노광 및 현상으로 패터닝하여 형성한 것이다.
이어서, 미도시된 소자분리마스크를 식각배리어로 패드층(32)을 식각한 후 소자분리마스크를 제거한다.
계속해서, 패드층(32)을 식각배리어로 실리콘기판(31)을 소정 깊이로 식각하여 소자분리영역이 될 소자분리용 트렌치(33)를 형성한다.
위와 같은 일련의 공정에 의해 소자분리용 트렌치(33)를 형성하면, 소자분리용 트렌치(33)를 제외한 실리콘기판(31)의 나머지 부분은 활성영역(34)으로 정의된다.
다음으로, 소자분리용 트렌치(33)를 채울때까지 패드층(32) 상부에 소자분리용 절연막(35)을 증착한다. 이때, 소자분리용 절연막(35)은 고밀도플라즈마(High Density Plasma; HDP) 방식을 이용한 산화막으로 형성한다.
도 2b에 도시된 바와 같이, CMP 공정을 진행하기 앞서, 소자분리용 절연막(35) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 리세스마스크, 즉 RCAT 마스크(36)를 형성한다.
이어서, RCAT 마스크(36)를 식각배리어로 소자분리용 절연막(35)을 식각한다.
따라서, RCAT 마스크 및 식각 공정후에 실리콘기판(31) 상에서 잔류하는 소 자분리용 절연막(35a)은 소자분리용 트렌치(33)를 갭필하면서 활성영역(34)의 상부를 개방시키는 소정 크기의 개구부를 갖는다.
도 2c에 도시된 바와 같이, RCAT 마스크(36)를 스트립한 후, 소자분리용 절연막(35a)을 하드마스크로 사용하여 패드층(32)을 식각하고, 연속해서 패드층(32) 식각후 노출된 활성영역(34)을 소정 깊이로 식각하여 리세스게이트용 트렌치(37)를 형성한다.
여기서, 리세스게이트용 트렌치(37)를 형성하기 위한 식각 공정은, Cl2/HBr/O2의 혼합플라즈마를 사용하여 고밀도플라즈마 식각 장치에서 진행한다.
도 2d에 도시된 바와 같이, 패드층(32)을 연마정지막으로 이용한 CMP 공정을 진행하여 소자분리용 절연막(35a)을 평탄화시켜 트렌치(33)에 매립되는 소자분리막(35b)을 형성한다.
이때, 리세스게이트용 트렌치(37) 내부에는 연마부산물이 잔류할 수는 있으나, 소자분리막(35b)이 형성되지는 않는다.
도 2e에 도시된 바와 같이, 패드층(32)을 스트립한다. 이때, 패드층(32)이 패드산화막과 패드질화막의 순서로 적층된 경우라 하면, 먼저 인산(H3PO4) 용액을 이용하여 패드질화막을 스트립하고 불산(HF)을 포함하는 용액을 이용하여 패드산화막을 스트립한다. 이러한, 패드층(32) 스트립 공정시 리세스게이트용 트렌치(37)에 잔존하는 연마부산물도 동시에 제거한다.
다음으로, 패드층(32) 제거후에 드러난 활성영역(34)에 대해 웰 및 문턱전압 조절을 위한 이온주입공정들을 진행한다.
도 2f에 도시된 바와 같이, 이온주입공정들이 완료된 실리콘기판(31)의 전면즉, 활성영역(34)의 표면 상에 게이트절연막(38)을 형성한 후, 게이트절연막(38) 상에 게이트전극(39)으로 사용될 도전막과 게이트하드마스크(40)로 사용될 하드마스크질화막을 적층한다.
이어서, RCAT 게이트 마스크 및 식각 공정을 통해 하드마스크질화막과 도전막을 순차적으로 패터닝하여 리세스게이트용 트렌치(37)에 자신의 하부가 매립되면서 실리콘기판(31)의 표면 위로 일부가 돌출되는 게이트전극(39) 및 게이트하드마스크(40)의 적층구조로 된 리세스게이트(200)를 형성한다.
전술한 바와 같이, 본 발명은 소자분리공정의 공정인 CMP 공정을 진행하기에 앞서, RCAT 마스크 및 식각, RCAT 식각 공정을 진행하여 리세스게이트용 트렌치(37)를 이온주입공정 전에 형성해주므로써, RCAT 공정시 필요한 하드마스크 물질의 증착 및 식각 공정을 생략할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 RCAT 기술을 이용한 반도체소자 제조공정의 RCAT 공정시 하드마스크를 도입하는 공정(하드마스크 증착 공정)을 생략하므로써 소자 제조에 걸리는 시간의 단축 및 생산량의 증가가 가능하며, 더불어 생산량 증가에 따른 장비투자시 추가 투자를 줄일 수 있는 효과가 있다.
Claims (4)
- 패드층을 식각배리어로 실리콘기판을 식각하여 활성영역을 정의하는 소자분리용 트렌치를 형성하는 단계;상기 소자분리용 트렌치를 갭필할 때까지 상기 실리콘 기판의 전면에 소자분리용 절연막을 형성하는 단계;상기 소자분리용 절연막을 선택적으로 식각하여 상기 활성영역 상부에 하드마스크 형태로 잔류시키는 단계;상기 소자분리용 절연막을 하드마스크로 하여 상기 실리콘기판의 활성영역을 식각하여 리세스게이트용 트렌치를 형성하는 단계;상기 소자분리용 절연막을 평탄화시켜 상기 소자분리용 트렌치에 매립되는 소자분리막을 형성하는 단계;상기 실리콘기판의 활성영역에 웰 및 문턱전압 조절을 위한 이온주입을 진행하는 단계; 및상기 리세스게이트용 트렌치에 일부가 매립되면서 상기 실리콘기판의 표면 위로 돌출되는 형태를 갖는 리세스게이트를 형성하는 단계를 포함하는 반도체소자의 제조 방법.
- 제1항에 있어서,상기 소자분리용 절연막을 선택적으로 식각하여 상기 활성영역 상부에 하드마스크 형태로 잔류시키는 단계는,상기 소자분리용 절연막 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 리세스마스크를 형성하는 단계;상기 리세스마스크를 식각배리어로 상기 소자분리용 절연막을 식각하는 단계; 및상기 리세스마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조 방법.
- 제1항 또는 제2에 있어서,상기 소자분리용 절연막은,고밀도플라즈마 방식의 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.
- 제1항에 있어서,상기 소자분리용 절연막을 평탄화시켜 상기 소자분리용 트렌치에 매립되는 소자분리막을 형성하는 단계는,상기 패드층을 연마정지막으로 이용한 CMP 공정으로 진행하며, 상기 CMP 공 정후 상기 패드층을 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114977A KR100629695B1 (ko) | 2004-12-29 | 2004-12-29 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114977A KR100629695B1 (ko) | 2004-12-29 | 2004-12-29 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060076526A KR20060076526A (ko) | 2006-07-04 |
| KR100629695B1 true KR100629695B1 (ko) | 2006-09-28 |
Family
ID=37168796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114977A KR100629695B1 (ko) | 2004-12-29 | 2004-12-29 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100629695B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818886B1 (ko) * | 2006-12-11 | 2008-04-01 | 동부일렉트로닉스 주식회사 | 트랜치 ｍｏｓｆｅｔ 디바이스 제조 방법 |
| KR20080063882A (ko) * | 2007-01-03 | 2008-07-08 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| CN111063733A (zh) * | 2018-10-17 | 2020-04-24 | 长鑫存储技术有限公司 | 栅极氧化层制备方法及结构、栅极制备方法 |
-
2004
- 2004-12-29 KR KR1020040114977A patent/KR100629695B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060076526A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100013980A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100997796B1 (ko) | 반도체 소자의 제조방법 | |
| US7785966B2 (en) | Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages | |
| KR20070098444A (ko) | 비휘발성 메모리 소자의 소자 분리막 형성방법 | |
| KR100645195B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100629695B1 (ko) | 리세스게이트를 구비한 반도체소자의 제조 방법 | |
| KR20060123994A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060006331A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
| US7094644B2 (en) | Method for manufacturing a semiconductor device | |
| KR100950749B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP2008004881A (ja) | 素子分離構造部の製造方法 | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101003489B1 (ko) | 리세스 게이트를 갖는 매몰 채널형 트랜지스터의 제조 방법 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060075442A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100670748B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR20030049781A (ko) | 플래시 메모리 셀 제조 방법 | |
| KR100567027B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법 | |
| KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
| KR100598174B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101062818B1 (ko) | 반도체 소자 제조 방법 | |
| KR101067873B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| TW202201628A (zh) | 半導體結構及其形成方法 | |
| KR20060113268A (ko) | 리세스게이트를 구비한 반도체장치의 제조 방법 | |
| KR101161795B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |