KR20070098444A - 비휘발성 메모리 소자의 소자 분리막 형성방법 - Google Patents
비휘발성 메모리 소자의 소자 분리막 형성방법 Download PDFInfo
- Publication number
- KR20070098444A KR20070098444A KR1020060113828A KR20060113828A KR20070098444A KR 20070098444 A KR20070098444 A KR 20070098444A KR 1020060113828 A KR1020060113828 A KR 1020060113828A KR 20060113828 A KR20060113828 A KR 20060113828A KR 20070098444 A KR20070098444 A KR 20070098444A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- trench
- forming
- layer
- insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000002955 isolation Methods 0.000 title claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 230000008021 deposition Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
본 발명은 공정을 단순화시키고, 그 내부에 공극(void)이 존재하지 않도록 매립 특성을 개선시킬 수 있는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 게이트 절연막, 게이트용 도전막 및 하드 마스크를 형성하는 단계와, 상기 하드 마스크, 상기 도전막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 일부가 매립되도록 상기 트렌치의 내부면에 제1 절연막을 증착하는 단계와, 상기 제1 절연막을 리세스시키는 단계와, 상기 하드 마스크를 제거하는 단계와, 상기 트렌치가 매립되도록 상기 제1 절연막 상에 제2 절연막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공한다.
비휘발성 메모리 소자, 플래시 메모리 소자, 소자 분리막, SA-STI, HDP
Description
도 1a 내지 도 1e는 종래 기술에 따른 플래시 메모리 소자의 소자 분리막 형성방법을 도시한 공정 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 플래시 메모리 소자의 소자 분리막 형성방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 터널산화막
33 : 플로팅 게이트용 폴리실리콘막 34 : 버퍼산화막
35 : 하드마스크용 질화막 36 : 하드마스크용 산화막
37 : 트렌치 38 : 측벽 보호막
39, 40 : HDP막
본 발명은 반도체 제조기술에 관한 것으로, 특히, 반도체 메모리 소자 중 비휘발성 메모리 소자(nonvolatile memory device)의 소자 분리막 형성방법, 더욱 상세하게는 플래시 메모리 소자(flash memory device)의 소자 분리막 형성방법에 관한 것이다.
반도체 메모리 소자의 제조공정 기술의 발달과 더불어 반도체 메모리 소자의 선폭이 점차 감소하게 되었다. 이에 따라, 액티브 영역(active region) 사이의 필드 영역(field region)의 폭이 감소하게 되었고, 이로 인해, 필드 영역에 형성되는 트렌치(trench)의 종횡비가 증가하여 트렌치 내에 소자 분리막을 매립시키는 공정이 어려워졌다.
따라서, 이러한 소자 분리막의 매립 특성을 향상시키기 위해 기존에 사용하던 HDP(High Density Plasma) USG(Undoped Silicate Glass) 대신에 스핀 코팅(spin coating) 방식으로 증착되는 SOD(Spin On Dielectric)막의 일종인 PSZ(PolySilaZane)를 이용하여 트렌치를 매립하는 기술이 제안되었다. 그러나, PSZ는 습식식각율이 빠르고 불균일하다는 물질 특성을 가지고 있어 습식식각공정 적용시 소자 분리막의 유효 높이(EFH, Effective Field oxide Height)를 불균일하게 하는 문제가 있다.
이러한 문제를 해결하기 위하여 최근에는 소자 분리막 형성시 HDP막으로 트 렌치를 일정 깊이로 매립시킨 후 그 상부에 트렌치가 완전히 매립되도록 PSZ막을 도포한다. 그런 다음 PSZ막을 일정 깊이 리세스(recess)시킨 후 그 상부에 다시 HDP막을 증착하는 방법이 제안되었다. 이러한 방법을 플래시 메모리 소자의 플로팅 게이트 형성방법 중 하나인 SA-STI(Self Aligned Shallow Trench Isolation) 공정과 결부시켜 설명하면 다음과 같다.
이하, 종래기술에 따른 플래시 메모리 소자에서 적용하고 있는 SA-STI 공정을 설명하기로 한다.
도 1a 내지 도 1e는 종래기술에 따른 플래쉬 메모리 소자의 소자 분리막 형성방법을 도시한 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 기판(11) 상에 터널 산화막(12), 폴리실리콘막(13), 버퍼 산화막(14), SiN막(15), TEOS(Tetra Ethyle Ortho Silicate)막(16) 및 SiON막(미도시)을 순차적으로 형성한다.
이어서, SiON막, TEOS막(16), SiN막(15), 버퍼 산화막(14), 폴리실리콘막(13), 터널 산화막(12) 및 기판(11)의 일부를 식각하여 트렌치(trench, 17)를 형성한다.
한편, 트렌치(17) 형성공정시 SiON막은 식각되어 제거된다.
이어서, 도 1b에 도시된 바와 같이, 트렌치(17)가 일부 매립되도록 트렌치(17)의 내부면을 따라 HDP막(18)을 증착한다.
이어서, 도 1c에 도시된 바와 같이, 트렌치(17, 도 1b참조)가 완전히 매립되도록 SOD막(19)을 도포한다.
이어서, SiN막(15)을 연마 정지막으로 이용한 화학적기계적연마(Chemical Mechanical Polishing, 이하, CMP라 함) 공정을 실시하여 SiN막(15) 상에 증착된 SOD막(19)을 제거한다. 이때, CMP 공정에 의해 SiN막(15) 상에 잔류된 TEOS막(16, 도 1b참조) 또한 제거된다.
이어서, 습식식각공정을 실시하여 SOD막(19)을 일정 두께로 리세스시킨다.
이어서, 도 1d에 도시된 바와 같이, 트렌치(17, 도 1b참조)가 완전히 매립되도록 HDP막(20)을 증착한다.
이어서, SiN막(15)을 연마 정지막으로 이용한 CMP 공정을 실시하여 HDP막(20)을 평탄화한다.
이어서, 도 1e에 도시된 바와 같이, SiN막(15, 도 1d참조)과 버퍼 산화막(14, 도 1d참조)을 제거한다.
이어서, 도시되진 않았지만 HDP막(20)을 일정 깊이로 리세스시켜 유효 높이를 조절한다. 이로써, 최종적으로 HDP막(18), SOD막(19) 및 HDP막(20)으로 이루어진 소자 분리막이 완성된다.
그러나, 상기한 종래기술에 따른 플래시 메모리 소자의 소자 분리막 형성방법에서는 다음과 같은 문제가 발생된다.
도 1d와 같이, 종래기술에 따른 플래시 메모리 소자의 소자 분리막 형성방법에서는 SOD막(19)을 도포 및 식각한 후 다시 그 상부에 HDP막(20)을 증착하기 때문에 그 만큼 공정이 복잡해진다. 전술한 바와 같이, SOD막은 매립 특성은 우수하나, 습식식각용액에 의해 쉽게 식각되어 소자 분리막의 유효 두께를 제어하는데 한계가 있기 때문에 SOD막을 적용하는 소자 분리막 형성공정에서는 SOD막을 소자 분리막의 최상부층으로 사용하지 못하고, 그 상부에 식각용액에 강한 HDP막을 증착해야만 한다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 다음과 같은 목적들이 있다.
첫째, 본 발명은 공정을 단순화시킬 수 있는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공하는데 그 목적이 있다.
둘째, 본 발명은 그 내부에 공극(void)이 존재하지 않도록 매립 특성을 개선시킬 수 있는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공하는데 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 게이트 절연막, 게이트용 도전막 및 하드 마스크를 형성하는 단계와, 상기 하드 마스크, 상기 도전막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 일부가 매립되도록 상기 트렌치의 내부면에 제1 절연막을 증착하는 단계와, 상기 제1 절연막을 리세스시키는 단계와, 상기 하드 마스크를 제거하는 단계와, 상기 트렌치가 매립되도록 상기 제1 절연막 상에 제2 절연막 을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면번호(참조번호)로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 2a 내지 도 2e는 본 발명의 실시예에 따른 플래시 메모리 소자의 소자 분리막 형성방법을 설명하기 위하여 도시한 공정 단면도이다. 여기서는 설명의 편의를 위해 SA-STI 공정을 적용한 플래시 메모리 소자의 소자 분리막 형성방법의 공정 단면도를 일례로 도시하였으며, 또한, 웨이퍼 전체가 아닌 메모리 셀 영역의 일부만을 도시하였다.
먼저, 도 2a에 도시된 바와 같이, 반도체 물질로 이루어진 기판(31) 상에 게이트 절연막(32), 플로팅 게이트용 도전막으로 기능하는 폴리실리콘막(33), 버퍼 산화막(34), 하드 마스크용 질화막(35) 및 하드 마스크용 산화막(36)을 순차적으로 형성한다.
이때, 게이트 절연막(32)은 산화막 또는 산화막 내에 질화막이 개재된 구조로 산화공정을 통해 형성하며, 그 증착 두께는 50~100Å, 바람직하게는 75Å로 형성한다.
폴리실리콘막(33)은 불순물 이온이 도핑된 도프트(doped) 또는 불순물 이온이 도핑되지 않은 언도프트(undoped) 실리콘막으로 형성하며, 최종 목표치 두께보다 적어도 10~20% 정도 더 두껍게 형성하는 것이 바람직하다. 그 이유는 폴리실리콘막(33)이 후속 CMP 공정시 연마 정지막으로 사용되는 경우 일정 두께로 연마되어 제거되기 때문이다. 예컨대, 그 증착 두께는 800~1200Å, 바람직하게는 1000Å로 형성한다.
버퍼 산화막(34)은 산화막 계열의 물질로 형성하며, 예컨대 HTO(High Temperature Oxide)막으로 형성하며, 그 증착 두께는 40~60Å, 바람직하게는 50Å로 형성한다.
하드 마스크용 질화막(35)은 CMP 공정시 연마 정지막 또는 식각공정시 하드 마스크로 기능하며 SiN막으로 형성한다. 또한, 그 증착 두께는 400~600Å, 바람직하게는 500Å로 형성한다.
하드 마스크용 산화막(36)은 TEOS(Tetra Ethyle Ortho Silicate)막으로 형성하며, 그 증착 두께는 200~400Å, 바람직하게는 300Å로 형성한다.
이어서, 하드 마스크용 산화막(36) 상에 반사 방지막 물질로 SiON막(미도시)을 형성한다.
이어서, SiON막 상에 감광막을 도포한 후 포토 마스크(photo mask)를 이용한 노광 및 현상공정(이하, 통칭하여 포토 공정이라 함)을 실시하여 감광막 패턴(미도시)을 형성한다.
이어서, 감광막 패턴을 식각 마스크로 이용한 식각공정을 통해 반사 방지막, 하드 마스크용 산화막(36), 하드 마스크용 질화막(35), 버퍼 산화막(34), 폴리실리콘막(33), 게이트 절연막(32) 및 기판(31)의 일부를 식각하여 트렌치(37)를 형성한다.
이어서, 스트립 공정을 실시하여 감광막 패턴을 제거한다. 이 과정에서 반사 방지막 또한 제거된다.
이어서, 도 2b에 도시된 바와 같이, 트렌치(37)의 내부면을 따라 측벽 보호막(38)을 형성할 수 있다. 이때, 측벽 보호막(38)은 게이트 절연막(32)과 다른 물질, 예컨대 게이트 절연막(32)이 산화막으로 이루어진 경우 질화막 계열의 물질로 비교적 얇게 증착한다. 그 이유는 측벽 보호막(38)을 형성하지 않고 후속 HDP막(39, 도 2c참조)을 증착하는 경우 동일 산화막 계열의 게이트 절연막(32)의 노출 부위에서 과도 성장이 유발되어 트렌치(37)의 입구가 저부에 비해 상대적으로 좁아지기 때문이다. 또한, 측벽 보호막(38)을 두껍게 증착하는 경우 트렌치(37)의 폭이 좁아져 그 만큼 HDP막(39) 증착공정시 매립 특성이 저하되어 그 내부에 공극이 발생할 소지가 크다. 따라서, 측벽 보호막(38)을 증착하는 경우 100Å 이하, 바람직하게는 30~100Å로 형성한다.
이어서, 하드 마스크용 질화막(35)을 연마 정지막으로 이용한 CMP 공정 또는 식각 장벽층으로 이용한 식각공정을 실시하여 하드 마스크용 질화막(35) 상부에 형 성된 하드 마스크용 산화막(36, 도 2a참조)과 측벽 보호막(38)을 제거할 수도 있다.
이어서, 도 2c에 도시된 바와 같이, 트렌치(37, 도 2b참조)의 일부가 매립되도록 측벽 보호막(38) 상에 소자 분리막용 절연막으로 매립 특성이 우수한 HDP막(39)을 증착한다. 이때, HDP막(39)은 트렌치(37)의 내측벽보다 트렌치(37)의 저부와 하드 마스크용 질화막(35) 상부에서 더 두껍게 증착된다. 또한, HDP막(39)의 두께는 트렌치(37)의 폭 넓이에 따라 달라질 수 있으며, 60nm급의 경우에는 트렌치(37)의 저부로부터 1400~2000Å 두께로 증착한다.
이어서, 하드 마스크용 질화막(35)을 연마 정지막으로 이용한 CMP 공정을 실시하여 하드 마스크용 질화막(35) 상에 증착된 HDP막(39)을 연마하여 제거한다.
이어서, 도 2d에 도시된 바와 같이, 산화막에 대한 높은 식각 선택비를 갖는 인산(H3PO4)을 이용한 식각공정을 통해 선택적으로 하드 마스크용 질화막(35, 도 2c참조)을 제거한다.
이어서, DHF(Dilute HF, H20로 희석된 HF용액) 용액을 이용한 습식식각공정을 실시하여 선택적으로 HDP막(39)을 리세스한다. 이로써, 트렌치(37, 도 2b참조)의 내측벽에는 트렌치(37)의 저부로 갈수록 그 폭이 좁아지도록 HDP막(39)이 일정한 경사를 갖도록 형성되며, 이에 따라 트렌치(37)의 상부의 폭(W1)이 저부의 폭(W2)보다 증대되어 후속 HDP막(40, 도 2e참조) 증착공정시 매립 특성을 개선시킬 수 있다.
한편, HDP막(39) 식각공정시 트렌치(37)의 내측벽에는 측벽 보호막(38)이 형성되어 있기 때문에 측벽에서의 폴리실리콘막(33)의 손실없이 선택적으로 HDP막(39)을 식각할 수 있다.
또한, HDP막(39) 식각공정시 버퍼 산화막(34, 도 2c참조) 또한 제거된다.
이어서, 도 2e에 도시된 바와 같이, 트렌치(37, 도 2b참조)가 완전히 매립되도록 소자 분리막용 절연막으로 HDP막(40)을 증착한다. 이때, HDP막(40)은 도 2d에서 하드 마스크용 질화막(35, 도 2c참조)이 제거된 상태에서 실시되는 한편, HDP막(39)의 식각공정을 통해 트렌치(37)의 상부가 저부에 비해 상대적으로 넓은 폭을 갖는 상태에서 증착되기 때문에 그 만큼 종횡비가 감소되어 매립 특성을 확보할 수 있다.
이어서, HDP막(39)에 대해 어닐링(annealing) 공정을 실시할 수 있다. 이때, 어닐링 공정은 HDP막(39)을 단단하게 하여 후속 CMP 공정시 연마 특성을 향상시키기 위한 것으로서, 그 온도는 제한되지 않는다.
이어서, 폴리실리콘막(33)을 연마 정지막으로 이용한 CMP 공정을 실시하여 HDP막(40)을 연마한다. 이때, 폴리실리콘막(33)은 100~200Å의 두께 정도 연마된다.
상기에서 설명한 바와 같이, 본 발명의 기술 사상은 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예에서는 SA-STI 공정을 일례로 들어 설명하였으나, ASA-STI(Advanced SA-STI) 공정에도 적용할 수 있다. 또한, 소자 분리막으로 사용되는 물질 또한 HDP막에 한정되는 것은 아니며, 소자 분리를 위한 절연막은 모두 사용할 수 있다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 소자 분리막의 상부층으로 기능하는 HDP막을 증착하기 전에 플로팅 게이트용 폴리실리콘막 상부에 형성된 하드 마스크용 질화막을 제거하여 트렌치의 종횡비를 감소시킴으로써 HDP막의 매립 특성을 향상시킬 수 있다.
둘째, 본 발명에 의하면, 소자 분리막의 상부층으로 기능하는 HDP막을 증착하기 전에 하드 마스크로 기능하는 질화막을 제거하여 트렌치의 종횡비를 감소시키고, 이를 통해 HDP막의 매립 특성을 향상시킴으로써 종래기술과 같이 HDP 증착 전에 매립 특성이 우수한 별도의 SOD막을 도포할 필요가 없어 그 만큼 공정을 단순화시킬 수 있다.
셋째, 본 발명에 의하면, 소자 분리막의 하부층으로 기능하는 HDP막을 증착하기 전에 트렌치 내부면에 측벽 보호막을 형성함으로써 후속 HDP막 증착공정시 게이트 절연막의 노출 부위에서 산화막이 과다 성장되는 것을 방지하여 트렌치의 개 구부가 좁아지는 문제를 방지하고, 이를 통해 후속 HDP막 매립 특성을 향상시킬 수 있다.
넷째, 본 발명에 의하면, 소자 분리막의 하부층으로 기능하는 HDP막을 증착하기 전에 트렌치 내부면에 측벽 보호막을 형성함으로써 후속 HDP막을 리세스(recess)시키기 위한 식각공정시 플로팅 게이트용 폴리실리콘막의 측벽이 손실되는 것을 방지할 수 있다.
Claims (14)
- 기판 상에 게이트 절연막, 게이트용 도전막 및 하드 마스크를 형성하는 단계;상기 하드 마스크, 상기 도전막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계;상기 트렌치의 일부가 매립되도록 상기 트렌치의 내부면에 제1 절연막을 증착하는 단계;상기 제1 절연막을 리세스시키는 단계;상기 하드 마스크를 제거하는 단계; 및상기 트렌치가 매립되도록 상기 제1 절연막 상에 제2 절연막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 트렌치를 형성하는 단계 후 상기 트렌치의 내부면의 단차를 따라 측벽 보호막을 형성하는 단계를 더 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 2 항에 있어서,상기 측벽 보호막은 상기 제1 절연막과 서로 다른 물질로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 2 항에 있어서,상기 측벽 보호막은 질화막 계열의 물질로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 제1 절연막을 리세스시키는 단계는 상기 도전막의 측벽 중 일부분이 노출되도록 실시하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 제1 절연막을 리세스시키는 단계는 리세스된 제1 절연막에 의해 상기 트렌치의 상부의 폭이 저부의 폭보다 큰 폭을 갖도록 실시하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 제2 절연막을 형성하는 단계는,상기 트렌치가 매립되도록 상기 제1 절연막 상에 상기 제2 절연막을 증착하는 단계; 및상기 도전막을 연마 정지막으로 이용한 연마공정을 통해 상기 제2 절연막을 연마하는 단계를 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 7 항에 있어서,상기 연마공정은 상기 도전막의 일부가 연마되도록 실시하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 8 항에 있어서,상기 도전막을 형성하는 단계는 상기 도전막의 최종 목표치 두께보다 상기 연마공정시 연마되는 두께만큼 더 두껍게 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 7 항에 있어서,상기 제2 절연막을 증착하는 단계 후 상기 제2 절연막에 대해 어닐링 공정을 실시하는 단계를 더 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 제1 및 제2 절연막은 서로 동일막으로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 제1 및 제2 절연막은 산화막 계열의 물질로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 제1 및 제2 절연막은 HDP(High Density Plasma)막으로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 하드 마스크는 질화막 계열의 물질로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/647,634 US20070232019A1 (en) | 2006-03-30 | 2006-12-28 | Method for forming isolation structure in nonvolatile memory device |
| JP2007003720A JP2007273948A (ja) | 2006-03-30 | 2007-01-11 | 不揮発性メモリ素子の素子分離膜形成方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060029029 | 2006-03-30 | ||
| KR1020060029029 | 2006-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070098444A true KR20070098444A (ko) | 2007-10-05 |
| KR100772554B1 KR100772554B1 (ko) | 2007-11-02 |
Family
ID=38771570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060113828A KR100772554B1 (ko) | 2006-03-30 | 2006-11-17 | 비휘발성 메모리 소자의 소자 분리막 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100772554B1 (ko) |
| CN (1) | CN100539081C (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909798B1 (ko) * | 2007-11-01 | 2009-07-29 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
| KR100929641B1 (ko) * | 2008-02-20 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN113327886A (zh) * | 2021-05-28 | 2021-08-31 | 上海华力微电子有限公司 | 避免层间介质填充过程中形成缝隙的方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066008A (zh) * | 2012-12-26 | 2013-04-24 | 上海宏力半导体制造有限公司 | 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法 |
| TWI802829B (zh) * | 2020-12-09 | 2023-05-21 | 華邦電子股份有限公司 | 非揮發性記憶體裝置的製造方法 |
| US11991876B2 (en) | 2021-07-07 | 2024-05-21 | Changxin Memory Technologies, Inc. | Method for forming a semiconductor structure having second isolation structures located between adjacent active areas |
| CN115666127A (zh) * | 2021-07-07 | 2023-01-31 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106411A (ja) * | 1993-10-05 | 1995-04-21 | Toshiba Corp | 半導体装置の製造方法 |
| KR100369236B1 (ko) * | 2000-09-16 | 2003-01-24 | 삼성전자 주식회사 | 바람직한 게이트 프로파일을 갖는 반도체 장치 및 그제조방법 |
| US6798038B2 (en) * | 2001-09-20 | 2004-09-28 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device with filling insulating film into trench |
| KR100821484B1 (ko) * | 2002-10-02 | 2008-04-10 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| KR100701692B1 (ko) * | 2005-04-15 | 2007-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
-
2006
- 2006-11-17 KR KR1020060113828A patent/KR100772554B1/ko not_active IP Right Cessation
-
2007
- 2007-01-12 CN CNB2007100008588A patent/CN100539081C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909798B1 (ko) * | 2007-11-01 | 2009-07-29 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
| KR100929641B1 (ko) * | 2008-02-20 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN113327886A (zh) * | 2021-05-28 | 2021-08-31 | 上海华力微电子有限公司 | 避免层间介质填充过程中形成缝隙的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100539081C (zh) | 2009-09-09 |
| CN101047151A (zh) | 2007-10-03 |
| KR100772554B1 (ko) | 2007-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100473733B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100780643B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20050006983A (ko) | 트렌치 소자분리 방법 | |
| KR20100013980A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100772554B1 (ko) | 비휘발성 메모리 소자의 소자 분리막 형성방법 | |
| US20070232019A1 (en) | Method for forming isolation structure in nonvolatile memory device | |
| KR100841050B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100766232B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100966957B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| US7521320B2 (en) | Flash memory device and method of manufacturing the same | |
| KR100575343B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100500942B1 (ko) | 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법 | |
| US20090117705A1 (en) | Method of forming isolation layer of semiconductor memory device | |
| KR100792376B1 (ko) | 플래쉬 메모리 소자의 소자분리막 형성방법 | |
| KR20100074668A (ko) | 반도체 소자의 소자 분리 구조 형성방법 | |
| KR100912988B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080000785A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| KR100958632B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20080060348A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20090089536A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100822620B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080001279A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100870276B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100912961B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20100112062A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |