CN100539081C - 用于形成非易失性存储器件中的隔离结构的方法 - Google Patents
用于形成非易失性存储器件中的隔离结构的方法 Download PDFInfo
- Publication number
- CN100539081C CN100539081C CNB2007100008588A CN200710000858A CN100539081C CN 100539081 C CN100539081 C CN 100539081C CN B2007100008588 A CNB2007100008588 A CN B2007100008588A CN 200710000858 A CN200710000858 A CN 200710000858A CN 100539081 C CN100539081 C CN 100539081C
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- groove
- described groove
- hdp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000002955 isolation Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 182
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 239000011241 protective layer Substances 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 47
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 description 50
- 238000005516 engineering process Methods 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 238000011049 filling Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920001709 polysilazane Polymers 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 235000019994 cava Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
一种用于形成非易失性存储器件中的隔离结构的方法，包括：形成栅极绝缘层、栅极导电层、和硬掩模；刻蚀硬掩模、栅极导电层、栅极绝缘层、以及衬底的一部分以形成沟槽；在所述沟槽的内表面上形成保护层；在所述沟槽的内表面上形成第一绝缘层并且填入所述沟槽的一部分，所述第一绝缘层被形成为在所述沟槽的底部和被刻蚀的所述硬掩模的上部上具有比在所述沟槽的内侧壁上大的厚度；以所述沟槽的上部宽度大于所述沟槽的底部宽度的方式使所述第一绝缘层凹陷以在所述沟槽的内侧壁上具有一定的斜度；去除被刻蚀的所述硬掩模；以及在所述第一绝缘层上形成第二绝缘层并且填入所述沟槽。
Description
相关申请的交叉引用
本发明要求分别于2006年3月30日和2006年11月17日提交的韩国专利申请第10-2006-0029029号和第10-2006-0113828号的权益，其全部内容通过引用合并于此。
背景技术
本发明涉及一种半导体器件的制造方法，具体而言，涉及一种用于形成非易失性存储器件中的隔离结构的方法。更具体地说，本发明涉及一种用于形成闪存器件中的隔离结构的方法。
随着半导体存储器件的制造方法的发展，半导体存储器件的线宽逐渐被减小。因此，有源区之间的场区的宽度减小，并因此场区中形成的沟槽的高宽比增加。由此，用于在沟槽中形成隔离结构的工艺变得难以执行。
因此，已经引入了一种利用聚硅氮烷(polysilazane，PSZ)填充沟槽的方法来取代利用高密度等离子体(HDP)未掺杂硅酸盐玻璃(USG)的典型方法，以便改善这种隔离结构的填充特性。PSZ是一种利用旋涂方法形成的电介质旋涂(spin on dielectric，SOD)层。然而，PSZ具有快的湿法刻蚀速率和不均匀的材料特性。因此，当使用湿法刻蚀工艺时，PSZ常常使隔离结构的有效场氧化物高度(EFH)不均匀。
在最近的形成不具有上述局限的隔离结构的尝试中，在沟槽中填充第一HDP层到某一深度并且在第一HDP层上形成PSZ层，填充沟槽的其余部分。PSZ层凹陷到某一深度并且在PSZ层上形成第二HDP层。该方法与自对准浅沟槽隔离(SA-STI)工艺结合，以下对其进行描述。SA-STI工艺是多种用于形成闪存器件中的浮动栅极的方法之一。
图1A至1E说明了示出用于形成闪存器件中的隔离结构的典型方法的横截面视图。参照图1A，隧道氧化物层、多晶硅层、缓冲氧化物层、氮化硅(SiN)层、原硅酸四乙酯(TEOS)层、以及氧氮化硅(SiON)层形成在衬底11上。这些层和衬底11的某些部分被刻蚀以形成沟槽17、图案化的隧道氧化物层12、图案化的多晶硅层13、图案化的缓冲氧化物层14、图案化的SiN层15、以及图案化的TEOS层16。SiON层在沟槽17的形成中被去除。
参照图1B，第一HDP层18形成在沟槽17中，使得填充沟槽17的一部分。参照图1C，SOD材料层形成在衬底结构上并且被填入沟槽17的其余部分。利用图案化的SiN层15作为抛光停止层来执行化学机械抛光(CMP)工艺以去除形成在图案化的SiN层15上的SOD材料层的部分。此时，也通过CMP工艺来去除图案化的TEOS层16。被刻蚀的第一HDP层用标号18A来表示。执行湿法刻蚀工艺来使剩余的SOD材料层凹陷到某一厚度，以形成SOD层19。
参照图1D，HDP材料层形成在衬底结构上并且填入沟槽17。利用图案化的SiN层15作为抛光停止层来执行CMP工艺以使HDP材料层平坦化，从而在沟槽17中形成第二HDP层20。
参照图1E，图案化的SiN层15和图案化的缓冲氧化物层14被去除。虽然未图示，使第二HDP层20凹陷到某一深度以调整有效高度。因此，形成了包括剩余的第一HDP层18B、SOD层19和剩余的第二HDP层20A的隔离结构。
然而，用于形成闪存器件中的隔离结构的典型方法中会产生以下局限。工艺可能是复杂的，因为SOD层19被形成和刻蚀，并且接着第二HDP层20被形成在SOD层19上，如图1D中所示。虽然SOD层具有令人满意的填充特性，但是SOD层常常容易被湿法刻蚀溶液所刻蚀。因此，会难以控制隔离结构的有效高度。因此，当利用SOD层来形成隔离结构时，SOD层一般不用作上面的层，而是在SOD层上有HDP层，因为HDP层是耐刻蚀溶液的。
发明内容
本发明的实施例旨在提供一种用于形成非易失性存储器件中的隔离结构的方法，该方法可以简化工艺并且改善填充特性以便去除隔离结构中的空隙。
根据本发明的一个方面，提供一种用于形成非易失性存储器件中的隔离结构的方法，该方法包括：在衬底上形成栅极绝缘层、栅极导电层、和硬掩模；刻蚀硬掩模、栅极导电层、栅极绝缘层、以及衬底的一部分以形成沟槽；在沟槽的内表面上形成保护层；在沟槽的内表面上形成第一绝缘层并且填入沟槽的一部分，第一绝缘层被形成为在沟槽的底部和被刻蚀的硬掩模的上部上具有比在沟槽的内侧壁上大的厚度；以沟槽的上部宽度大于沟槽的底部宽度的方式使第一绝缘层凹陷以在沟槽的内侧壁上具有一定的斜度；去除被刻蚀的硬掩模；以及在第一绝缘层上形成第二绝缘层并且填入沟槽。
附图说明
图1A至1E说明了示出用于形成闪存器件中的隔离结构的典型方法的横截面视图。
图2A至2E说明了示出根据本发明一实施例的用于形成闪存器件中的隔离结构的方法的横截面视图。
具体实施方式
本发明涉及一种用于形成非易失性存储器件中的隔离结构的方法。第一高密度等离子体(HDP)层的填充特性可以通过减小沟槽的高宽比来改善，沟槽的高宽比通过在形成充当隔离结构上层的第一HDP层之前，去除用作硬掩模的、形成在用作浮动栅极的多晶硅层上的基于氮化物的层来减少。此外，该工艺可以简化，因为由于如上所述改善了第一HDP层的填充特性，在形成第一HDP层之前一般不需要典型使用的具有令人满意的填充特性的电介质旋涂(SOD)层。
此外，在第二HDP层形成过程中，氧化物层较不可能在栅极绝缘层的暴露部分过度生长，因为在形成充当隔离结构的底层的第二HDP层之前，在沟槽的内侧壁上形成了保护层。因此，沟槽的开口并不会变窄并且可改善第二HDP层的填充特性。在用于使第二HDP层凹陷的刻蚀工艺中，通过在第二HDP层形成之前在沟槽的内侧壁上形成保护层可以减小用作浮动栅极的多晶硅层的侧壁的损失。
图2A至2E说明了示出根据本发明一实施例用于形成闪存器件中的隔离结构的方法的横截面视图。在此，为了方便描述，图示一种利用自对准浅沟槽隔离(SA-STI)工艺形成闪存器件中的隔离结构的方法。也图示了存储单元区的一部分，而未示出整个晶片。
参照图2A，图案化的栅极绝缘层32、充当浮动栅极导电层的图案化的多晶硅层33、图案化的缓冲氧化物层34、用作硬掩模的图案化的基于氮化物的层35以及用作另一个硬掩模的图案化的基于氧化物的层36形成在衬底31上。该衬底31包括半导体材料。
图案化的栅极绝缘层32通过氧化过程来形成，并且包括基于氧化物的层和包括插入基于氧化物的层中的基于氮化物的层的结构中的其中一种。图案化的栅极绝缘层32被形成为大约50
到大约100之间的厚度。例如，图案化的栅极绝缘层32可形成为大约75的厚度。
图案化的多晶硅层33包括掺杂有杂质离子的掺杂硅层和未掺杂硅层之一。图案化的多晶硅层33可形成为比期望的厚度大至少大约10％到大约20％的厚度。图案化的多晶硅层33被形成为较大的厚度是因为当图案化的多晶硅层33在随后的化学机械抛光(CMP)工艺中被用作抛光停止层时，图案化的多晶硅层33的一部分可被抛掉某一厚度。例如，图案化的多晶硅层33被形成为大约800到大约1,200之间的厚度。图案化的多晶硅层33可形成为大约1,000的厚度。
图案化的缓冲氧化物层34包括基于氧化物的材料。例如，图案化的缓冲氧化物层34包括厚度在大约40到大约60之间的高温氧化物(HTO)层。例如，图案化的缓冲氧化物层34可形成为大约50的厚度。
用作硬掩模的图案化的基于氮化物的层35在CMP工艺中充当抛光停止层或者在刻蚀工艺中充当硬掩模。图案化的基于氮化物的层35包括氮化硅(SiN)层且具有大约400到大约600之间的厚度。例如，图案化的基于氮化物的层35可形成为大约500的厚度。
图案化的基于氧化物的层36包括原硅酸四乙酯(TEOS)层且具有大约200到大约400之间的厚度。例如，图案化的基于氧化物的层36可形成为大约300的厚度。
更具体地，在衬底31上形成栅极绝缘材料层、多晶硅材料层、缓冲氧化物材料层、基于氮化物的材料层、以及基于氧化物的材料层。在基于氧化物的材料层上形成作为抗反射涂层的氧氮化硅(SiON)层(未示出)。在SiON层上形成光阻剂(photoresist)层。对衬底结构上利用光掩模来执行曝光和显影工艺以形成光阻剂图案(未示出)。
通过使用将光阻剂图案用作刻蚀掩模的刻蚀工艺刻蚀SiON层、基于氧化物的材料层、基于氮化物的材料层、缓冲氧化物材料层、多晶硅材料层、栅极绝缘材料层和衬底31的部分来形成沟槽37。执行去除工艺以去除光阻剂图案。此时，SiON层也被去除。
参照图2B，可在沟槽37的内表面上形成保护材料层。这些保护材料层包括与随后的第一HDP层39(参照图2C)的材料不同的材料并且具有小的厚度。即，如果第一HDP层39包括氧化物层，则保护材料层可包括基于氮化物的层。如果形成了第一HDP层39而未形成保护材料层，则可在包括与第一HDP层39基本相同的基于氧化物的材料的图案化的栅极绝缘层32的暴露部分处产生过度生长。因此，沟槽37的入口可能变得比沟槽的底部窄。而且，如果保护材料层被形成为大的厚度，则可减小沟槽37的宽度，导致在第一HDP层39的形成过程中填充特性的降低。因此，在隔离结构内会形成空隙。因此，保护材料层被形成为大约100或以下的厚度。例如，保护材料层可形成为大约30到大约100之间的厚度。可通过执行将图案化的基于氮化物的层35用作抛光停止层的CMP工艺或将图案化的基于氮化物的层35用作刻蚀阻挡层的刻蚀工艺来去除图案化的基于氧化物的层36和形成在图案化的基于氮化物的层35上的保护材料层的部分。被刻蚀的保护材料层被称作保护层38。
参照图2C，第一HDP材料层被填入保护层38上的沟槽37的一部分。第一HDP材料层充当用在隔离结构中的绝缘层并且具有令人满意的填充特性。第一HDP材料层在沟槽37的底部和图案化的基于氮化物的层35的上部上具有比在沟槽37的内侧壁上大的厚度。第一HDP材料层的厚度可根据沟槽37的宽度而变化。对于60nm级的器件，第一HDP材料层可形成为具有距沟槽37的底部大约1,400到大约2,000之间的厚度。利用图案化的基于氮化物的层35作为抛光停止层来执行CMP工艺以便抛光和去除形成在图案化的基于氮化物的层35上的第一HDP材料层的部分。剩余的第一HDP材料层被称作第一HDP层39。
参照图2D，通过利用相对于氧化物具有高刻蚀选择性的磷酸(H3PO4)执行刻蚀工艺来将图案化的基于氮化物的层35有选择性地刻蚀掉。利用稀氟氢酸(DHF)溶液执行湿法刻蚀工艺以有选择性地使第一HDP层39凹陷，形成凹陷的第一HDP层39A。DHF溶液是指用水(H2O)稀释的HF溶液。第一HDP层39以这样的方式凹陷，使得与图案化的基于氮化物的层35接触的保护层38的部分被暴露。凹陷的第一HDP层39A被形成为在沟槽37的内侧壁上具有一定的斜度，使得沟槽37的宽度向着沟槽37的底部变窄。因此，沟槽37的上部宽度W1变得大于沟槽37的底部宽度W2。因此，在随后的第二HDP层40(参照图2E)的形成过程中可改善填充特性。同时，可在图案化的基于氮化物的层35被去除之前或之后使第一HDP层39凹陷。
第一HDP层39可被选择性地刻蚀而不损坏图案化的多晶硅层33的侧壁，因为在第一HDP层39的刻蚀工艺中在沟槽37的内侧壁上形成了保护层38。在第一HDP层39的刻蚀工艺中也去除了图案化的缓冲氧化物层34。标号38A表示剩余的保护层。
参照图2E，第二HDP材料层被形成在衬底结构上并且填入沟槽37。第二HDP材料层充当用在隔离结构中的绝缘层。在图案化的基于氮化物的层35被去除并且第一HDP层39被刻蚀之后形成第二HDP材料层，其中对第一HDP层39的刻蚀导致沟槽37形成为其上部宽度大于底部宽度。因此，可减小高宽比并可保持填充特性。
可对第二HDP材料层执行退火工艺。执行退火工艺是为了使第二HDP材料层变硬，使得在随后的CMP工艺中可改善抛光特性。退火工艺的温度没有限制。利用图案化的多晶硅层33作为抛光停止层来执行CMP工艺以抛光第二HDP材料层，从而形成第二HDP层40。虽然未图示，图案化的多晶硅层33可抛掉大约100到大约200之间的厚度。
虽然参考一些具体实施例描述了本发明，但对本领域技术人员显而易见的是，可在所附权利要求所限定的本发明的精神和范围内进行各种改变和修改。具体而言，虽然本发明的实施例描述了作为例子的SA-STI工艺，但是该实施例可以应用到其它先进的SA-STI工艺。而且，用在隔离结构中的绝缘层的所有类型，包括上述的HDP层，可被用作本发明的该实施例中的隔离结构。
Claims (12)
1.一种用于形成非易失性存储器件中的隔离结构的方法，包括：
在衬底上形成栅极绝缘层、栅极导电层、和硬掩模；
刻蚀所述硬掩模、所述栅极导电层、所述栅极绝缘层、以及所述衬底的一部分以形成沟槽；
在所述沟槽的内表面上形成保护层；
在所述沟槽的内表面上形成第一绝缘层并且填入所述沟槽的一部分，所述第一绝缘层被形成为在所述沟槽的底部和被刻蚀的所述硬掩模的上部上具有比在所述沟槽的内侧壁上大的厚度；
以所述沟槽的上部宽度大于所述沟槽的底部宽度的方式使所述第一绝缘层凹陷以在所述沟槽的内侧壁上具有一定的斜度；
去除被刻蚀的所述硬掩模；以及
在所述第一绝缘层上形成第二绝缘层并且填入所述沟槽。
2.根据权利要求1所述的方法，其中形成所述保护层包括引入与所述第一绝缘层的材料不同的材料。
3.根据权利要求1所述的方法，其中形成所述保护层包括引入基于氮化物的材料。
4.根据权利要求1所述的方法，其中所述使所述第一绝缘层凹陷包括使所述第一绝缘层凹陷以暴露所述保护层的侧壁的一部分。
5.根据权利要求1所述的方法，其中所述形成第二绝缘层包括：
在所述第一绝缘层上形成所述第二绝缘层并且填入所述沟槽；以及
利用所述栅极导电层作为抛光停止层来执行抛光工艺以对所述第二绝缘层进行抛光。
6.根据权利要求5所述的方法，其中所述执行抛光工艺包括抛掉所述栅极导电层的一部分。
7.根据权利要求6所述的方法，其中所述形成栅极导电层包括将所述栅极导电层形成为一厚度，该厚度比期望的厚度大了将在所述抛光工艺中抛掉的厚度。
8.根据权利要求5所述的方法，还包括：在形成所述第二绝缘层之后对所述第二绝缘层执行退火工艺。
9.根据权利要求1所述的方法，其中所述形成第一和第二绝缘层包括引入相同的材料。
10.根据权利要求1所述的方法，其中所述形成第一和第二绝缘层包括引入基于氧化物的材料。
11.根据权利要求1所述的方法，其中所述形成第一和第二绝缘层包括引入高密度等离子体(HDP)层。
12.根据权利要求1所述的方法，其中形成所述硬掩模包括引入基于氮化物的材料。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060029029 | 2006-03-30 | ||
| KR1020060029029 | 2006-03-30 | ||
| KR1020060113828 | 2006-11-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101047151A CN101047151A (zh) | 2007-10-03 |
| CN100539081C true CN100539081C (zh) | 2009-09-09 |
Family
ID=38771570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100008588A Expired - Fee Related CN100539081C (zh) | 2006-03-30 | 2007-01-12 | 用于形成非易失性存储器件中的隔离结构的方法 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100772554B1 (zh) |
| CN (1) | CN100539081C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909798B1 (ko) * | 2007-11-01 | 2009-07-29 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
| KR100929641B1 (ko) * | 2008-02-20 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN103066008A (zh) * | 2012-12-26 | 2013-04-24 | 上海宏力半导体制造有限公司 | 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法 |
| TWI802829B (zh) * | 2020-12-09 | 2023-05-21 | 華邦電子股份有限公司 | 非揮發性記憶體裝置的製造方法 |
| CN113327886A (zh) * | 2021-05-28 | 2021-08-31 | 上海华力微电子有限公司 | 避免层间介质填充过程中形成缝隙的方法 |
| US11991876B2 (en) | 2021-07-07 | 2024-05-21 | Changxin Memory Technologies, Inc. | Method for forming a semiconductor structure having second isolation structures located between adjacent active areas |
| CN115666127A (zh) * | 2021-07-07 | 2023-01-31 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106411A (ja) * | 1993-10-05 | 1995-04-21 | Toshiba Corp | 半導体装置の製造方法 |
| KR100369236B1 (ko) * | 2000-09-16 | 2003-01-24 | 삼성전자 주식회사 | 바람직한 게이트 프로파일을 갖는 반도체 장치 및 그제조방법 |
| US6798038B2 (en) * | 2001-09-20 | 2004-09-28 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device with filling insulating film into trench |
| KR100821484B1 (ko) * | 2002-10-02 | 2008-04-10 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| KR100701692B1 (ko) * | 2005-04-15 | 2007-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
-
2006
- 2006-11-17 KR KR1020060113828A patent/KR100772554B1/ko not_active IP Right Cessation
-
2007
- 2007-01-12 CN CNB2007100008588A patent/CN100539081C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101047151A (zh) | 2007-10-03 |
| KR20070098444A (ko) | 2007-10-05 |
| KR100772554B1 (ko) | 2007-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101295678B (zh) | 制造快闪存储器件的方法 | |
| US20080003773A1 (en) | Method for forming isolation structure of semiconductor device | |
| CN100539081C (zh) | 用于形成非易失性存储器件中的隔离结构的方法 | |
| US20070232019A1 (en) | Method for forming isolation structure in nonvolatile memory device | |
| KR100766232B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100807112B1 (ko) | 플래쉬 메모리 및 그 제조 방법 | |
| US7785966B2 (en) | Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages | |
| US20080003744A1 (en) | Method of manufacturing nand flash memory device | |
| KR100875079B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100880341B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| KR100972671B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| US8012831B2 (en) | Method of forming isolation layer of flash memory device | |
| KR100869232B1 (ko) | 메모리 장치 및 그 제조 방법 | |
| KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| KR20080000785A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| KR100958632B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20100074668A (ko) | 반도체 소자의 소자 분리 구조 형성방법 | |
| KR20040002000A (ko) | 반도체 플래시 메모리 소자의 제조방법 | |
| KR20010064598A (ko) | 플래시 메모리 장치의 필드 절연막 형성 방법 | |
| KR100709468B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 | |
| KR100909798B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| JP4509653B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100799113B1 (ko) | 비휘발성 메모리 셀 제조방법 | |
| KR100695430B1 (ko) | 비휘발성 메모리 소자의 플로팅 게이트 형성방법 | |
| KR20100006944A (ko) | 소자 분리막 패턴의 형성 방법 및 이를 이용한 비휘발성메모리 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090909 Termination date: 20110112 |