CN113327886A - 避免层间介质填充过程中形成缝隙的方法 - Google Patents
避免层间介质填充过程中形成缝隙的方法 Download PDFInfo
- Publication number
- CN113327886A CN113327886A CN202110591245.6A CN202110591245A CN113327886A CN 113327886 A CN113327886 A CN 113327886A CN 202110591245 A CN202110591245 A CN 202110591245A CN 113327886 A CN113327886 A CN 113327886A
- Authority
- CN
- China
- Prior art keywords
- interlayer dielectric
- gate
- storage region
- structures
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000005429 filling process Methods 0.000 title claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 60
- 230000002093 peripheral effect Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000014759 maintenance of location Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 8
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 2
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种避免层间介质填充过程中形成缝隙的方法，包括：提供一包括存储区和外围区的衬底，在所述存储区形成至少两个栅极结构；形成侧墙于所述存储区的栅极结构的侧壁上；形成第一层间介质于所述衬底上，所述第一层间介质填充进所述存储区的栅极结构之间，其中，所述存储区的栅极结构之间填充的所述第一层间介质中存在缝隙；蚀刻去除部分所述第一层间介质，仅保留所述存储区的所述栅极结构之间的下部的所述第一层间介质；形成第二层间介质于所述衬底上，所述第二层间介质填充进所述存储区的所述栅极结构之间。本发明的技术方案使得在空气间隙形成工艺的过程中不会有介质材料残留，以避免介质材料残留对最终器件对应位置的电容耦合干扰。
Description
技术领域
本发明涉及半导体制造工艺领域，特别涉及一种避免层间介质填充过程中形成缝隙的方法。
背景技术
NAND flash是一种flash存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。NAND flash具有容量较大，改写速度快等优点，适用于大量数据的存储。
随着器件尺寸的缩小，NAND flash器件的栅间间距的尺寸也在缩小，浮栅型存储器会出现严重的单元间电容耦合干扰，从而影响单元阈值电压的大小、存储阵列的编程和读取速度，为解决这一技术问题，在浮栅极和浮栅极之间引入介电常数最低的物质—空气，即在浮栅极与浮栅极之间形成一空气间隙来降低器件字线浮栅极之间的电容耦合干扰。
在空气间隙的形成工艺中，受到栅极与栅极之间的距离和形貌的影响，栅间介质填充后容易存在一定的缝隙，这个缝隙在后续刻蚀过程中，很容易暴露出来，并且填充进二氧化硅材料，后续的氮化硅回刻工艺中，为了保证对栅极中控制栅极的保护，会采用对二氧化硅选择比很高的条件，这样就导致有二氧化硅的位置不易被刻蚀，缝隙中填充的二氧化硅不会被刻蚀掉，最终氮化硅去除时，开始存在缝隙的位置就会形成残留物，残留物的存在会带来最终器件对应位置的电容耦合干扰。
因此，如何改善NAND flash空气间隙中介质材料残留，以避免介质残留物对最终器件对应位置的电容耦合干扰是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种避免层间介质填充过程中形成缝隙的方法，使得在后续的空气间隙形成工艺的过程中不会有介质材料残留，以避免介质材料残留对最终器件对应位置的电容耦合干扰。
为实现上述目的，本发明提供了一种避免层间介质填充过程中形成缝隙的方法，包括：
S1：提供一包括存储区和外围区的衬底，在所述存储区形成至少两个栅极结构，在所述外围区形成至少一个栅极结构；
S2：形成侧墙于所述存储区的栅极结构的侧壁上以及所述外围区的栅极结构的侧壁上；
S3：形成第一层间介质于所述衬底上，所述第一层间介质填充进所述存储区的栅极结构之间，且所述第一层间介质覆盖所述存储区的所述栅极结构和所述侧墙，所述第一层间介质包裹所述外围区的所述栅极结构和所述侧墙，其中，所述存储区的栅极结构之间填充的所述第一层间介质中存在缝隙；
S4：蚀刻去除部分所述第一层间介质，仅保留所述存储区的所述栅极结构之间的下部的所述第一层间介质；
S5：形成第二层间介质于所述衬底上，所述第二层间介质填充进所述存储区的所述栅极结构之间并覆盖所述栅极结构和所述侧墙，同时所述第二层间介质包裹所述外围区的所述栅极结构和所述侧墙。
可选的，所述S4还包括去除所述存储区上的所述栅极结构侧壁上的部分厚度，以使得相邻的所述栅极结构之间的顶部间距增大。
可选的，形成的所述存储区的所述栅极结构的宽度呈由顶部往下一部分距离处逐渐增大，即所述栅极结构的顶部呈梯形。
可选的，所述S4中所述存储区的栅极结构之间的层间介质保留高度为所述栅极结构高度的1/3～2/3。
可选的，所述S4中，所述外围区的栅极结构周围的第一层间介质被完全蚀刻掉。
可选的，所述S4中蚀刻采用的方法为干法刻蚀。
可选的，所述S4中蚀刻采用的方法为湿法刻蚀。
可选的，所述S1中的所述栅极结构自下而上包括浮栅层、栅间介质层、控制栅层。
可选的，所述S2中所述侧墙的材料为氮化硅。。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的避免层间介质填充过程中形成缝隙的方法，通过在沉积第一层间介质后，将所述第一层间介质刻蚀掉一部分，使得所述第一层间介质在沉积过程中形成的缝隙被打开，再沉积第二层间介质，使得最终形成的层间介质没有缝隙，避免了后续工艺中二氧化硅填充进入缝隙，从而避免了介质材料残留的产生，避免了介质材料残留对最终器件对应位置的电容耦合干扰，提升了器件可靠性。
附图说明
图1是本发明一实施例的避免层间介质填充过程中形成缝隙的方法的流程图；
图2～5是本发明一实施例的避免层间介质填充过程中形成缝隙的方法的器件示意图。
其中，附图1～5的附图标记说明如下：
01-侧墙；02-栅极结构；03-缝隙；04-第一层间介质；05-第二层间介质。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图1～5对本发明提出的避免层间介质填充过程中形成缝隙的方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种避免层间介质填充过程中形成缝隙的方法，参阅图1，图1是本发明一实施例的避免层间介质填充过程中形成缝隙的方法的流程图，所述避免层间介质填充过程中形成缝隙的方法包括：
S1：提供一包括存储区和外围区的衬底，在所述存储区形成至少两个栅极结构，在所述外围区形成至少一个栅极结构；
S2：形成侧墙于所述存储区的栅极结构的侧壁上以及所述外围区的栅极结构的侧壁上；
S3：形成第一层间介质于所述衬底上，所述第一层间介质填充进所述存储区的栅极结构之间，且所述第一层间介质覆盖所述存储区的所述栅极结构和所述侧墙，所述第一层间介质包裹所述外围区的所述栅极结构和所述侧墙，其中，所述存储区的栅极结构之间填充的所述第一层间介质中存在缝隙；
S4：蚀刻去除部分所述第一层间介质，仅保留所述存储区的所述栅极结构之间的下部的所述第一层间介质；
S5：形成第二层间介质于所述衬底上，所述第二层间介质填充进所述存储区的所述栅极结构之间并覆盖所述栅极结构和所述侧墙，同时所述第二层间介质包裹所述外围区的所述栅极结构和所述侧墙。
下面参阅图2～5更为详细地介绍本实施例提供的避免层间介质填充过程中形成缝隙的方法，图2到图5是图1所示的避免层间介质填充过程中形成缝隙的方法中的器件示意图。
首先，按照步骤S1，提供一包括存储区和外围区的衬底，在所述存储区形成至少两个栅极结构，在所述外围区上形成有至少一个栅极结构，其中，所述存储区上通常有多个所述栅极结构以对应于最终形成的存储阵列，且所述存储区及所述外围区上的所述栅极结构均包括自下而上形成的浮栅层、栅间介质层、控制栅层，其中，所述栅间介质层为氧化物-氮化物-氧化物的结构，所述浮栅层及所述控制栅极的材料为多晶硅；所述栅极结构还包括顶部的氮化物与氧化物。
然后，按照步骤S2，形成侧墙于所述栅极结构的侧壁上，所述侧墙的材料为氮化硅，所述侧墙的存在使得紧邻的两个所述栅极之间的深宽比升高，使得后续的层间介质的填充更加困难；
然后，按照步骤S3，如图2所示，图2为本发明一实施例的避免层间介质填充过程中形成缝隙的方法中存储区的器件示意图，形成第一层间介质04于所述衬底上，所述第一层间介质04覆盖所述栅极结构02和所述侧墙01，理想状态下，所述存储区中所述第一层间介质04填充进所述栅极结构02之间的间隙，且在所述栅极结构02的上方形成一定厚度的第一层间介质04；所述外围区中，所述第一层间介质包裹覆盖住所述栅极结构；实际操作中，由于S2中所述两个栅极结构02之间的深宽比过高，因此所述第一层间介质04填充后，在所述栅极结构02之间的位置中的所述第一层间介质04中会存在缝隙03；
然后，按照步骤S4，参阅图3，图3为本发明一实施例的避免层间介质填充过程中形成缝隙的方法中存储区的器件示意图，蚀刻去除部分所述第一层间介质04，保留所述存储区的栅极结构02之间的下部的第一层间介质04，具体地，利用干法刻蚀或者湿法刻蚀的方法，去除所述存储区中所述栅极结构02上方的第一层间介质04，继续蚀刻去除所述栅极结构02之间的一部分第一层间介质04，保留的所述第一层间介质04的高度约为所述栅极结构02高度的一半，同时，去除所述外围区中包裹所述栅极结构的层间介质层；
还可以通过一定量的过刻蚀，修饰所述存储区中所述栅极结构02的顶部形貌，参阅图4，去除所述存储区的所述栅极结构02侧壁的部分厚度，以使得相邻的所述栅极结构02之间的顶部间距增大，形成的所述存储区的所述栅极结构02的宽度呈由顶部往下一部分距离处逐渐增大，即所述栅极结构02的顶部呈梯形，进而降低后续的层间介质填充的困难，同时，所述外围区的所述栅极结构的顶部也被刻蚀为梯形；其中，湿法刻蚀采用各向异性湿法刻蚀，以保护所述栅极结构侧壁上的侧墙，使之不会被刻蚀掉；所述湿法刻蚀方法相比于所述干法刻蚀方法，所述湿法刻蚀去除所述外围区的层间介质层更为彻底，为后续工艺打下良好的基础。
最后，按照步骤S5，参阅图5，形成第二层间介质05于所述衬底上，所述第二层间介质05覆盖所述栅极结构02和所述侧墙01，具体地，在所述存储区中，所述第二层间介质05填充进所述栅极结构02之间剩余的空间，且在所述栅极结构02的上方形成第二层间介质05，需要注意的是，所述第一层间介质04与所述第二层间介质05可以为同一种材料。同时，在所述外围区中，所述第二层间介质包裹所述栅极结构，且所述存储区与所述外围区的最终高度相同。
从上述S1～S5中可知，S4步骤中将S3步骤中形成的缝隙打开了或去除了，同时，S5步骤中将S4步骤中打开的缝隙用第二层间介质再度填充，形成所述第二层间介质的步骤，相当于降低了层间介质填充过程中所述栅极结构之间间隙的深宽比，使得所述层间介质的填充更加容易，不易形成缝隙，而且，步骤S4中的过刻蚀使得所述栅极结构顶部之间的间距增大，进一步使得所述层间介质的填充更加容易，不易形成缝隙。
综上所述，本发明提供的避免层间层间介质填充中形成缝隙的方法，包括：提供一包括存储区和外围区的衬底，在所述存储区形成至少两个栅极结构，在所述外围区形成至少一个栅极结构；形成侧墙于所述存储区的栅极结构的侧壁上以及所述外围区的栅极结构的侧壁上；形成第一层间介质于所述衬底上，所述第一层间介质填充进所述存储区的栅极结构之间，且所述第一层间介质覆盖所述存储区的所述栅极结构和所述侧墙，所述第一层间介质包裹所述外围区的所述栅极结构和所述侧墙，其中，所述存储区的栅极结构之间填充的所述第一层间介质中存在缝隙；蚀刻去除部分所述第一层间介质，仅保留所述存储区的所述栅极结构之间的下部的所述第一层间介质；形成第二层间介质于所述衬底上，所述第二层间介质填充进所述存储区的所述栅极结构之间并覆盖所述栅极结构和所述侧墙，同时所述第二层间介质包裹所述外围区的所述栅极结构和所述侧墙。通过本发明的技术方案，使得在空气间隙形成工艺的过程中不会有介质材料残留，以避免介质材料残留对最终器件对应位置的电容耦合干扰。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种避免层间介质填充过程中形成缝隙的方法，其特征在于，包括：
S1：提供一包括存储区和外围区的衬底，在所述存储区形成至少两个栅极结构，在所述外围区形成至少一个栅极结构；
S2：形成侧墙于所述存储区的栅极结构的侧壁上以及所述外围区的栅极结构的侧壁上；
S3：形成第一层间介质于所述衬底上，所述第一层间介质填充进所述存储区的栅极结构之间，且所述第一层间介质覆盖所述存储区的所述栅极结构和所述侧墙，所述第一层间介质包裹所述外围区的所述栅极结构和所述侧墙，其中，所述存储区的栅极结构之间填充的所述第一层间介质中存在缝隙；
S4：蚀刻去除部分所述第一层间介质，仅保留所述存储区的所述栅极结构之间的下部的所述第一层间介质；
S5：形成第二层间介质于所述衬底上，所述第二层间介质填充进所述存储区的所述栅极结构之间并覆盖所述栅极结构和所述侧墙，同时所述第二层间介质包裹所述外围区的所述栅极结构和所述侧墙。
2.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法，其特征在于，所述S4还包括去除所述存储区上的所述栅极结构侧壁上的部分厚度，以使得相邻的所述栅极结构之间的顶部间距增大。
3.如权利要求2所述的避免层间介质填充过程中形成缝隙的方法，其特征在于，形成的所述存储区的所述栅极结构的宽度呈由顶部往下一部分距离处逐渐增大，即所述栅极结构的顶部呈梯形。
4.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法，其特征在于，所述S4中所述存储区的栅极结构之间的层间介质保留高度为所述栅极结构高度的1/3～2/3。
5.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法，其特征在于，所述S4中，所述外围区的栅极结构周围的所述第一层间介质被完全蚀刻掉。
6.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法，其特征在于，所述S4中蚀刻采用的方法为干法刻蚀。
7.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法，其特征在于，所述S4中蚀刻采用的方法为湿法刻蚀。
8.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法，其特征在于，所述S1中的所述栅极结构自下而上包括浮栅层、栅间介质层、控制栅层。
9.如权利要求所述的避免层间介质填充过程中形成缝隙的方法，其特征在于，所述S2中所述侧墙的材料为氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110591245.6A CN113327886A (zh) | 2021-05-28 | 2021-05-28 | 避免层间介质填充过程中形成缝隙的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110591245.6A CN113327886A (zh) | 2021-05-28 | 2021-05-28 | 避免层间介质填充过程中形成缝隙的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113327886A true CN113327886A (zh) | 2021-08-31 |
Family
ID=77421959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110591245.6A Pending CN113327886A (zh) | 2021-05-28 | 2021-05-28 | 避免层间介质填充过程中形成缝隙的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113327886A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010046777A1 (en) * | 1998-07-31 | 2001-11-29 | Ju-Wan Kim | Method for forming a dielectric layer |
| KR20050002052A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치 갭필 방법 |
| US20050148171A1 (en) * | 2002-06-11 | 2005-07-07 | Dietmar Temmler | Method for filling trench and relief geometries in semiconductor structures |
| KR20070098444A (ko) * | 2006-03-30 | 2007-10-05 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 소자 분리막 형성방법 |
| CN108389831A (zh) * | 2018-02-02 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 层间介质层的填充方法 |
| CN109461734A (zh) * | 2018-10-19 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法以及存储器的制造方法 |
| CN110190058A (zh) * | 2019-05-27 | 2019-08-30 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
-
2021
- 2021-05-28 CN CN202110591245.6A patent/CN113327886A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010046777A1 (en) * | 1998-07-31 | 2001-11-29 | Ju-Wan Kim | Method for forming a dielectric layer |
| US20050148171A1 (en) * | 2002-06-11 | 2005-07-07 | Dietmar Temmler | Method for filling trench and relief geometries in semiconductor structures |
| KR20050002052A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치 갭필 방법 |
| KR20070098444A (ko) * | 2006-03-30 | 2007-10-05 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 소자 분리막 형성방법 |
| CN108389831A (zh) * | 2018-02-02 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 层间介质层的填充方法 |
| CN109461734A (zh) * | 2018-10-19 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法以及存储器的制造方法 |
| CN110190058A (zh) * | 2019-05-27 | 2019-08-30 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9412665B2 (en) | Semiconductor device and method of fabricating the same | |
| CN103383943A (zh) | 半导体器件及其制造方法 | |
| CN109742076B (zh) | 快闪存储器及其形成方法 | |
| TW202008510A (zh) | 分柵式非揮發性記憶體及其製備方法 | |
| KR100885891B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| US8324054B2 (en) | Semiconductor device and method for forming the same | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| JP5237554B2 (ja) | 半導体装置の製造方法 | |
| KR20080001266A (ko) | 플래시 메모리 소자의 제조방법 | |
| CN111524810A (zh) | 闪存器件的制造方法及闪存器件 | |
| KR100590220B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| CN113327886A (zh) | 避免层间介质填充过程中形成缝隙的方法 | |
| US7535050B2 (en) | Memory structure with high coupling ratio | |
| CN100499080C (zh) | 闪存器件分离栅极的制造方法 | |
| US6576514B2 (en) | Method of forming a three-dimensional polysilicon layer on a semiconductor wafer | |
| US20080164511A1 (en) | Semiconductor device | |
| CN102738220B (zh) | Ono结构及其制造方法 | |
| KR101104515B1 (ko) | 불휘발성 메모리 소자의 패턴 및 그 형성방법 | |
| TWI517365B (zh) | 記憶體元件及其製造方法 | |
| CN100449736C (zh) | 存储器件分离栅极的制造方法 | |
| KR20090092927A (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| CN105826270B (zh) | 闪存的形成方法 | |
| CN113161361B (zh) | 或非型闪存器件及其制造方法 | |
| CN113013170B (zh) | 或非型闪存器件及其制造方法 | |
| CN117219570A (zh) | 有源区空气间隙的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |