CN113161361B - 或非型闪存器件及其制造方法 - Google Patents
或非型闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN113161361B CN113161361B CN202110209103.9A CN202110209103A CN113161361B CN 113161361 B CN113161361 B CN 113161361B CN 202110209103 A CN202110209103 A CN 202110209103A CN 113161361 B CN113161361 B CN 113161361B
- Authority
- CN
- China
- Prior art keywords
- peripheral device
- region
- side wall
- layer
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims abstract description 131
- 150000004767 nitrides Chemical class 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000003860 storage Methods 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 238000000206 photolithography Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 120
- 239000011229 interlayer Substances 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000002253 acid Substances 0.000 abstract description 3
- 238000005406 washing Methods 0.000 abstract description 3
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005554 pickling Methods 0.000 description 3
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Abstract
本发明提供了一种或非型闪存器件及其制造方法，所述或非型闪存器件的制造方法包括：提供一具有外围器件区和存储单元区的晶圆片，在外围器件区沉积一氮化硅层；在所述外围器件区和所述存储单元区形成栅极；形成第一侧墙于所述栅极的侧壁上；进行轻浅掺杂离子注入；形成由氧化物组成的第二侧墙于所述第一侧墙的外围；进行源漏极离子注入；通过酸洗和蚀刻去除所述栅极顶部的氧化物与氮化物；以及，在所述晶圆片上形成金属硅化物。本发明的技术方案降低了存储单元区的深宽比，有利于后续对层间介质的填充，增大了所述外围器件区的侧墙厚度，保证了足够的击穿电压，提高了产品均匀性，提高了或非型闪存器件的可靠性。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种或非型闪存器件及其制造方法。
背景技术
或非(NOR)型闪存(Flash)器件是基于Intel公司提出的ETOX结构发展而来的，是一种非易失性存储器，即芯片断电后仍能保存存储器件的内部信息。或非型闪存器件作为一种非易失性存储器具有高密度、低价格和电可编程、擦除的特点，被广泛应用到便携式电子产品中，如手机、数码相机、智能卡等。
在或非型闪存器件的工艺技术中，随着非易失性闪存技术对应的节点缩小，或非型闪存器件上存储单元区的深宽比(AR aspectratio)也在不断变大，65nm的或非型闪存器件上存储单元区的深宽比小于1.2，55nm以及50nm的或非型闪存器件上存储单元区的深宽比已经大于1.4，参阅图1，图1是55nm技术节点下或非型闪存器件上存储单元区的结构示意图，从图1中可以看出，存储单元区包括多个栅极01，其中存在两个栅极01之间的深宽比大于1.4，高的深宽比对栅极01间的层间介质的填充造成了很大的困难。同时，随着非易失性闪存技术对应的节点缩小，或非型闪存器件上的外围器件区的侧墙太薄，参阅图2，图2是现有的或非型闪存器件上外围器件区的结构示意图，从图2中可以看出，外围器件区包括一个栅极，外围器件区的侧墙02太薄在高压操作时会发生击穿或产生热载流子效应(HCI hotcarrierinjection)等威胁或非型闪存器件可靠性的风险。
或非型闪存器件中存储单元区与外围器件区的结构由具体的工艺决定，参阅图3a～3i，图3a～3i是现有工艺中各个工艺阶段中存储单元区与外围器件区的结构示意图，从图3a～3i中可以看出，现有的或非型闪存器件器件的制造方法一般包括如下步骤：
S1：提供一包括存储单元区和外围器件区的晶圆片，所述存储单元区和所述外围器件区自下而上依次包括硅衬底11、氧化物层12、浮栅层13、栅间介质层14，去除所述外围器件区上的栅间介质层14和浮栅层13，在所述晶圆片上沉积一多晶硅层15，参阅图3a；
S2：将所述存储单元区的多晶硅层15减薄，参阅图3b；
S3：在所述晶圆片上形成所述存储单元区的栅极21和所述外围器件区的栅极22，参阅图3c；
S4：对所述晶圆片进行第一次侧墙沉积与第一次侧墙蚀刻，以使所述存储单元区的栅极的侧壁外围形成第一侧墙23以及所述外围器件区的栅极的侧壁外围形成第一侧墙24，所述存储单元区的第一侧墙23和所述外围器件区的第一侧墙24均为氧化物层16-氮化物层17-氧化物层18的结构,参阅图3d；
S5：对所述存储单元区的所述栅极21之间硅衬底11以及所述外围器件区的所述栅极22两边的硅衬底11进行轻浅掺杂离子注入，参阅图3e；
S6：对所述晶圆片进行第二次侧墙沉积与第二次侧墙蚀刻，以使所述存储单元区的所述第一侧墙23外围以及所述外围器件区的所述第一侧墙24外围形成由氮化物层组成的第二侧墙25，参阅图3f；
S7：对所述外围器件区的栅极22两边的硅衬底11进行源漏极离子注入，参阅图3g；
S8：对所述晶圆片进行酸洗，去除所述第二侧墙25，参阅图3h；
S9：在所述存储单元区的栅极21的顶部和所述外围器件区的栅极22的顶部以及硅衬底11被注入离子的部分形成金属硅化物27，参阅图3i。
当所述或非型闪存器件的技术节点小于55nm的时候，上述步骤S1～S9中，步骤S8中的酸洗会对步骤S4中形成的第一侧墙的底部造成侵蚀，即第一侧墙底部的氮化物损失，使得在步骤S9中形成的所述金属硅化物的可能伸入到所述第一侧墙被侵蚀的部位，造成均匀性变差，有潜在漏电和干扰失效的风险；且完成上述步骤后，所述存储单元区的栅极间的层间介质的填充会由于所述存储单元区的深宽比过高而变得困难。
因此，如何对现有的或非型闪存器件的制造工艺进行改善，以使得在技术节点变小的同时，避免存储单元区的深宽比过高对后续层间介质填充造成困难，增大所述外围器件区的侧墙厚度以保证足够的击穿电压，以及提高产品均匀性，进而提高或非型闪存器件的可靠性是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种或非型闪存器件及其制作方法，使得在技术节点变小的同时，避免存储单元区的深宽比过高对后续层间介质填充造成困难，增大所述外围器件区的侧墙厚度以保证足够的击穿电压，以及提高产品均匀性，进而提高或非型闪存器件的可靠性。
为实现上述目的，本发明提供了一种或非型闪存器件的制造方法，包括：
S1：提供一包括存储单元区和外围器件区的晶圆片，去除外围器件区上的栅间介质层和浮栅层，在所述晶圆片上沉积一多晶硅层，然后再在多晶硅层上沉积一氮化物层；
S2：蚀刻去除存储单元区的氮化物层和一定厚度的多晶硅层；
S3：在所述晶圆片上形成所述存储单元区的栅极和所述外围器件区的栅极；
S4：对所述晶圆片进行第一次侧墙沉积与第一次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的侧壁上形成第一侧墙，所述第一侧墙为氧化物层-氮化物层-氧化物层的结构；
S5：对所述存储单元区的所述栅极之间的硅衬底以及所述外围器件区的所述栅极的两边的硅衬底进行轻浅掺杂离子注入；
S6：对所述晶圆片进行第二次侧墙沉积与第二次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的所述第一侧墙外围形成由氧化物层组成的第二侧墙；
S7：去除所述外围器件区的栅极顶部的氮化物层以及第一侧墙中的一部分氮化物层，去除所述存储单元区的第一侧墙中的一部分氮化物层；
S8：蚀刻去除所述存储单元区的栅极外围的一部分氧化物层，以及所述外围器件区的栅极外围的一部分氧化物层；
S9：对所述外围器件区的栅极两边的硅衬底进行源漏极离子注入；
S10：在所述存储单元区的栅极的顶部和所述外围器件区的栅极的顶部以及硅衬底中被注入离子的部分形成金属硅化物层。
可选的，所述栅间介质层为氧化物-氮化物-氧化物结构。
可选的，所述S1中，采用蚀刻去除所述外围器件区上的栅间介质层和浮栅层。
可选的，所述S3中具体包括：通过光刻定义出所述存储单元区的栅极图形，通过蚀刻产生所述存储单元区的所述栅极；通过光刻定义出所述外围器件区的栅极图形，通过蚀刻产生所述外围器件区的所述栅极。
可选的，所述S8中，所述存储单元区的所述栅极和所述外围器件区的所述栅极的外围的氧化物层被蚀刻至与所述栅极外围的氮化物层同一高度。
可选的，所述源漏极离子注入与所述轻浅掺杂离子注入相比，源漏极离子注入进所述硅衬底的剂量更大、深度更深。
可选的，所述的氧化物为氧化硅，所述的氮化物为氮化硅。
本发明还提供了一种或非型闪存器件，采用本发明提供的所述或非型闪存器件的制造方法形成。
可选的，所述或非型闪存器件包括存储单元区和外围器件区，所述存储单元区和所述外围器件区设置于一硅衬底上；
所述存储单元区包括栅极，部分所述存储单元区的所述栅极之间的硅衬底上设置有有源区，所述存储单元区的所述栅极的顶部和所述有源区覆盖有一层金属硅化物，所述存储单元区的所述栅极的侧壁上设置有侧墙；
所述外围器件区包括栅极，所述外围器件区的所述栅极的两边分别设置有源极和漏极，所述外围器件区的所述栅极的顶部和所述源极以及所述漏极覆盖设置有一层金属硅化物，所述外围器件区的所述栅极的侧壁上设置有侧墙
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的或非型闪存器件的制造方法，通过在多晶硅上沉积一氮化物层，并采用氧化物作为第二次侧墙沉积的材料，使得外围器件区的栅极的侧墙厚度得到提高，且使得存储单元区的深宽比得到降低，同时由氧化物组成的第二侧墙保护了第一侧墙底部的氮化物，提高了产品的均匀性，进而使得或非型闪存器件的可靠性得到提高。
2、本发明的或非型闪存器件，由于采用本发明提供的所述或非型闪存器件的制造方法，使得外围器件区的栅极的侧墙厚度得到提高，且使得存储单元区的深宽比得到降低，同时由氧化物组成的第二侧墙保护了第一侧墙底部的氮化物，提高了产品的均匀性，进而使得或非型闪存器件的可靠性得到提高。
附图说明
图1是现有的或非型闪存器件中存储单元区的结构示意图；
图2是现有的或非型闪存器件中外围器件区的结构示意图；
图3a～3i是现有的或非型闪存器件的制造方法中的器件示意图；
图4是本发明一实施例的或非型闪存器件制造方法的流程图；
图5a～5k是本发明一实施例的或非型闪存器件制造方法中的器件示意图；
图6是本发明一实施例的或非型闪存器件的结构示意图。
其中，附图的附图标记说明如下：
01-栅极；02，03，04-侧墙；10-氮化物；11，31-硅衬底；12，32-氧化物层；13，33-浮栅层；14，34-栅间介质层；15，35-多晶硅层；16，36-氧化物层；17，37-氮化物层；18，38-氧化物层；19-氧化物层；21，41-存储单元区的栅极；22，42-外围器件区的栅极；23，43-第一侧墙；24，44-第一侧墙；25，45-第二侧墙；27，47-金属硅化物层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图4～6对本发明提出的或非型闪存器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种或非型闪存器件的制造方法，参阅图4，图4是本发明一实施例的或非型闪存器件制造方法的流程图，所述或非型闪存器件的制造方法包括：
S1：提供一包括存储单元区和外围器件区的晶圆片，去除外围器件区上的栅间介质层和浮栅层，在所述晶圆片上沉积一多晶硅层，然后再在多晶硅层上沉积一氮化物层；
S2：蚀刻去除存储单元区的氮化物层和一定厚度的多晶硅层；
S3：在所述晶圆片上形成所述存储单元区的栅极和所述外围器件区的栅极；
S4：对所述晶圆片进行第一次侧墙沉积与第一次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的侧壁上形成第一侧墙，所述第一侧墙为氧化物层-氮化物层-氧化物层的结构；
S5：对所述存储单元区的所述栅极之间的硅衬底以及所述外围器件区的所述栅极的两边的硅衬底进行轻浅掺杂离子注入；
S6：对所述晶圆片进行第二次侧墙沉积与第二次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的所述第一侧墙外围形成由氧化物层组成的第二侧墙；
S7：去除所述外围器件区的栅极顶部的氮化物层以及第一侧墙中的一部分氮化物层，去除所述存储单元区的第一侧墙中的一部分氮化物层；
S8：蚀刻去除所述存储单元区的栅极外围的一部分氧化物层，以及所述外围器件区的栅极外围的一部分氧化物层；
S9：对所述外围器件区的栅极两边的硅衬底进行源漏极离子注入；
S10：在所述存储单元区的栅极的顶部和所述外围器件区的栅极的顶部以及硅衬底中被注入离子的部分形成金属硅化物层。
下面参阅图5a～5j更为详细地介绍本实施例提供的闪存器件的制造方法，图5a～5j是图4所示的或非型闪存器件的制造方法中的器件示意图。
首先，按照步骤S1，提供一包括存储单元区和外围器件区的晶圆片，所述存储单元区和所述外围器件区自下而上依次包括硅衬底层31、氧化层32、浮栅层33和栅间介质层34，所述栅间介质层34为氧化物-氮化物-氧化物的结构，通过光刻打开外围器件区并去除外围器件区上的栅间介质层34和浮栅层33，在所述晶圆片上沉积一多晶硅层35，然后再沉积一氮化物层10，参阅图5a；
然后，按照步骤S2，通过光刻打开存储单元区，通过蚀刻去除存储单元区的氮化物层10和一定厚度的多晶硅层35，参阅图5b；
按照步骤S3，在所述晶圆片上形成所述存储单元区的栅极41和所述外围器件区的栅极42，具体地，通过光刻定义出所述存储单元区的栅极的图形，通过蚀刻产生所述存储单元区的栅极41，再通过光刻定义出所述外围器件区的栅极图形，通过蚀刻产生所述外围器件区的栅极42，参阅图5c；
然后，按照步骤S4，先对所述晶圆片进行第一次侧墙沉积，参阅图5d，所述晶圆片上形成氧化物层36-氮化物层37-氧化物层38的结构，所述存储单元区的所述栅极41和所述外围器件区的所述栅极42被所述氧化物层36-氮化物层37-氧化物层38的结构包裹，所述栅极之间裸露的硅衬底覆盖一层氧化物层36-氮化物层37-氧化物层38结构；
按照步骤S4，再对所述晶圆片进行第一次侧墙蚀刻，参阅图5e，所述存储单元区的所述栅极41的顶部和所述外围器件区的所述栅极42的顶部的氧化物层36-氮化物层37-氧化物层38结构被蚀刻掉，所述栅极之间的硅衬底上的氧化物层36-氮化物层37-氧化物层38结构被蚀刻掉，所述存储单元区的栅极41外围形成第一侧墙43以及所述外围器件区的栅极42的外围形成第一侧墙44，即所述第一侧墙44由氧化物层36-氮化物层37-氧化物层38构成，由于所述外围器件区的栅极42顶部具有氮化物10，与现有技术相比，参阅图3d，在第一次侧墙蚀刻之后，本实施例的所述外围器件区的栅极42的高度更高，所以所述外围器件区的栅极42的外围会形成更宽的第一侧墙44；
然后，按照步骤S5，通过光刻分别打开存储单元区和外围器件区，对所述栅极之间的裸露的硅衬底进行轻浅掺杂离子注入，即所述硅衬底31被所述栅极和所述第一侧墙阻挡的部分未被注入离子，参阅图5f；
然后，按照步骤S6，先对所述晶圆片进行第二次侧墙沉积，参阅图5g,所述第二次侧墙沉积的材料为氧化物，所述存储单元区上的栅极41和所述外围器件区的栅极42被所述氧化物层19包裹，所述栅极之间裸露的硅衬底31覆盖一层氧化物；
按照步骤S6，再对所述晶圆片进行第二次侧墙蚀刻，所述存储单元区的栅极41顶部和所述外围器件区的栅极42顶部的氧化物层19被蚀刻掉，所述栅极之间的硅衬底31上的氧化物层19被蚀刻掉，所述存储单元区的所述栅极41和所述外围器件区的所述栅极42侧壁上的所述第一侧墙外围形成由氧化物层19组成的第二侧墙45，由于所述外围器件区的顶部具有氮化物10，与现有技术相比，参阅图3g，在第二次侧墙蚀刻之后，本实施例的所述外围器件区的栅极42的高度更高，所示所述外围器件区的栅极42的第一侧墙44外会形成更宽的第二侧墙45，参阅图5h，所述外围器件区的侧墙厚度增加，提高了器件在高压操作时的可靠性；
然后，按照步骤S7，对所述晶圆片进行酸洗，将所述外围器件区的栅极42顶部的氮化硅10去除，将所述外围器件区的所述第一侧墙44中的氮化物层37去除一部分直至与栅极42的高度相同，同时将所述存储单元区的栅极41外围的第一侧墙43中的氮化物层37去除一部分，参阅图5i，同时，与现有技术相比，参阅图3h，由于本实施例第二次侧墙沉积采用材料是氧化物，因此在酸洗的过程中，在所述存储单元区和所述外围器件区中，所述第二侧墙45的氧化物层19保护了所述第一侧墙44中的氮化物层37，没有造成所述第一侧墙底部的氮化物损失，保持了器件的均匀性，从而提高了器件的可靠性；
然后，按照步骤S8，进行一次氧化物蚀刻，去除所述存储单元区的栅极41的侧墙上部的一部分氧化物层36以及氧化物层38直至所述氧化物层36以及氧化物层38的高度与所述栅极41外围第一侧墙43中的氮化物层37的高度相同，此时，由于氮化物层37的高度在步骤S7中降低了一部分，因此所述存储单元区的栅极41外围的侧墙高度将低于所述栅极41的高度，即在存储单元区中，所述栅极之间的深宽比将由于深度的降低而降低，有利于后续层间介质的填充；所述外围器件区的栅极42的侧墙上部的氧化物层36与氧化物层38也会被蚀刻与栅极42的高度相同；
然后，按照步骤S9，对所述外围器件区的栅极两边的硅衬底进行源漏极离子注入，参阅图5j；
最后，按照步骤S10，通过自对准硅化物工艺在栅极的顶部和所述栅极之间裸露的硅衬底上形成金属硅化物47，参阅图5k。
其中，所述氧化物可以为氧化硅，所述氮化物可以为氮化硅。
从上述步骤S1～S10中可知，本发明的技术方案在不增加光罩的情况下，通过在多晶硅沉积后又沉积一氮化物层，并在后续的步骤中去除所述存储器件区的栅极顶部的氮化物，保留所述外围器件区的栅极顶部的氮化物，使得所述外围器件区的栅极高度得到提高，进而使得所述外围器件区的栅极得到宽度更大的侧墙，避免了在高压操作时被击穿，同时避免了热载流子效应的产生，提高了器件的可靠性；本发明的技术方案还采用氧化物作为第二次侧墙沉积的材料，使得所述氧化物在后续的酸洗步骤中能够保护第一侧墙中的形成的氮化物，提高了均匀性，降低了潜在漏电和干扰失效的风险；另外，本发明的技术方案还使得所述存储单元区的深宽比得到降低，有利于后续层间介质的填充。
综上所述，本发明提供的或非型闪存器件的制造方法，包括：提供一包括存储单元区和外围器件区的晶圆片，去除外围器件区上的栅间介质层和浮栅层，对所述晶圆片进行多晶硅沉积，然后再在多晶硅层上沉积一氮化物层；去除存储单元区的氮化硅层和一定厚度的多晶硅层；在所述晶圆片上形成所述存储单元区的栅极和所述外围器件区的栅极；对所述晶圆片进行第一次侧墙沉积，在所述晶圆片上形成氧化物-氮化物-氧化物的结构；对所述晶圆片进行第一次侧墙蚀刻，在所述存储单元区的所述栅极和所述外围器件区的所述栅极的侧壁上形成第一侧墙；对所述存储单元区的所述栅极之间的硅衬底进行轻浅掺杂离子注入；对所述晶圆片进行第二次侧墙沉积，所述第二次侧墙沉积的材料为氧化物；对所述晶圆片进行第二次侧墙蚀刻，在所述存储单元区的所述栅极和所述外围器件区的所述栅极的所述第一侧墙外围形成由氧化物组成的第二侧墙；对所述晶圆片进行酸洗，去除所述外围器件区上栅极顶部的氮化物层以及一部分所述第一侧墙中的氮化物，去除所述存储单元区的所述第一侧墙中的一部分氮化物；蚀刻去除所述存储单元区的所述栅极的所述第一侧墙上部的一部分氧化硅，以及所述外围器件区的栅极上所述第一侧墙上部的一部分氧化物；对所述外围器件区栅极两边的硅衬底进行源漏极离子注入；以及，在栅极的顶部和所述栅极之间裸露的硅衬底上形成金属硅化物。通过本发明的技术方案，使得在技术节点变小的同时，降低了存储单元区的深宽比，有利于后续对层间介质的填充，增大了所述外围器件区的侧墙厚度，保证了足够的击穿电压，提高了产品均匀性，提高了或非型闪存器件的可靠性。
本发明一实施例提供一种或非型闪存器件，所述或非型闪存器件采用本发明的所述或非型闪存器件的制造方法形成，所述或非型闪存器件包括存储单元区和外围器件区，所述存储单元区和所述外围器件区设置于一硅衬底上，所述存储单元区包括栅极，部分所述存储单元区的所述栅极之间的硅衬底上设置有有源区，所述存储单元区的所述栅极的顶部和所述有源区覆盖有一层金属硅化物，所述存储单元区的所述栅极的侧壁上设置一侧墙；所述外围器件区包括栅极，所述外围器件区的所述栅极的两边分别设置有源极和漏极，所述外围器件区的所述栅极的顶部和所述源极以及所述漏极覆盖设置有一层金属硅化物，所述外围器件区的所述栅极的侧壁上设置有侧墙。
下面参阅图6详细描述本实施例提供的或非型闪存器件：
所述存储单元区的所述栅极自下而上依次包括氧化物、浮栅层、栅间介质层以及多晶硅层，所述存储单元区的侧墙03的高度低于所述存储单元区的所述栅极41的高度，所述存储单元区的侧墙03的结构为氧化物-氮化物-氧化物结构，且所述存储单元区的所述侧墙的底部氧化物将氮化物完全包裹，与现有技术相比，参阅图1，图1为现有或非型闪存器件的存储单元区的器件示意图，所述侧墙的高度与所述栅极21的高度是相同的，且所述侧墙的底部的氧化物未将氮化物完全包裹，本实施例的或非型闪存器件的存储区单元的深宽比更低，有利于后续层间介质的填充，且所述存储单元区的所述侧墙的底部氧化物将氮化物完全包裹，在酸洗工艺中，所述氮化物不会由于酸洗而损失，提高了产品的均匀性，避免了潜在漏电和干扰失效的风险。
所述外围器件区的所述栅极自下而上依次包括氧化物层以及多晶硅层，与现有技术相比，参阅图2，图2是现有的或非型闪存器件的外围器件区的器件示意图，所述侧墙02的宽度较本实施例的所述外围器件区的所述侧墙04的宽度要窄，更宽的所述侧墙04使得所述金属硅化物47之间的距离更远，使得所述外围器件区有更高的击穿电压，同时避免了热载流子效应等威胁所述外围器件区可靠性的问题。
综上所述，本发明提供的或非型闪存器件，包括存储单元区和外围器件区，所述存储单元区和所述外围器件区设置于一硅衬底上，所述存储单元区包括栅极，所述存储单元区的部分所述栅极之间的硅衬底上设置有有源区，所述存储单元区的所述栅极的顶部和所述有源区覆盖有一层金属硅化物，所述存储单元区的所述栅极的侧壁上设置一侧墙；所述外围器件区包括栅极，所述外围器件区的所述栅极的两边分别设置有源极和漏极，所述外围器件区的所述栅极的顶部和所述源极以及所述漏极覆盖设置有一层金属硅化物，所述外围器件区的所述栅极的侧壁上设置有侧墙。本发明提供的或非型闪存器件使得在技术节点变小的同时，降低了存储单元区的深宽比，有利于后续对层间介质的填充，增大了所述外围器件区的侧墙厚度，保证了足够的击穿电压，提高了产品均匀性，提高了或非型闪存器件的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种或非型闪存器件的制造方法，其特征在于，包括：
S1：提供一包括存储单元区和外围器件区的晶圆片，去除外围器件区上的栅间介质层和浮栅层，在所述晶圆片上沉积一多晶硅层，然后再在多晶硅层上沉积一氮化物层；
S2：蚀刻去除存储单元区的氮化物层和一定厚度的多晶硅层；
S3：在所述晶圆片上形成所述存储单元区的栅极和所述外围器件区的栅极；
S4：对所述晶圆片进行第一次侧墙沉积与第一次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的侧壁上形成第一侧墙，所述第一侧墙为氧化物层-氮化物层-氧化物层的结构；
S5：对所述存储单元区的所述栅极之间的硅衬底以及所述外围器件区的所述栅极的两边的硅衬底进行轻浅掺杂离子注入；
S6：对所述晶圆片进行第二次侧墙沉积与第二次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的所述第一侧墙外围形成由氧化物层组成的第二侧墙；
S7：去除所述外围器件区的栅极顶部的氮化物层以及第一侧墙中的一部分氮化物层，去除所述存储单元区的第一侧墙中的一部分氮化物层；
S8：蚀刻去除所述存储单元区的栅极外围的一部分氧化物层，以及所述外围器件区的栅极外围的一部分氧化物层；
S9：对所述外围器件区的栅极两边的硅衬底进行源漏极离子注入；
S10：在所述存储单元区的栅极的顶部和所述外围器件区的栅极的顶部以及硅衬底中被注入离子的部分形成金属硅化物层。
2.如权利要求1所述的或非型闪存器件制造方法，其特征在于，所述栅间介质层为氧化物-氮化物-氧化物结构。
3.如权利要求1所述的或非型闪存器件制造方法，其特征在于，所述S1中，采用蚀刻去除所述外围器件区上的栅间介质层和浮栅层。
4.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，所述S3中具体包括：通过光刻定义出所述存储单元区的栅极图形，通过蚀刻产生所述存储单元区的所述栅极；通过光刻定义出所述外围器件区的栅极图形，通过蚀刻产生所述外围器件区的所述栅极。
5.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，所述S8中，所述存储单元区的所述栅极和所述外围器件区的所述栅极的外围的氧化物层被蚀刻至与所述栅极外围的氮化物层同一高度。
6.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，所述源漏极离子注入与所述轻浅掺杂离子注入相比，源漏极离子注入进所述硅衬底的剂量更大、深度更深。
7.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，所述的氧化物为氧化硅，所述的氮化物为氮化硅。
8.一种或非型闪存器件，其特征在于，采取权利要求1～7中任一项所述的或非型闪存器件制造方法形成。
9.如权利要求8所述的或非型闪存器件，其特征在于，所述或非型闪存器件包括存储单元区和外围器件区，所述存储单元区和所述外围器件区设置于一硅衬底上；
所述存储单元区包括栅极，部分所述存储单元区的所述栅极之间的硅衬底上设置有有源区，所述存储单元区的所述栅极的顶部和所述有源区覆盖有一层金属硅化物，所述存储单元区的所述栅极的侧壁上设置有侧墙；
所述外围器件区包括栅极，所述外围器件区的所述栅极的两边分别设置有源极和漏极，所述外围器件区的所述栅极的顶部和所述源极以及所述漏极覆盖设置有一层金属硅化物，所述外围器件区的所述栅极的侧壁上设置有侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110209103.9A CN113161361B (zh) | 2021-02-24 | 2021-02-24 | 或非型闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110209103.9A CN113161361B (zh) | 2021-02-24 | 2021-02-24 | 或非型闪存器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113161361A CN113161361A (zh) | 2021-07-23 |
| CN113161361B true CN113161361B (zh) | 2024-04-26 |
Family
ID=76883365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110209103.9A Active CN113161361B (zh) | 2021-02-24 | 2021-02-24 | 或非型闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113161361B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1610097A (zh) * | 2003-10-20 | 2005-04-27 | 松下电器产业株式会社 | 半导体存储装置的制造方法 |
| CN108364952A (zh) * | 2018-01-29 | 2018-08-03 | 上海华力微电子有限公司 | 闪存的制造方法 |
| CN110061007A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110797342A (zh) * | 2019-10-17 | 2020-02-14 | 上海华力集成电路制造有限公司 | 存储器件的制造方法及该存储器件 |
-
2021
- 2021-02-24 CN CN202110209103.9A patent/CN113161361B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1610097A (zh) * | 2003-10-20 | 2005-04-27 | 松下电器产业株式会社 | 半导体存储装置的制造方法 |
| CN110061007A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108364952A (zh) * | 2018-01-29 | 2018-08-03 | 上海华力微电子有限公司 | 闪存的制造方法 |
| CN110797342A (zh) * | 2019-10-17 | 2020-02-14 | 上海华力集成电路制造有限公司 | 存储器件的制造方法及该存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113161361A (zh) | 2021-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7081651B2 (en) | Non-volatile memory device with protruding charge storage layer and method of fabricating the same | |
| US9831354B2 (en) | Split-gate flash memory having mirror structure and method for forming the same | |
| US10505015B2 (en) | Memory device and method of fabricating thereof | |
| CN100466293C (zh) | 闪存器件及其制造方法 | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| US7741179B2 (en) | Method of manufacturing flash semiconductor device | |
| CN113161361B (zh) | 或非型闪存器件及其制造方法 | |
| JP2005197705A (ja) | 半導体デバイスを製造するための方法 | |
| CN113013170B (zh) | 或非型闪存器件及其制造方法 | |
| CN111463213A (zh) | 一种非易失性闪存器件及其制备方法 | |
| US7109084B2 (en) | Flash memory device and method for fabricating the same | |
| CN112750784B (zh) | 改善分栅快闪存储器串扰失效的工艺制造方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| CN113192960B (zh) | 快闪存储器的形成方法 | |
| KR100600955B1 (ko) | 비휘발성 메모리 소자의 셀 및 그 제조방법 | |
| CN114335004B (zh) | 一种1.5t sonos器件及其制备方法 | |
| CN113380812B (zh) | 一种半导体器件的形成方法 | |
| CN109524407B (zh) | 存储器及其制造方法 | |
| CN111653570B (zh) | 闪存器件的制造方法 | |
| US20230309309A1 (en) | SONOS memory cell structure and fabricating method of the same | |
| CN100386864C (zh) | 非易失性存储器及其制造方法 | |
| KR100568856B1 (ko) | 비휘발성 반도체 메모리소자 제조방법 | |
| CN113921528A (zh) | 一种sonos存储器及其制备方法 | |
| US20050186735A1 (en) | Method for fabricating memory device | |
| CN116801632A (zh) | 分栅快闪存储器的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |