CN108364952A - 闪存的制造方法 - Google Patents

Abstract

本发明公开了一种闪存的制造方法，步骤包括：完成闪存单元的栅极结构和源区的制作；采用生长和全面刻蚀工艺形成在多晶硅行的两侧形成第一道侧墙；生长第四氮化层将两个多晶硅行的第一侧之间的间距完全填充；光刻保护源区顶部的第四氮化层，之后进行第四氮化层的刻蚀在多晶硅行的第二侧形成第二道侧墙；进行第一次源漏注入形成闪存单元的漏区；沉积第五氧化硅层，采用有源区的光罩进行光刻定义并对第五氧化硅层进行刻蚀；采用源区的光罩进行光刻定义并将源区顶部的第四氮化层去除；同时在多晶硅行的两侧的源区和漏区表面形成金属硅化物；形成层间膜；形成接触孔，正面金属层，对正面金属层进行图形化。本发明能降低源区的接触电阻，提高编程效率。

Description

闪存的制造方法

技术领域

本发明涉及一种半导体集成电路的制造方法，特别是涉及一种闪存(Flash)的制造方法。

背景技术

随着半导体技术的发展，非易失性闪存市场占有率越来越高。当前传统分栅闪存器件采用源漏非对称结构，源端尺寸相对漏端来说相对较小，源端通过比较重的离子注入来降低源端电阻，漏端除了正常的离子注入外通过形成镍化硅来降低漏端阻值，但由于源端尺寸小采用当前工艺无法形成镍化硅,使得源端阻值较大；对于非易失性分栅闪存器件来说，其编程原理采用热电子注入(HCI)编程，如果能够降低源端阻值，则对提高闪存的编程效率有着非常重要的意义。

闪存包括存储区和外围电路区，如图1所示，是现有闪存的存储区的版图结构；图1中，多晶硅行101由同一行的各闪存单元的多晶硅控制栅连接而成；在存储区中的有源区103成条形结构，多晶硅行101和有源区103之间相交叠的区域即虚线框106所示区域为闪存单元的栅极结构的区域，栅极结构包括由栅氧化层、多晶硅浮栅、控制栅介质层和多晶硅控制栅形成的叠加结构。多晶硅浮栅位于虚线框106中。

在多晶硅行101两侧的有源区中分别形成由源区和漏区，源区和漏区都是由相邻的两个多晶硅行101共用。有源区103周侧隔离由场氧，各闪存单元的源区会通过源区行线102连接起来，源区行线102的深度要大于等于场氧的深度，使得各有源区103之间的源区能连接到同一根形成于半导体衬底如硅衬底中的源区行线102。

漏区通过接触孔104连接到对应列的由正面金属层图形化形成的位线；源区行线102通过闪存单元阵列之外的接触孔105连接到对应的由正面金属层图形化形成的源线。由于在闪存单元阵列中的源区行线102上方不需要形成接触孔，故源区行线102顶部的多晶硅行101之间的间距d101的值较小；仅在形成接触孔105的区域处才将对应的多晶硅行101之间的间距d102放大。

如图2A至图2H所示，是现有闪存的制造方法的各步骤中的器件结构图；闪存的存储区的版图结构还是请参考图1所示，图2A中，虚线BB左侧的区域201对应于存储区，虚线BB右侧的区域202对应于外围电路区，存储区的器件结构对应于沿图1中的线AA处的剖面。现有闪存的制造方法的步骤包括：

步骤一、如图2A所示，在半导体衬底如硅衬底203的表面形成闪存单元的栅极结构以及外围电路区的MOS晶体管的栅极结构。图2A中，闪存单元的栅极结构包括：栅氧化层204、多晶硅浮栅205、控制栅介质层206和多晶硅控制栅207。MOS晶体管的栅极结构包括栅氧化层206a和多晶硅栅207a。通常多晶硅控制栅207和多晶硅栅207a采用相同的工艺同时形成，这样能降低工艺成本。

在存储区中还形成由和多晶硅控制栅207的侧面自对准的轻掺杂漏区208和源区209；在外围电路区中则形成有和多晶硅栅207a的侧面自对准的轻掺杂源漏区208a。通常轻掺杂漏区208和轻掺杂源漏区208a都是采用轻掺杂漏注入工艺同时形成。源区行线210形成于源区209的底部。

同一行的多晶硅控制栅207连接形成图1中所示的多晶硅行101。多晶硅浮栅205形成于图1的虚线框106中。源区行线210对应于图1中的源区行线102。有源区对应于图1中的有源区103。

在完成上述工艺之后，现有方法中会形成第一道侧墙211，第一道侧墙211由氧化层211a、氮化层211b和氧化层211c叠加而成。第一道侧墙211会形成于多晶硅控制栅207的轻掺杂漏区208顶部的侧面上以及多晶硅栅207a的两侧的侧面，同时第一道侧墙211会将源区209顶部的多晶硅控制栅207之间的间隙完全填充。

步骤二、如图2B所示，形成光刻胶图形212，进行第一次源漏注入形成闪存单元的漏区213，漏区213和第一道侧墙211的侧面自对准，也即第一道侧墙211的厚度主要为了和漏区213形成自对准的边界并定义漏区203和对应的多晶硅控制栅207的间距。

之后去除光刻胶图形212。

步骤三、如图2C所示，形成第二道侧墙214。第二道侧墙214通常通过生长氧化硅然后刻蚀形成。这在多晶硅栅207a的侧面就形成了第一道侧墙211和第二道侧墙214的叠加结构，从而能定义出后续形成的MOS晶体管的源漏区216的自对准边界。

步骤四、如图2D所示，形成光刻胶图形215，进行第二次源漏注入形成MOS晶体管的源漏区216，源漏区216和第二道侧墙214的侧面自对准。

之后去除光刻胶图形215。

步骤五、如图2E所示，形成氧化硅将多晶硅控制栅207以及多晶硅栅207a之间的间隙完全填充。之后采用有源区的光罩进行定义将有源区形成区域的氧化硅去除；对于存储区，即图1中有源区103的区域中氧化硅会被去除，其它区域的多晶硅控制栅207之间依然填充氧化硅。这个步骤主要是要暴露出需要形成金属硅化物的区域。

步骤六、如图2F所示，在暴露的硅表面形成金属硅化物217。金属硅化物217通常为镍化硅，先形成一层镍，之后退火形成镍化硅；之后去除未形成镍化硅的镍。

步骤七、如图2G所示，形成层间膜218，通常所述层间膜218由氧化硅层218a、氮化硅层218b和氧化硅层218c叠加而成；氮化硅层218b通常作为接触孔刻蚀停止层(CESL)。

步骤八、如图2H所示，形成接触孔219。

由上可知，现有技术中，在源区209的表面没有形成金属硅化物217，这会造成源区的接触电阻较大，影响闪存的编程效率。

发明内容

本发明要解决的技术问题是提供一种闪存的制造方法，能降低源区的接触电阻，提高编程效率。

为解决上述技术问题，本发明的闪存的制造方法中的闪存包括存储区和外围电路区，所述存储区包括由多个闪存单元排列形成的闪存单元阵列；所述闪存的存储区的制造步骤包括：

步骤一、在所述存储区中形成有源区并完成所述闪存单元的栅极结构和源区的制作。

各所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二控制栅介质层和多晶硅控制栅形成的叠加结构。

在所述闪存单元阵列中，所述有源区由形成于硅衬底表面的场氧隔离，各所述有源区呈条形结构并平行排列；同一行的各所述闪存单元的所述多晶硅控制栅连接在一起并组成多晶硅行。

各所述多晶硅行和所述有源区的交叠区域为所述闪存单元的栅极结构的形成区域，所述多晶硅浮栅位于所述闪存单元的栅极结构的形成区域中。

所述闪存单元的源区位于相邻的两个所述多晶硅行的第一侧之间的所述硅衬底中，同一行的各所述闪存单元的源区的底部都连接到同一根源区行线。

相邻的两个所述多晶硅行的第二侧之间的区域为所述闪存单元的漏区形成区，两个所述多晶硅行的第一侧之间间距小于两个所述多晶硅行的第二侧之间间距。

步骤二、采用生长和全面刻蚀工艺形成在所述多晶硅行的两侧形成第一道侧墙，所述第一道侧墙由第一氧化层、第二氮化层和第三氧化层叠加而成，控制所述第一道侧墙的生长厚度使刻蚀后两个所述多晶硅行的第一侧之间依然具有间距。

步骤三、生长第四氮化层，所述第四氮化层将两个所述多晶硅行的第一侧之间的间距完全填充。

步骤四、采用所述源区的光罩进行光刻形成第一光刻胶图形，所述第一光刻胶图形将所述源区顶部的两个所述多晶硅行的第一侧之间的所述第四氮化层保护，所述源区之外的所述第四氮化层的表面打开；之后，以所述第一光刻胶图形为掩膜对所述第四氮化层进行刻蚀在各所述多晶硅行的第二侧形成第二道侧墙，各所述多晶硅行的第二侧的第一道侧墙和第二道侧墙叠加形成所需要厚度的侧墙结构，之后去除所述第一光刻胶图形。

步骤五、在所述存储区进行第一次源漏注入在两个所述多晶硅行的第二侧之间的所述有源区中形成所述闪存单元的漏区，所述闪存单元的漏区和对应的所述多晶硅行的第二侧的所述第二道侧墙的侧面自对准；所述源区的底部被填充于两个所述多晶硅行的第一侧之间的所述第四氮化层和所述第一道侧墙保护而不受所述第一次源漏注入的影响。

步骤六、沉积第五氧化硅层将两个所述多晶硅行的第二侧之间的间距完全填充；采用所述有源区的光罩进行光刻定义并对所述第五氧化硅层进行刻蚀将两个所述多晶硅行的第二侧间隔和所述有源区交叠区中的所述第五氧化硅层去除并将所述硅衬底表面露出。

步骤七、采用所述源区的光罩进行光刻形成第二光刻胶图形，所述第二光刻胶图形将所述源区顶部的两个所述多晶硅行的第一侧之间的所述第四氮化层表面打开，所述源区之外的区域覆盖；以所述第二光刻胶图形为掩膜将所述源区顶部的两个所述多晶硅行的第一侧之间的所述第四氮化层去除并将所述硅衬底表面露出。

步骤八、同时在两个所述多晶硅行的第一侧之间的所述源区表面以及在两个所述多晶硅行的第二侧之间的所述漏区表面形成金属硅化物。

步骤九、形成层间膜，所述层间膜将两个所述多晶硅行的第一侧之间的间隔完全填充以及将两个所述多晶硅行的第二侧之间的间隔完全填充并覆盖各所述多晶硅行的顶部。

步骤十、形成接触孔，正面金属层，对所述正面金属层进行图形化形成字线、位线和源线，各所述多晶硅行通过接触孔连接到对应行的所述字线，各所述闪存单元的所述漏区通过对应的接触孔连接到对应列的所述位线，各所述源区行线通过接触孔连接到对应行的所述源线。

进一步的改进是，步骤一中还包括形成所述外围电路区中的MOS晶体管的栅极结构的步骤，所述MOS晶体管的栅极结构包括叠加于所述硅衬底表面的第二栅氧化层和第二多晶硅栅；各所述MOS晶体管形成于对应的有源区之中。

步骤二中，所述第一道侧墙同时形成于所述第二多晶硅栅的侧面。

步骤四中，所述第二道侧墙同时形成于所述第二多晶硅栅的侧面。

步骤五中进行所述第一次源漏注入之前还包括进行光刻形成第三光刻胶图形，所述第三光刻胶图形将所述外围电路区覆盖以及将所述存储区打开，所述第一次源漏注入完成之后去除所述第三光刻胶图形。

步骤五之后，还包括在所述第二多晶硅栅的侧面形成第三道侧墙的步骤，之后进行光刻形成第四光刻胶图形，所述第四光刻胶图形将所述外围电路区打开以及将所述存储区覆盖，以所述第四光刻胶图形为掩膜并以所述第三道侧墙为自对准边界进行第二次源漏注入形成所述MOS晶体管的源区和漏区。

步骤八中在所述外围电路区的所述MOS晶体管的源区和漏区的表面也形成有金属硅化物。

进一步的改进是，所述场氧为浅沟槽场氧。

进一步的改进是，所述源区行线的底部深度大于等于所述场氧的底部深度，使各所述有源区之间的所述源区连接在一起。

进一步的改进是，步骤一中，所述闪存单元的源区由轻掺杂漏注入区组成，在相邻的两个所述多晶硅行的第二侧之间的区域中也形成由轻掺杂漏注入区，所述轻掺杂漏注入区通过轻掺杂漏注入形成并分别和对应的所述多晶硅行的第一侧或第二侧自对准。

进一步的改进是，步骤一中，所述外围电路区中的所述MOS晶体管的第二多晶硅栅的两侧的所述有源区中形成有轻掺杂漏注入区。

进一步的改进是，步骤二的所述第一道侧墙的刻蚀工艺中，刻蚀停止在所述第一氧化层底部的氧化层上。

进一步的改进是，步骤八中所述金属硅化物为镍化硅，形成所述镍化硅的步骤包括：

进行镍沉积。

进行退火，在和硅直接接触的区域所述镍和硅反应形成所述镍化硅。

将未和硅接触区域的镍去除。

进一步的改进是，所述层间膜由第六氧化硅层、第七氮化硅层和第八氧化硅层叠加而成。

所述第六氧化硅层将两个所述多晶硅行的第一侧之间的间隔完全填充以及所述第六氧化硅层在两个所述多晶硅行的第二侧之间还保留有间隔。

所述第七氮化硅层作为两个所述多晶硅行的第二侧之间的各所述闪存单元的所述漏区对应的接触孔的刻蚀停止层。

所述第八氧化硅层将两个所述多晶硅行的第二侧之间的间隔完全填充。

进一步的改进是，所述第六氧化硅层采用流动式化学气相沉积(FCVD)工艺形成；

所述第七氮化硅层采用接触孔刻蚀停止层(CESL)工艺沉积；

所述第八氧化硅层的填充两个所述多晶硅行的第二侧之间的间隔的部分采用高密度等离子体(HDP)CVD工艺沉积，在将两个所述多晶硅行的第二侧之间的间隔区域完全填充后采用TEOS CVD工艺形成所述第八氧化硅层的后续所需厚度部分。

进一步的改进是，所述层间膜生长完成之后还包括对所述层间膜进行机械研磨的平坦化工艺。

进一步的改进是，步骤四中的所述第一光刻胶图形的光刻胶为正胶，步骤七中的所述第二光刻胶图形的光刻胶为负胶。

进一步的改进是，步骤三中采用炉管方式生长所述第四氮化层。

步骤四中采用干法刻蚀工艺对所述第四氮化层进行刻蚀。

步骤七采用采用湿法刻蚀工艺去除所述源区顶部的两个所述多晶硅行的第一侧之间的所述第四氮化层。

进一步的改进是，步骤二中采用炉管方式生长所述第一氧化层、所述第二氮化层和所述第三氧化层；采用干法刻蚀工艺刻蚀所述第三氧化层、所述第二氮化层和所述第一氧化层。

进一步的改进是，步骤六中采用CVD工艺沉积所述第五氧化硅层，采用干法加湿法刻蚀工艺将两个所述多晶硅行的第二侧间隔和所述有源区交叠区中的所述第五氧化硅层去除并将所述硅衬底表面露出。

本发明在闪存单元的栅极结构形成之后，对栅极结构的侧墙工艺做了特别的设计，由第一氧化层、第二氮化层和第三氧化层叠加而成第一道侧墙并不将源区上方的多晶硅行之间的间隔填满而是留有空隙，之后再叠加由第四氮化层组成的第二道侧墙将源区上方的多晶硅行之间的间隔完全填充，同时在漏区上方的多晶硅行的侧面形成由第一道侧墙和第二道侧墙的叠加结构，这样第一道侧墙和第二道侧墙的叠加的厚度能够很好的满足作为闪存单元的自对准漏注入的自对准界面；之后在去除源区上方的多晶硅行之间的第二道侧墙即第四氮化层，则能将源区的表面暴露，从而在形成自对准硅化物时和漏区表面同时形成金属硅化物，由此可知，本发明能在闪存单元阵列中源区顶部多晶硅行间距较漏区顶部的多晶硅行间距小的闪存结构中形成源区表面的金属硅化物，从而能降低源区的接触电阻，提高编程效率；同时，由于本发明对侧墙工艺的改变并不会影响到漏区顶部的多晶硅行的侧墙厚度，所以不会影响漏区和多晶硅控制栅之间的间距，不会影响器件的漏端性能。

在闪存中同时形成存储区和外围电路区的电路结构时，本发明的侧墙工艺同样不会影响到外围电路区的MOS晶体管的源漏区的性能。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有闪存的存储区的版图结构；

图2A-图2H是现有闪存的制造方法的各步骤中的器件结构图；

图3是本发明实施例闪存的制造方法的流程图；

图4A-图4I是本发明实施例闪存的制造方法的各步骤中的器件结构图。

具体实施方式

如图3所示，是本发明实施例闪存的制造方法的流程图；如图4A至图4I所示，是本发明实施例闪存的制造方法的各步骤中的器件结构图，本发明实施例闪存的存储区的版图结构请参考图1所示，本发明实施例闪存的制造方法中的闪存包括存储区和外围电路区，所述存储区包括由多个闪存单元排列形成的闪存单元阵列；图1中，多晶硅行101由同一行的各闪存单元的多晶硅控制栅307连接而成；在存储区中的有源区103成条形结构，多晶硅行101和有源区103之间相交叠的区域即虚线框106所示区域为闪存单元的栅极结构的区域，栅极结构包括由栅氧化层、多晶硅浮栅305、控制栅介质层和多晶硅控制栅307形成的叠加结构。多晶硅浮栅305位于虚线框106中。

在多晶硅行101两侧的有源区103中分别形成由源区309和漏区，源区309和漏区都是由相邻的两个多晶硅行101共用。有源区103周侧隔离由场氧，各闪存单元的源区309会通过源区行线102连接起来，源区行线102的深度要大于等于场氧的深度，使得各有源区103之间的源区309能连接到同一根形成于半导体衬底如硅衬底303中的源区行线102。

漏区通过接触孔321104连接到对应列的由正面金属层图形化形成的位线；源区行线102通过闪存单元阵列之外的接触孔321105连接到对应的由正面金属层图形化形成的源线。由于在闪存单元阵列中的源区行线102上方不需要形成接触孔321，故源区行线102顶部的多晶硅行101之间的间距d101的值较小；仅在形成接触孔321105的区域处才将对应的多晶硅行101之间的间距d102放大。

本发明实施例闪存的存储区的制造步骤包括：

步骤一、如图4A所示，在所述存储区中形成有源区103并完成所述闪存单元的栅极结构和源区309的制作。

各所述闪存单元的栅极结构包括由第一栅氧化层304、多晶硅浮栅305、第二控制栅介质层306和多晶硅控制栅307形成的叠加结构。所述第二控制栅介质层306能为一ONO层，即氧化层、氮化层和氧化层的叠加层。

在所述闪存单元阵列中，所述有源区103由形成于硅衬底303表面的场氧隔离，由图1所示可知，各所述有源区103呈条形结构并平行排列；同一行的各所述闪存单元的所述多晶硅控制栅307连接在一起并组成多晶硅行101。

各所述多晶硅行101和所述有源区103的交叠区域为所述闪存单元的栅极结构的形成区域，所述闪存单元的栅极结构的形成区域如虚线框106所示；所述多晶硅浮栅305位于所述闪存单元的栅极结构的形成区域中。

所述闪存单元的源区309位于相邻的两个所述多晶硅行101的第一侧之间的所述硅衬底303中，同一行的各所述闪存单元的源区309的底部都连接到同一根源区行线310即图1所示的源区行线102，在图1所示的版图上可知，源区行线102和多晶硅行101之间具有一定的交叠区。较佳为，所述场氧为浅沟槽场氧。所述源区行线310的底部深度大于等于所述场氧的底部深度，使各所述有源区103之间的所述源区309连接在一起。

相邻的两个所述多晶硅行101的第二侧之间的区域为所述闪存单元的漏区315形成区，两个所述多晶硅行101的第一侧之间间距d101小于两个所述多晶硅行101的第二侧之间间距d103。

本发明实施例中，所述存储区和所述外围电路区的器件同时集成在一起形成，图2A中，虚线CC左侧的区域301对应于存储区，虚线CC右侧的区域302对应于外围电路区，存储区的器件结构对应于沿图1中的线AA处的剖面。

步骤一中还包括形成所述外围电路区中的MOS晶体管的栅极结构的步骤，所述MOS晶体管的栅极结构包括叠加于所述硅衬底303表面的第二栅氧化层306a和第二多晶硅栅307a；各所述MOS晶体管形成于对应的有源区103之中。通常，所述第二多晶硅栅307a和所述多晶硅控制栅307采用相同的工艺同时完成，即淀积多晶硅然后光刻刻蚀同时形成所述第二多晶硅栅307a和所述多晶硅控制栅307。

步骤一中，所述闪存单元的源区309由轻掺杂漏注入区组成，在相邻的两个所述多晶硅行101的第二侧之间的区域中也形成由轻掺杂漏注入区308，所述外围电路区中的所述MOS晶体管的第二多晶硅栅307a的两侧的所述有源区103中形成有轻掺杂漏注入区308a；所述轻掺杂漏注入区308和308a以及所述源区309都通过轻掺杂漏注入形成并分别和对应的所述多晶硅行101或第二多晶硅栅307a的侧面自对准。

步骤二、如图4A所示，采用生长和全面刻蚀工艺形成在所述多晶硅行101的两侧形成第一道侧墙311，所述第一道侧墙311由第一氧化层311a、第二氮化层311b和第三氧化层311c叠加而成，控制所述第一道侧墙311的生长厚度使刻蚀后两个所述多晶硅行101的第一侧之间依然具有间距。

较佳为，采用炉管方式生长所述第一氧化层311a、所述第二氮化层311b和所述第三氧化层311c；采用干法刻蚀工艺刻蚀所述第三氧化层311c、所述第二氮化层311b和所述第一氧化层311a。

步骤二中，所述第一道侧墙311同时形成于所述第二多晶硅栅307a的侧面。

在所述第一道侧墙311的刻蚀工艺中，刻蚀停止在所述第一氧化层311a的底部的氧化层上。如图4A中，在闪存单元的栅极结构之外的有源区的硅衬底303的表面分别具有氧化层304，在MOS晶体管的栅极结构之外的有源区的硅衬底303的表面分别具有氧化层306a，氧化层304和306a方便作为后续源漏注入中的硅衬底303表面的保护层。

步骤三、如图4B所示，生长第四氮化层312，所述第四氮化层312将两个所述多晶硅行101的第一侧之间的间距完全填充。同时，所述第四氮化层312满足后续各所述多晶硅行101的第二侧在源漏注入时的漏注入的侧墙厚度的需要。

较佳为，采用炉管方式生长所述第四氮化层312。

步骤四、如图4B所示，采用所述源区309的光罩进行光刻形成第一光刻胶图形313，所述第一光刻胶图形313将所述源区309顶部的两个所述多晶硅行101的第一侧之间的所述第四氮化层312保护，所述源区309之外的所述第四氮化层312的表面打开；之后，以所述第一光刻胶图形313为掩膜对所述第四氮化层312进行刻蚀在各所述多晶硅行101的第二侧形成第二道侧墙312，各所述多晶硅行101的第二侧的第一道侧墙311和第二道侧墙312叠加形成所需要厚度的侧墙结构，之后去除所述第一光刻胶图形313。步骤四中采用干法刻蚀工艺对所述第四氮化层312进行刻蚀。

步骤四中的所述第一光刻胶图形313的光刻胶为正胶。

步骤四中，所述第二道侧墙312同时形成于所述第二多晶硅栅307a的侧面。

步骤五、如图4C所示，在所述存储区进行第一次源漏注入在两个所述多晶硅行101的第二侧之间的所述有源区103中形成所述闪存单元的漏区315，所述闪存单元的漏区315和对应的所述多晶硅行101的第二侧的所述第二道侧墙312的侧面自对准；所述源区309的底部被填充于两个所述多晶硅行101的第一侧之间的所述第四氮化层312和所述第一道侧墙311保护而不受所述第一次源漏注入的影响。

步骤五中进行所述第一次源漏注入之前还包括进行光刻形成第三光刻胶图形314，所述第三光刻胶图形314将所述外围电路区覆盖以及将所述存储区打开，所述第一次源漏注入完成之后去除所述第三光刻胶图形314。

步骤五之后，如图4D所示，还包括在所述第二多晶硅栅307a的侧面形成第三道侧墙316的步骤。之后如图4E所示，进行光刻形成第四光刻胶图形，所述第四光刻胶图形将所述外围电路区打开以及将所述存储区覆盖，以所述第四光刻胶图形为掩膜并以所述第三道侧墙316为自对准边界进行第二次源漏注入形成所述MOS晶体管的源区和漏区，这里MOS晶体管的源区和漏区为对称结构，都采用源漏区317表示，MOS晶体管为PMOS管或NMOS管。

步骤六、如图4E所示，沉积第五氧化硅层将两个所述多晶硅行101的第二侧之间的间距完全填充；采用所述有源区103的光罩进行光刻定义并对所述第五氧化硅层进行刻蚀将两个所述多晶硅行101的第二侧间隔和所述有源区103交叠区中的所述第五氧化硅层去除并将所述硅衬底303表面露出，即将闪存单元的漏区315以及MOS晶体管的源漏区317的表面露出，以便于后续在闪存单元的漏区315以及MOS晶体管的源漏区317的表面自对准形成金属硅化物319。由于图4E是沿图1中的AA线的剖面图，故第五氧化硅层没有显示，在有源区103之间的区域中的所述多晶硅行101的第二侧间隔间具有第五氧化硅层。

较佳为，采用CVD工艺沉积所述第五氧化硅层，采用干法加湿法刻蚀工艺将对应区域的所述第五氧化硅层去除并将所述硅衬底303表面露出。

步骤七、如图4F所示，采用所述源区309的光罩进行光刻形成第二光刻胶图形318，所述第二光刻胶图形318将所述源区309顶部的两个所述多晶硅行101的第一侧之间的所述第四氮化层312表面打开，所述源区309之外的区域覆盖；以所述第二光刻胶图形318为掩膜将所述源区309顶部的两个所述多晶硅行101的第一侧之间的所述第四氮化层312去除并将所述硅衬底303表面露出；即将闪存单元的源区309的表面露出，以便于后续在闪存单元的源区309的表面自对准形成金属硅化物319。

步骤七采用采用湿法刻蚀工艺去除所述源区309顶部的两个所述多晶硅行101的第一侧之间的所述第四氮化层312。

步骤七中的所述第二光刻胶图形318的光刻胶为负胶。

之后去除第二光刻胶图形318。

步骤八、如图4G所示，同时在两个所述多晶硅行101的第一侧之间的所述源区309表面以及在两个所述多晶硅行101的第二侧之间的所述漏区表面形成金属硅化物319。

步骤八中在所述外围电路区的所述MOS晶体管的源区和漏区317的表面也形成有金属硅化物319。

较佳为，所述金属硅化物319为镍化硅，形成所述镍化硅的步骤包括：

进行镍沉积。

进行退火，在和硅直接接触的区域所述镍和硅反应形成所述镍化硅。

将未和硅接触区域的镍去除。

步骤九、如图4H所示，形成层间膜320，所述层间膜320将两个所述多晶硅行101的第一侧之间的间隔完全填充以及将两个所述多晶硅行101的第二侧之间的间隔完全填充并覆盖各所述多晶硅行101的顶部。

所述层间膜320由第六氧化硅层320a、第七氮化硅层320b和第八氧化硅层320c叠加而成。

所述第六氧化硅层320a将两个所述多晶硅行101的第一侧之间的间隔完全填充以及所述第六氧化硅层320a在两个所述多晶硅行101的第二侧之间还保留有间隔。由于两个所述多晶硅行101的第一侧之间的间隔较小，故本发明实施例中，所述第六氧化硅层320a采用FCVD工艺形成；FCVD对小尺寸的高深宽比的沟槽具有较好的填充效果。

所述第七氮化硅层320b作为两个所述多晶硅行101的第二侧之间的各所述闪存单元的所述漏区对应的接触孔321的刻蚀停止层。所述第七氮化硅层320b采用CESL工艺沉积；也即所述第七氮化硅层320b作为后续的接触孔的刻蚀的停止层。

所述第八氧化硅层320c将两个所述多晶硅行101的第二侧之间的间隔完全填充。所述第八氧化硅层320c的填充两个所述多晶硅行101的第二侧之间的间隔的部分采用HDPCVD工艺沉积，利用HDP CVD工艺的良好的沟槽填充能力实现将两个所述多晶硅行101的第二侧之间的间隔区域完全填充；之后采用TEOS CVD工艺形成所述第八氧化硅层320c的后续所需厚度部分，TEOS CVD的硅源采用了TEOS材料，TEOS CVD还容易同时实现硼或磷的掺杂。

所述层间膜320生长完成之后还包括对所述层间膜320进行机械研磨的平坦化工艺。

步骤十、如图4I所示，形成接触孔321，正面金属层，对所述正面金属层进行图形化形成字线、位线和源线，各所述多晶硅行101通过接触孔321连接到对应行的所述字线，各所述闪存单元的所述漏区通过对应的接触孔321连接到对应列的所述位线，各所述源区行线310通过接触孔321连接到对应行的所述源线。

本发明实施例在闪存单元的栅极结构形成之后，对栅极结构的侧墙工艺做了特别的设计，由第一氧化层311a、第二氮化层311b和第三氧化层311c叠加而成第一道侧墙311并不将源区309上方的多晶硅行101之间的间隔填满而是留有空隙，之后再叠加由第四氮化层312组成的第二道侧墙312将源区309上方的多晶硅行101之间的间隔完全填充，同时在漏区上方的多晶硅行101的侧面形成由第一道侧墙311和第二道侧墙312的叠加结构，这样第一道侧墙311和第二道侧墙312的叠加的厚度能够很好的满足作为闪存单元的自对准漏注入即漏区315的注入的自对准界面；之后在去除源区309上方的多晶硅行101之间的第二道侧墙312即第四氮化层312，则能将源区309的表面暴露，从而在形成自对准硅化物时和漏区表面同时形成金属硅化物319，由此可知，本发明实施例能在闪存单元阵列中源区309顶部多晶硅行101间距d101较漏区顶部的多晶硅行101间距d102小的闪存结构中形成源区309表面的金属硅化物319，从而能降低源区309的接触电阻，提高编程效率；同时，由于本发明实施例对侧墙工艺的改变并不会影响到漏区顶部的多晶硅行101的侧墙厚度，所以不会影响漏区315和多晶硅控制栅307之间的间距，不会影响器件的漏端性能。

在闪存中同时形成存储区和外围电路区的电路结构时，本发明实施例的侧墙工艺同样不会影响到外围电路区的MOS晶体管的源漏区的性能。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种闪存的制造方法，其特征在于，闪存包括存储区和外围电路区，所述存储区包括由多个闪存单元排列形成的闪存单元阵列；所述闪存的存储区的制造步骤包括：

步骤一、在所述存储区中形成有源区并完成所述闪存单元的栅极结构和源区的制作；

各所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二控制栅介质层和多晶硅控制栅形成的叠加结构；

在所述闪存单元阵列中，所述有源区由形成于硅衬底表面的场氧隔离，各所述有源区呈条形结构并平行排列；同一行的各所述闪存单元的所述多晶硅控制栅连接在一起并组成多晶硅行；

各所述多晶硅行和所述有源区的交叠区域为所述闪存单元的栅极结构的形成区域，所述多晶硅浮栅位于所述闪存单元的栅极结构的形成区域中；

所述闪存单元的源区位于相邻的两个所述多晶硅行的第一侧之间的所述硅衬底中，同一行的各所述闪存单元的源区的底部都连接到同一根源区行线；

相邻的两个所述多晶硅行的第二侧之间的区域为所述闪存单元的漏区形成区，两个所述多晶硅行的第一侧之间间距小于两个所述多晶硅行的第二侧之间间距；

步骤二、采用生长和全面刻蚀工艺形成在所述多晶硅行的两侧形成第一道侧墙，所述第一道侧墙由第一氧化层、第二氮化层和第三氧化层叠加而成，控制所述第一道侧墙的生长厚度使刻蚀后两个所述多晶硅行的第一侧之间依然具有间距；

步骤三、生长第四氮化层，所述第四氮化层将两个所述多晶硅行的第一侧之间的间距完全填充；

步骤四、采用所述源区的光罩进行光刻形成第一光刻胶图形，所述第一光刻胶图形将所述源区顶部的两个所述多晶硅行的第一侧之间的所述第四氮化层保护，所述源区之外的所述第四氮化层的表面打开；之后，以所述第一光刻胶图形为掩膜对所述第四氮化层进行刻蚀在各所述多晶硅行的第二侧形成第二道侧墙，各所述多晶硅行的第二侧的第一道侧墙和第二道侧墙叠加形成所需要厚度的侧墙结构，之后去除所述第一光刻胶图形；

步骤五、在所述存储区进行第一次源漏注入在两个所述多晶硅行的第二侧之间的所述有源区中形成所述闪存单元的漏区，所述闪存单元的漏区和对应的所述多晶硅行的第二侧的所述第二道侧墙的侧面自对准；所述源区的底部被填充于两个所述多晶硅行的第一侧之间的所述第四氮化层和所述第一道侧墙保护而不受所述第一次源漏注入的影响；

步骤六、沉积第五氧化硅层将两个所述多晶硅行的第二侧之间的间距完全填充；采用所述有源区的光罩进行光刻定义并对所述第五氧化硅层进行刻蚀将两个所述多晶硅行的第二侧间隔和所述有源区交叠区中的所述第五氧化硅层去除并将所述硅衬底表面露出；

步骤七、采用所述源区的光罩进行光刻形成第二光刻胶图形，所述第二光刻胶图形将所述源区顶部的两个所述多晶硅行的第一侧之间的所述第四氮化层表面打开，所述源区之外的区域覆盖；以所述第二光刻胶图形为掩膜将所述源区顶部的两个所述多晶硅行的第一侧之间的所述第四氮化层去除并将所述硅衬底表面露出；

步骤八、同时在两个所述多晶硅行的第一侧之间的所述源区表面以及在两个所述多晶硅行的第二侧之间的所述漏区表面形成金属硅化物；

步骤九、形成层间膜，所述层间膜将两个所述多晶硅行的第一侧之间的间隔完全填充以及将两个所述多晶硅行的第二侧之间的间隔完全填充并覆盖各所述多晶硅行的顶部；

步骤十、形成接触孔，正面金属层，对所述正面金属层进行图形化形成字线、位线和源线，各所述多晶硅行通过接触孔连接到对应行的所述字线，各所述闪存单元的所述漏区通过对应的接触孔连接到对应列的所述位线，各所述源区行线通过接触孔连接到对应行的所述源线。

2.如权利要求1所述的闪存的制造方法，其特征在于：

步骤一中还包括形成所述外围电路区中的MOS晶体管的栅极结构的步骤，所述MOS晶体管的栅极结构包括叠加于所述硅衬底表面的第二栅氧化层和第二多晶硅栅；各所述MOS晶体管形成于对应的有源区之中；

步骤二中，所述第一道侧墙同时形成于所述第二多晶硅栅的侧面；

步骤四中，所述第二道侧墙同时形成于所述第二多晶硅栅的侧面；

步骤五中进行所述第一次源漏注入之前还包括进行光刻形成第三光刻胶图形，所述第三光刻胶图形将所述外围电路区覆盖以及将所述存储区打开，所述第一次源漏注入完成之后去除所述第三光刻胶图形；

步骤五之后，还包括在所述第二多晶硅栅的侧面形成第三道侧墙的步骤，之后进行光刻形成第四光刻胶图形，所述第四光刻胶图形将所述外围电路区打开以及将所述存储区覆盖，以所述第四光刻胶图形为掩膜并以所述第三道侧墙为自对准边界进行第二次源漏注入形成所述MOS晶体管的源区和漏区；

步骤八中在所述外围电路区的所述MOS晶体管的源区和漏区的表面也形成有金属硅化物。

3.如权利要求1所述的闪存的制造方法，其特征在于：所述场氧为浅沟槽场氧。

4.如权利要求1所述的闪存的制造方法，其特征在于：所述源区行线的底部深度大于等于所述场氧的底部深度，使各所述有源区之间的所述源区连接在一起。

5.如权利要求1或2所述的闪存的制造方法，其特征在于：步骤一中，所述闪存单元的源区由轻掺杂漏注入区组成，在相邻的两个所述多晶硅行的第二侧之间的区域中也形成由轻掺杂漏注入区，所述轻掺杂漏注入区通过轻掺杂漏注入形成并分别和对应的所述多晶硅行的第一侧或第二侧自对准。

6.如权利要求1所述的闪存的制造方法，其特征在于：步骤一中，所述外围电路区中的所述MOS晶体管的第二多晶硅栅的两侧的所述有源区中形成有轻掺杂漏注入区。

7.如权利要求1所述的闪存的制造方法，其特征在于：步骤二的所述第一道侧墙的刻蚀工艺中，刻蚀停止在所述第一氧化层底部的氧化层上。

8.如权利要求1所述的闪存的制造方法，其特征在于：步骤八中所述金属硅化物为镍化硅，形成所述镍化硅的步骤包括：

进行镍沉积；

进行退火，在和硅直接接触的区域所述镍和硅反应形成所述镍化硅；

将未和硅接触区域的镍去除。

9.如权利要求1所述的闪存的制造方法，其特征在于：所述层间膜由第六氧化硅层、第七氮化硅层和第八氧化硅层叠加而成；

所述第六氧化硅层将两个所述多晶硅行的第一侧之间的间隔完全填充以及所述第六氧化硅层在两个所述多晶硅行的第二侧之间还保留有间隔；

所述第七氮化硅层作为两个所述多晶硅行的第二侧之间的各所述闪存单元的所述漏区对应的接触孔的刻蚀停止层；

所述第八氧化硅层将两个所述多晶硅行的第二侧之间的间隔完全填充。

10.如权利要求9所述的闪存的制造方法，其特征在于：所述第六氧化硅层采用FCVD工艺形成；

所述第七氮化硅层采用CESL工艺沉积；

所述第八氧化硅层的填充两个所述多晶硅行的第二侧之间的间隔的部分采用HDP CVD工艺沉积，在将两个所述多晶硅行的第二侧之间的间隔区域完全填充后采用TEOS CVD工艺形成所述第八氧化硅层的后续所需厚度部分。

11.如权利要求9所述的闪存的制造方法，其特征在于：所述层间膜生长完成之后还包括对所述层间膜进行机械研磨的平坦化工艺。

12.如权利要求1所述的闪存的制造方法，其特征在于：步骤四中的所述第一光刻胶图形的光刻胶为正胶，步骤七中的所述第二光刻胶图形的光刻胶为负胶。

13.如权利要求1所述的闪存的制造方法，其特征在于：步骤三中采用炉管方式生长所述第四氮化层；

步骤四中采用干法刻蚀工艺对所述第四氮化层进行刻蚀；

步骤七采用采用湿法刻蚀工艺去除所述源区顶部的两个所述多晶硅行的第一侧之间的所述第四氮化层。

14.如权利要求1所述的闪存的制造方法，其特征在于：步骤二中采用炉管方式生长所述第一氧化层、所述第二氮化层和所述第三氧化层；采用干法刻蚀工艺刻蚀所述第三氧化层、所述第二氮化层和所述第一氧化层。

15.如权利要求1所述的闪存的制造方法，其特征在于：步骤六中采用CVD工艺沉积所述第五氧化硅层，采用干法加湿法刻蚀工艺将两个所述多晶硅行的第二侧间隔和所述有源区交叠区中的所述第五氧化硅层去除并将所述硅衬底表面露出。