CN113013170B - 或非型闪存器件及其制造方法 - Google Patents
或非型闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN113013170B CN113013170B CN202110209863.XA CN202110209863A CN113013170B CN 113013170 B CN113013170 B CN 113013170B CN 202110209863 A CN202110209863 A CN 202110209863A CN 113013170 B CN113013170 B CN 113013170B
- Authority
- CN
- China
- Prior art keywords
- peripheral device
- area
- flash memory
- grid electrode
- type flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims abstract description 91
- 238000005530 etching Methods 0.000 claims abstract description 42
- 238000003860 storage Methods 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 131
- 239000011229 interlayer Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010849 ion bombardment Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种或非型闪存器件及其制造方法，所述或非型闪存器件的制造方法包括：提供一具有外围器件区和存储单元区的晶圆片，在存储单元区沉积一介电层；在所述外围器件区通过外延生长形成一硅外延层；在所述外围器件区和所述存储单元区形成栅极；形成第一侧墙于所述栅极的侧壁上；进行轻浅掺杂离子注入；形成第二侧墙于所述第一侧墙的外围；蚀刻去除所述存储单元区的栅极顶部的介电层。本发明的技术方案能有效减薄存储单元区的栅极的高度，不会发生离子注入的击穿；所述存储单元区的栅极的高度不通过蚀刻来决定，厚度和均匀性能得到更好的控制，有利于工艺窗口和器件均匀性的控制。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种或非型闪存器件及其制造方法。
背景技术
或非(NOR)型闪存(Flash)器件是基于Intel公司提出的ETOX结构发展而来的，是一种非易失性存储器，即芯片断电后仍能保存存储器件的内部信息。或非型闪存器件作为一种非易失性存储器具有高密度、低价格和电可编程、擦除的特点，被广泛应用到便携式电子产品中，如手机、数码相机、智能卡等。
在或非型闪存器件的工艺技术中，或非型闪存器件中存储单元区的层间介质的填充一直是一个难题，存储单元区有两层栅极且距离很近，在进行层间介质填充时，很容易形成空洞，造成两条位线之间短路。为了避免形成空洞，通常在层间介质填充时采用大能量的高密度等离子体(HDP High Density Plasma)进行多次淀积(dep)和蚀刻(sput)工艺，这会造成或非型闪存器件(主要是外围器件区)底部的栅极氧化物层受到离子轰击发生损坏，进而导致栅极氧化物层的漏电和可靠性失效，且随着存储单元区的尺寸缩小，这个问题更加严重，为了避免栅极氧化物层受到离子轰击而发生损坏，现有的或非型闪存器件制造方法一般包括如下步骤：
S1：提供一包括存储单元区和外围器件区的晶圆片，所述存储单元区和所述外围器件区自下而上依次包括硅衬底11、氧化物层12、浮栅层13、栅间介质层14，去除所述外围器件区上的栅间介质层14和浮栅层13，在所述晶圆片上沉积一多晶硅层15，参阅图1a；
S2：将所述存储单元区的多晶硅层15减薄，参阅图1b；
S3：在所述晶圆片上形成所述存储单元区的栅极21和所述外围器件区的栅极22，参阅图1c；
S4：对所述晶圆片进行第一次侧墙沉积与第一次侧墙蚀刻，以使所述存储单元区的栅极的侧壁外围形成第一侧墙23以及所述外围器件区的栅极的侧壁外围形成第一侧墙24，所述存储单元区的第一侧墙23和所述外围器件区的第一侧墙24均为氧化物层16-氮化物层17-氧化物层18的结构,参阅图1d；
S5：对所述存储单元区的所述栅极21之间硅衬底11以及所述外围器件区的所述栅极22两边的硅衬底11进行轻浅掺杂离子注入，参阅图1e；
上述步骤S1～S5中，步骤S2中对多晶硅的厚度进行减薄后，如果多晶硅的厚度太薄，在后续离子注入过程中，离子注入会击穿多晶硅层与浮栅层之间的栅间介质层，注入到浮栅层中，造成数据保持性的耐擦写性的可靠性影响，因此对多晶硅层的减薄有限；另外，在多晶硅减薄过程中，需要进行刻蚀，减薄的厚度和均匀性需要控制，否则会造成或非型闪存器件的性能偏移和均匀性变差，影响整体存储器窗口。
因此，如何对现有的或非型闪存器件的制造工艺进行改善，以避免离子注入过程中离子击穿多晶硅层与浮栅层之间的栅间介质层而注入到浮栅层中，提高或非型闪存器件的可靠性，同时控制好对多晶硅减薄的厚度以及均匀性，避免或非型闪存器件的性能偏移以及提高或非型闪存器件的均匀性是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种或非型闪存器件及其制作方法，以避免离子注入过程中离子击穿多晶硅层与浮栅层之间的栅间介质层而注入到浮栅层中，提高或非型闪存器件的可靠性，同时控制好对多晶硅减薄的厚度以及均匀性，避免或非型闪存器件的性能偏移以及提高或非型闪存器件的均匀性。
为实现上述目的，本发明提供了一种或非型闪存器件的制造方法，包括：
S1：提供一包括存储单元区和外围器件区的晶圆片，去除所述外围器件区上的栅间介质层和浮栅层，在所述晶圆片上沉积一多晶硅层，然后再在多晶硅层上沉积一介电层；
S2：蚀刻去除所述外围器件区的介电层；
S3：在所述外围器件区的表面进行硅沉积；
S4：在所述晶圆片上形成所述存储单元区的栅极和所述外围器件区的栅极；
S5：对所述晶圆片进行第一次侧墙沉积与第一次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的侧壁上形成氧化物-氮化物-氧化物结构的第一侧墙；
S6：分别对所述存储单元区和所述外围器件区进行轻浅掺杂离子注入，以使所述存储单元区的栅极之间的硅衬底中以及所述外围器件区的栅极两边的硅衬底中形成有源区；
S7：对所述晶圆片进行第二次侧墙沉积与第二次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的所述第一侧墙外围形成由氮化物层组成的第二侧墙。
S8：蚀刻去除所述存储单元区的栅极顶部以及所述外围器件区的栅极顶部的氮化物；
S9：蚀刻去除所述存储单元区的栅极顶部的介电层。
可选的，在S1中，去除所述外围器件区上的栅间介质层和浮栅层所用的方法为蚀刻。
可选的，所述S4中具体包括：先通过光刻定义出所述存储单元区的栅极图形，通过蚀刻产生所述存储单元区的所述栅极；通过光刻定义出所述外围器件区的栅极图形，通过蚀刻产生所述外围器件区的所述栅极。
可选的，所述S3中，所述硅沉积采用的方式为外延生长。
可选的，所述的氧化物为氧化硅，所述的氮化物为氮化硅。
可选的，所述介电层为一氧化物层。
可选的，在S1中，所述栅间介质层为一氧化物-氮化物-氧化物结构。
本发明还提供一种或非型闪存器件，采用本发明提供的所述或非型闪存器件的制造方法形成。
可选的，所述或非型闪存器件包括存储单元区和外围器件区，所述存储单元区和所述外围器件区设置于一硅衬底上，所述存储单元区包括栅极，所述存储单元区的所述栅极之间的硅衬底中设置有有源区，所述存储单元区的栅极的侧壁上设置一侧墙；所述外围器件区包括栅极，所述外围器件区的栅极的两边的硅衬底中设置有有源区，所述外围器件区的所述栅极的侧壁上设置有侧墙。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的或非型闪存器件的制造方法，通过在多晶硅上沉积一介电层，作为后续离子注入的阻挡层，防止离子注入击穿，后续去除所述介电层，从而有效降低栅极的高度，进而降低所述存储单元区的深宽比，有利于后续层间介质的填充，更好的控制栅极的高度以及均匀性；同时，所述存储单元区的栅极高度不由蚀刻来决定，所述多晶硅层的厚度和均匀性得到更好的控制，有利于工艺窗口和器件均匀性的控制，提高了或非型闪存器件的可靠性。
2、本发明的或非型闪存器件，由于采用本发明提供的所述或非型闪存器件的制造方法，从而有效降低栅极的高度，进而降低所述存储单元区的深宽比，有利于后续层间介质的填充，更好的控制栅极的高度以及均匀性。
附图说明
图1a～1e是现有的或非型闪存器件的制造方法中的器件示意图；
图2是本发明一实施例的或非型闪存器件的制造方法的流程图；
图3a～3e是本发明一实施例的或非型闪存器件的制造方法中的器件示意图；
图4是本发明一实施例的或非型闪存器件的示意图。
其中，附图1a～4的附图标记说明如下：
11，31-硅衬底；12，32-氧化物层；13，33-浮栅层；14，34-栅间介质层；15，35-多晶硅层；21，41-存储单元区的栅极；22，42-外围器件区的栅极；23，24，43-第一侧墙；36-介电层；37-硅外延层；38-氧化物层；39-氮化物层；40-氧化物层；44-第二侧墙。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图2～4对本发明提出的或非型闪存器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种或非型闪存器件的制造方法，参阅图2，图2是本发明一实施例的或非型闪存器件的制造方法的流程图，所述或非型闪存器件的制造方法包括：
S1：提供一包括存储单元区和外围器件区的晶圆片，去除外围器件区上的栅间介质层和浮栅层，在所述晶圆片上沉积一多晶硅层，然后再在多晶硅层上沉积一介电层；
S2：蚀刻去除外围器件区的介电层；
S3：在外围器件区的表面进行硅沉积；
S4：在所述晶圆片上形成所述存储单元区的栅极和所述外围器件区的栅极；
S5：对所述晶圆片进行第一次侧墙沉积与第一次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的侧壁上形成氧化物-氮化物-氧化物结构的第一侧墙；
S6：分别对所述存储单元区和外围器件区进行轻浅掺杂离子注入，以使所述存储单元区的栅极之间的硅衬底中以及所述外围器件区的栅极两边的硅衬底中形成有源区；
S7：对所述晶圆片进行第二次侧墙沉积与第二次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的所述第一侧墙外围形成由氮化物层组成的第二侧墙。
S8：蚀刻去除所述存储单元区的栅极顶部以及所述外围器件区的栅极顶部的氮化物；
S9：蚀刻去除所述存储单元区的栅极顶部的介电层。
下面参阅图3a～3e更为详细地介绍本实施例提供的闪存器件的制造方法，图3a～3e为图2所示的或非型闪存器件的制造方法中的器件示意图。
首先，按照步骤S1，提供一包括存储单元区和外围器件区的晶圆片，所述存储单元区和所述外围器件区自下而上依次包括硅衬底层31、氧化层32、浮栅层33和栅间介质层34，所述栅间介质层34为氧化物-氮化物-氧化物的结构，通过光刻打开外围器件区并去除外围器件区上的栅间介质层34和浮栅层33，在所述晶圆片上沉积一多晶硅层35，所述多晶硅层35的厚度根据或非型闪存器件的要求决定，然后再沉积一介电层36；
然后，按照步骤S2，通过光刻打开外围器件区，通过蚀刻去除外围器件区的介电层36，参阅图3a；
然后，按照步骤S3，通过外延生长的方式，在外围器件区表面进行硅沉积，所述外围器件区的多晶硅层35上方形成一硅外延层37，参阅图3b，同时，在所述存储单元区中，由于多晶硅层35顶部有一层介电层36，因此，所述存储单元区的多晶硅层35不会发生增厚。
然后，按照步骤S4，在所述晶圆片上形成所述存储单元区和所述外围器件区的栅极，参阅图3c，具体地，通过光刻定义出所述存储单元区的栅极的图形，通过蚀刻产生所述存储单元区的栅极41，再通过光刻定义出所述外围器件区的栅极图形，通过蚀刻产生所述外围器件区的栅极42，所述存储单元区的栅极自下而上依次包括氧化物层32、浮栅层33、栅间介质层34、多晶硅层35以及介电层36，所述外围器件区的栅极自下而上依次包括氧化物层32、多晶硅层35、硅外延层37；
然后，按照步骤S5，对所述晶圆片进行第一次侧墙蚀刻与第一次侧墙沉积，参阅图3d，具体地：
先对所述晶圆片进行第一次侧墙沉积，所述晶圆片上形成氧化物层38-氮化物层39-氧化物层40的结构，所述存储单元区的所述栅极41和所述外围器件区的所述栅极42被所述氧化物层38-氮化物层39-氧化物层40的结构包裹，所述栅极之间裸露的硅衬底31覆盖一层氧化物层38-氮化物层39-氧化物层40结构；
再对所述晶圆片进行第一次侧墙蚀刻，所述存储单元区的所述栅极41的顶部和所述外围器件区的所述栅极42的顶部的氧化物层38-氮化物层39-氧化物层40结构被蚀刻掉，所述栅极之间的硅衬底31上的氧化物层38-氮化物层39-氧化物层40结构被蚀刻掉，所述存储单元区的栅极和所述外围器件区的栅极的侧壁上形成第一侧墙43，即所述第一侧墙由氧化物层38-氮化物层39-氧化物层40构成；
然后，按照步骤S6，分别对所述存储单元区和所述外围器件区进行轻浅掺杂离子注入，在所述存储单元区的栅极41之间裸露的硅衬底31以及所述外围器件区的栅极42两边的硅衬底31中形成有源区，所述硅衬底31被所述栅极和所述第一侧墙43阻挡的部分未被注入离子，由于所述存储单元区的栅极41顶部为一介电层36，在轻浅掺杂离子注入的过程中，所述介电层36对离子起阻挡作用，因此不会发生离子击穿多晶硅层35与浮栅层33之间的栅间介质层34而注入到浮栅层33的问题；同时，与现有技术相比，参阅图1d，图1d是现有技术的或非型闪存器件的示意图，本实施例的所述外围器件区的栅极42的高度更高，因此在轻浅掺杂离子注入过程中，所述外围器件区的栅极42底部的氧化物层32受到更厚的多晶硅层35以及硅外延层37的保护，不会受到离子的轰击而损坏；
然后，按照步骤S7，对所述晶圆片进行第二次侧墙沉积与第二次侧墙蚀刻，以使所述存储单元区的栅极41和所述外围器件区的栅极42的所述第一侧墙外围形成由氮化物层组成的第二侧墙；
然后，按照步骤S8，蚀刻去除所述存储单元区的栅极41顶部以及所述外围器件区的栅极42顶部的氮化物；
最后，按照步骤S9，通过蚀刻去除所述存储单元区的栅极41顶部的介电层，此时，所述或非型闪存器件的示意图参阅图3e。
其中，所述介电层可以为氧化物。
其中，所述氧化物可以为氧化硅，所述氮化物可以为氮化硅。
从上述步骤S1～S8中可知，本发明的技术方案通过在多晶硅沉积后又沉积一介电层，作为后续离子注入的阻挡层，防止离子注入击穿，并在后续的步骤去除所述介电层，从而有效降低栅极的高度，进而降低所述存储单元区的深宽比，有利于后续层间介质的填充，降低了层间介质填充工艺中大能量的高密度等离子体(HDP High Density Plasma)进行淀积(dep)和蚀刻(sput)工艺的次数，更好的控制栅极的高度以及均匀性；同时，所述存储单元区的栅极高度不由蚀刻来决定，所述多晶硅层的厚度和均匀性得到更好的控制，有利于工艺窗口和器件均匀性的控制，提高了或非型闪存器件的可靠性。
综上所述，本发明提供的或非型闪存器件的制造方法，包括：提供一包括存储单元区和外围器件区的晶圆片，去除所述外围器件区上的栅间介质层和浮栅层，在所述晶圆片上沉积一多晶硅层，然后再在多晶硅层上沉积一介电层；蚀刻去除所述外围器件区的介电层；在所述外围器件区的表面进行硅沉积；在所述晶圆片上形成所述存储单元区的栅极和所述外围器件区的栅极；对所述晶圆片进行第一次侧墙沉积与第一次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的侧壁上形成氧化物-氮化物-氧化物结构的第一侧墙；分别对所述存储单元区和所述外围器件区进行轻浅掺杂离子注入，以使所述存储单元区的栅极之间的硅衬底中以及所述外围器件区的栅极两边的硅衬底中形成有源区；对所述晶圆片进行第二次侧墙沉积与第二次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的所述第一侧墙外围形成由氮化物层组成的第二侧墙。蚀刻去除所述存储单元区的栅极顶部以及所述外围器件区的栅极顶部的氮化物；蚀刻去除所述存储单元区的栅极顶部的介电层。通过本发明的技术方案，有效减薄存储器件的栅极厚度，不会发生离子注入的击穿，同时存储单元区的栅极厚度不通过蚀刻来决定，厚度和均匀性能得到更好的控制，有利于工艺窗口和器件均匀性的控制。
本发明一实施例提供一种或非型闪存器件，所述或非型闪存器件包括存储单元区和外围器件区，所述存储单元区和所述外围器件区设置于一硅衬底上，所述存储单元区包括栅极，所述存储单元区的所述栅极之间的硅衬底中设置有有源区，所述存储单元区的栅极的侧壁上设置一侧墙；所述外围器件区包括栅极，所述外围器件区的栅极的两边的硅衬底中设置有有源区，所述外围器件区的所述栅极的侧壁上设置有侧墙。
下面参阅图4详细描述本实施例提供的或非型闪存器件：
所述存储单元区的所述栅极41自下而上依次包括氧化物层、浮栅层、栅间介质层以及多晶硅层，与现有技术相比，参阅图1d，图1d为现有或非型闪存器件的存储单元区的器件示意图，本实施例的或非型闪存器件的存储区单元的栅极41和侧墙(包括第一侧墙43和第二侧墙44)的高度更低，因此所述存储单元区的深宽比由于深度的降低而降低，有利于后续层间介质的填充。
所述外围器件区的所述栅极42依次包括氧化物层、多晶硅层以及硅外延层，与现有技术相比，参阅图1d，图1d是现有的或非型闪存器件的外围器件区的器件示意图，本实施例的所述栅极42的高度更高，在轻浅掺杂离子注入过程中，所述外围器件区的栅极42底部的氧化物层受到更厚的多晶硅层以及硅外延层的保护，不会受到离子的轰击而损坏。
综上所述，本发明提供的或非型闪存器件，采用本发明提供的或非型闪存器件制造方法形成。本发明提供的或非型闪存器件有效降低栅极的高度，进而降低所述存储单元区的深宽比，有利于后续层间介质的填充，更好的控制栅极的高度以及均匀性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种或非型闪存器件的制造方法，其特征在于，包括：
S1：提供一包括存储单元区和外围器件区的晶圆片，去除所述外围器件区上的栅间介质层和浮栅层，在所述晶圆片上沉积一多晶硅层，然后再在多晶硅层上沉积一介电层；
S2：蚀刻去除所述外围器件区的介电层；
S3：在所述外围器件区的表面进行硅沉积；
S4：在所述晶圆片上形成所述存储单元区的栅极和所述外围器件区的栅极；
S5：对所述晶圆片进行第一次侧墙沉积与第一次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的侧壁上形成氧化物-氮化物-氧化物结构的第一侧墙；
S6：分别对所述存储单元区和所述外围器件区进行轻浅掺杂离子注入，以使所述存储单元区的栅极之间的硅衬底中以及所述外围器件区的栅极两边的硅衬底中形成有源区;
S7：对所述晶圆片进行第二次侧墙沉积与第二次侧墙蚀刻，以使所述存储单元区的栅极和所述外围器件区的栅极的所述第一侧墙外围形成由氮化物层组成的第二侧墙；
S8：蚀刻去除所述存储单元区的栅极顶部以及所述外围器件区的栅极顶部的氮化物；
S9：蚀刻去除所述存储单元区的栅极顶部的介电层。
2.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，在S1中，去除所述外围器件区上的栅间介质层和浮栅层所用的方法为蚀刻。
3.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，所述S4中具体包括：先通过光刻定义出所述存储单元区的栅极图形，通过蚀刻产生所述存储单元区的所述栅极；通过光刻定义出所述外围器件区的栅极图形，通过蚀刻产生所述外围器件区的所述栅极。
4.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，所述S3中，所述硅沉积采用的方式为外延生长。
5.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，所述的氧化物为氧化硅，所述的氮化物为氮化硅。
6.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，所述介电层为一氧化物层。
7.如权利要求1所述的或非型闪存器件的制造方法，其特征在于，在S1中，所述栅间介质层为一氧化物-氮化物-氧化物结构。
8.一种或非型闪存器件，其特征在于，采取权利要求1~7中任一项所述的或非型闪存器件的制造方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110209863.XA CN113013170B (zh) | 2021-02-24 | 2021-02-24 | 或非型闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110209863.XA CN113013170B (zh) | 2021-02-24 | 2021-02-24 | 或非型闪存器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113013170A CN113013170A (zh) | 2021-06-22 |
| CN113013170B true CN113013170B (zh) | 2024-04-19 |
Family
ID=76387137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110209863.XA Active CN113013170B (zh) | 2021-02-24 | 2021-02-24 | 或非型闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113013170B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097709A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的形成方法 |
| CN108364952A (zh) * | 2018-01-29 | 2018-08-03 | 上海华力微电子有限公司 | 闪存的制造方法 |
| CN111785724A (zh) * | 2020-08-28 | 2020-10-16 | 上海华力微电子有限公司 | 闪存器件的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393205B1 (ko) * | 2000-05-30 | 2003-07-31 | 삼성전자주식회사 | 자기정렬 콘택구조를 가진 메모리영역과 샐리사이디드된듀얼 게이트 구조의 로직영역이 병합된 ｍｍｌ 반도체소자 및 그 제조방법 |
| JP2008010483A (ja) * | 2006-06-27 | 2008-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2021
- 2021-02-24 CN CN202110209863.XA patent/CN113013170B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097709A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的形成方法 |
| CN108364952A (zh) * | 2018-01-29 | 2018-08-03 | 上海华力微电子有限公司 | 闪存的制造方法 |
| CN111785724A (zh) * | 2020-08-28 | 2020-10-16 | 上海华力微电子有限公司 | 闪存器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113013170A (zh) | 2021-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402493B2 (en) | Method for forming non-volatile memory devices | |
| US7427533B2 (en) | Methods of fabricating semiconductor devices including trench device isolation layers having protective insulating layers and related devices | |
| US20090117725A1 (en) | Method of manufacturing flash memory device | |
| US6248635B1 (en) | Process for fabricating a bit-line in a monos device using a dual layer hard mask | |
| KR100426487B1 (ko) | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 | |
| CN211480027U (zh) | 一种非易失性存储器结构 | |
| US6969653B2 (en) | Methods of manufacturing and-type flash memory devices | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| CN113013170B (zh) | 或非型闪存器件及其制造方法 | |
| US20080128778A1 (en) | Method Of Manufacturing A Flash Memory Device | |
| KR20040055360A (ko) | 플래쉬 메모리의 제조방법 | |
| US6303959B1 (en) | Semiconductor device having reduced source leakage during source erase | |
| CN100468704C (zh) | Sonos快闪存储器的制作方法 | |
| CN111463213A (zh) | 一种非易失性闪存器件及其制备方法 | |
| CN113161361B (zh) | 或非型闪存器件及其制造方法 | |
| KR100549591B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| KR101034407B1 (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
| KR100806040B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN109524407B (zh) | 存储器及其制造方法 | |
| KR100946120B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| CN102087964B (zh) | Sonos结构及其形成方法 | |
| CN112750784A (zh) | 改善分栅快闪存储器串扰失效的工艺制造方法 | |
| KR100568856B1 (ko) | 비휘발성 반도체 메모리소자 제조방법 | |
| KR100559996B1 (ko) | 플래시 메모리 제조 방법 | |
| CN116546820A (zh) | 一种sonos存储器的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |