CN102087964B - Sonos结构及其形成方法 - Google Patents
Sonos结构及其形成方法 Download PDFInfo
- Publication number
- CN102087964B CN102087964B CN2009101999924A CN200910199992A CN102087964B CN 102087964 B CN102087964 B CN 102087964B CN 2009101999924 A CN2009101999924 A CN 2009101999924A CN 200910199992 A CN200910199992 A CN 200910199992A CN 102087964 B CN102087964 B CN 102087964B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- dielectric layer
- semiconductor substrate
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种SONOS结构及其形成方法，其中SONOS结构的形成方法包括：提供半导体衬底；在所述半导体衬底内形成沟槽；在形成有沟槽的半导体衬底内形成阱区；在所述沟槽侧壁和底部形成第一介质层；在所述沟槽的两个内角形成分离的捕获电荷层且所述捕获电荷层位于第一介质层表面；在所述捕获电荷层表面形成第二介质层；在所述第一介质层和第二介质层表面形成多晶硅层，所述多晶硅层填充所述沟槽；在所述阱区内形成位于沟槽两侧的源极区和漏极区。本发明提供的SONOS结构具有每单元2-bit的功能，并且单元的bit分辨率高。
Description
技术领域
本发明涉及半导体制造领域，特别涉及SONOS结构及其形成方法。
背景技术
通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在电中断时仍可保存其数据。与其它的非易失性存储技术(例如，磁盘驱动器)相比，非易失性半导体存储器相对较小。因此，非易失性存储器已广泛地应用于移动通信系统、存储卡等。
近来，已经提出了具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的非易失性存储器，即SONOS快闪存储器。SONOS快闪存储器具有很薄的单元，其便于制造且容易结合至例如集成电路的外围区域(peripheral region)和/或逻辑区域(logic region)中。
在专利号为US6797565的美国专利可以发现现有技术中SONOS快闪存储器的制作方法，请参考附图1至附图6所示，首先，参考附图1，提供半导体衬底200，并在所述半导体衬底200上形成介质层-捕获电荷层-介质层的三层堆叠结构210，所述三层堆叠结构210包括形成在半导体衬底200上的介质层210a，形成在介质层210a上的捕获电荷层210b以及形成在210b上的介质层210c。
参考附图2所示，在三层堆叠结构210上依次形成第一多晶硅层220和腐蚀阻挡层230，并在腐蚀阻挡层230上形成光刻胶层280，并曝光、显影光刻胶层280形成开口，以光刻胶为掩膜，依次刻蚀腐蚀阻挡层230、第一多晶硅层220以及介质层-捕获电荷层-介质层的三层堆叠结构210，直至曝露出半导体衬底200，所述光刻胶开口的位置与半导体衬底200内需要形成源极和漏极的位置相对应。
参考附图3所示，以光刻胶层280为掩膜，在半导体衬底200中进行离子注入，形成源极240和漏极250。参考附图4所示，去除光刻胶层280，并在源极240和漏极250区域对应的半导体衬底200上以及腐蚀阻挡层230的表面形成介电层260，并采用化学机械抛光工艺平坦化介电层260，直至完全曝露出腐蚀阻挡层230的表面。
参考附图5所示，去除腐蚀阻挡层230，只留下第一多晶硅层220。参考附图6所示，在第一多晶硅层220以及介电层260上形成第二多晶硅层270，第二多晶硅层270的厚度应该完全覆盖介电层260。参考附图7所示，在第二多晶硅层270上形成光刻胶层(图中未示出)，并曝光显影所述光刻胶层形成开口，并以光刻胶为掩膜，刻蚀第二多晶硅层270，使第二多晶硅层270将SONOS快闪存储器的各个栅极结构连接起来，形成字线，刻蚀第二多晶硅层270之后，一般会进行快速热退火工艺，以修复刻蚀第二多晶硅层270过程中对多晶硅层的晶格损伤，所述快速热退火工艺为：在700至1200℃的工艺条件下退火4至7秒，最后，去除所述光刻胶层。
现有技术中SONOS快闪存储器会在捕获电荷层210b深阱中局部存储电荷，注入沟道热载流子用于编程，参考图7，SONOS结构能够将沟道热载流子捕获存储在单元201和单元202，实现每单元2-bit功能。
随着半导体集成度的进一步发展，现有SONOS结构的单元201和单元202也越来越接近，存储在单元201和单元202的电荷会随着日益缩小的单元201和单元202距离而导致分辨率下降，严重时甚至导致SONOS结构失效。
发明内容
本发明解决的问题是随着半导体集成度的发展导致SONOS结构每单元2-bit接近而失效的问题。
为解决上述问题，本发明提供了的一种SONOS结构，包括：半导体衬底；形成在半导体衬底内的阱区；形成在阱区内的沟槽；形成在沟槽侧壁和底部的第一介质层；位于所述沟槽的两个内角的分离的捕获电荷层且所述捕获电荷层位于第一介质层表面；位于所述捕获电荷层表面的第二介质层；位于所述第一介质层和第二介质层表面形成多晶硅层且所述多晶硅层填充所述沟槽；位于所述阱区内且位于沟槽两侧的源极区和漏极区。
可选的，所述第一介质层的材料为氧化硅。
可选的，所述捕获电荷层的材料为氮化硅。
可选的，所述第二介质层的材料为氧化硅。
本发明还提供了SONOS结构形成方法，包括：提供半导体衬底；在所述半导体衬底内形成沟槽；在形成有沟槽的半导体衬底内形成阱区；在所述沟槽侧壁和底部形成第一介质层；在所述沟槽的两个内角形成分离的捕获电荷层且所述捕获电荷层位于第一介质层表面；在所述捕获电荷层表面形成第二介质层；在所述第一介质层和第二介质层表面形成多晶硅层，所述多晶硅层填充所述沟槽；在所述阱区内形成位于沟槽两侧的源极区和漏极区。
可选的，所述第一介质层的材料为氧化硅。
可选的，所述捕获电荷层的材料为氮化硅。
可选的，所述第二介质层的材料为氧化硅。
可选的，所述形成分离的捕获电荷层的步骤包括：在所述沟槽内形成位于第一介质层表面的氮化硅层；采用等离子体刻蚀工艺刻蚀氮化硅层，在所述沟槽的两个内角形成分离的捕获电荷层。
可选的，形成捕获电荷层的等离子体刻蚀工艺采用同向等离子体刻蚀工艺。
可选的，所述形成捕获电荷层的同向等离子体刻蚀工艺的工艺条件为：选用在所述沟槽中间位置刻蚀速率比沟槽边缘位置刻蚀速率快的刻蚀条件。
与现有技术相比，本发明具有以下优点：本发明提供的SONOS结构和形成SONOS结构的方法，形成了分离的第一介质层-捕获电荷层-第二介质层的三层堆叠结构，所述第一介质层-捕获电荷层-第二介质层位于所述沟槽的两个内角，形成的每单元2-bit的SONOS结构，避免了现有的SONOS结构随着半导体集成度的进一步发展，每单元2-bit功能会随着日益缩小的单元距离而导致分辨率下降，严重时甚至导致SONOS结构失效，并且本发明提供SONOS结构的第一介质层-捕获电荷层-第二介质层形成在半导体衬底内，不需要通过光刻胶来定义特征尺寸，能够进一步的降低第一介质层-捕获电荷层-第二介质层的特征尺寸。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图6是现有技术中SONOS快闪存储器的制作方法；
图7是现有技术形成的SONOS结构将沟道热载流子捕获存储在单元内，实现每单元2-bit功能的示意图；
图8是本发明提供的SONOS结构形成方法的一实施例的流程示意图；
图9至图16为本发明提供的SONOS结构形成方法的一实施例的示意图。
具体实施方式
由背景技术可知，现有的SONOS结构随着半导体集成度的进一步发展，每单元2-bit功能会随着日益缩小的单元201和单元202距离而导致分辨率下降，严重时甚至导致SONOS结构失效。
为此，本发明提出一种先进的SONOS结构，包括：半导体衬底；形成在半导体衬底内的阱区；形成在阱区内的沟槽；形成在沟槽侧壁和底部的第一介质层；位于所述沟槽的两个内角的分离的捕获电荷层且所述捕获电荷层位于第一介质层表面；位于所述捕获电荷层表面的第二介质层；位于所述第一介质层和第二介质层表面形成多晶硅层且所述多晶硅层填充所述沟槽；位于所述阱区内且位于沟槽两侧的源极区和漏极区。
本发明还提出一种先进的SONOS结构形成方法，包括：提供半导体衬底；在所述半导体衬底内形成沟槽；在形成有沟槽的半导体衬底内形成阱区；在所述沟槽侧壁和底部形成第一介质层；在所述沟槽的两个内角形成分离的捕获电荷层且所述捕获电荷层位于第一介质层表面；在所述捕获电荷层表面形成第二介质层；在所述第一介质层和第二介质层表面形成多晶硅层，所述多晶硅层填充所述沟槽；在所述阱区内形成位于沟槽两侧的源极区和漏极区。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图8是本发明提供的SONOS结构形成方法的一实施例的流程示意图，图9至图16为本发明提供的SONOS结构形成方法的一实施例的示意图。下面结合图8至图16对本发明的SONOS结构形成方法进行说明。
步骤S101，提供半导体衬底。
参考图9，所述半导体衬底100可以是单晶硅、多晶硅或非晶硅；所述衬底100也可以是硅、锗、砷化镓或硅锗化合物；该半导体衬底100还可以具有外延层或绝缘层上硅结构；所述的半导体衬底100还可以是其它半导体材料，这里不再一一列举。
在本实施例中，所述半导体衬底100选用硼掺杂的硅衬底。
步骤S102，在所述半导体衬底100内形成沟槽。
请参考图10，所述沟槽101的形成工艺可以为图形化工艺，具体步骤包括：在所述半导体衬底100表面旋涂上光刻胶，并曝光、显影形成第一光刻胶图形(未图示)。所述光刻胶可以通过例如旋转涂布等方式在述半导体衬底100表面形成。在涂布光刻胶之后，通过曝光将掩膜图形从掩膜版上转移到光刻胶上，并利用显影液将相应部位的光刻胶去除以形成第一光刻胶图形。
以所述第一光刻胶图形为掩膜，采用等离子体刻蚀工艺去除部分所述半导体衬底100，直至形成所述沟槽101。去除半导体衬底100的厚度可以由制备的SONOS结构参数决定。
形成沟槽101后，采用灰化工艺或者化学试剂去除工艺去除所述第一光刻胶图形。
步骤S103，在形成有沟槽101的半导体衬底100内形成阱区。
请参考图11，所述阱区110的形成工艺可以为离子注入工艺，在一实施例中，所述阱区110的形成工艺采用注入p型离子，比如可以为硼离子，注入能量和注入剂量可以根据制造SONOS结构的参数而设定，直至形成P阱110。
在另一实施例中，所述阱区110的形成工艺采用注入n型离子，比如可以为磷离子，注入能量和注入剂量可以根据制造SONOS结构的参数而设定，直至形成n阱110。
在其他的实施例中，所述阱区110还可以采用多次离子注入，直至形成阱区110，在此特地说明，不应过分限制本发明的保护范围。
步骤S104，在所述沟槽侧壁和底部形成第一介质层。
参考图12，所述第一介质层120材料为氧化硅；所述第一介质层120的形成步骤包括：采用沉积工艺在所述沟槽101侧壁和底部以及半导体衬底100表面形成氧化硅层(未图示)，所述沉积工艺可以为化学气相沉积工艺。
在氧化硅层形成保护述沟槽101侧壁和底部的光刻胶层；采用刻蚀工艺去除半导体衬底100表面的氧化硅层，保留所述沟槽101侧壁和底部的氧化硅层；去除光刻胶层，在所述沟槽101侧壁和底部形成第一介质层120。
步骤S105，在所述沟槽101的两个内角形成分离的捕获电荷层且所述捕获电荷层位于第一介质层120表面。
参考图13，所述捕获电荷层130材料选自氮化硅。
所述捕获电荷层130的形成工艺步骤包括：在所述沟槽101内形成位于第一介质层120表面的氮化硅层(未图示)。
采用等离子体刻蚀工艺刻蚀氮化硅层，在所述沟槽101的两个内角形成分离的捕获电荷层130。
需要特别指出的是，所述等离子体刻蚀工艺采用同向等离子体刻蚀工艺，并选用在沟槽101中间位置刻蚀速率比沟槽101边缘位置刻蚀速率快的刻蚀条件，使得沟槽101中间位置的氮化硅层完全去除后，所述沟槽的两个内角的氮化硅仍然保留。
步骤S106，在所述捕获电荷层130表面形成第二介质层。
参考图14，所述第二介质层140材料选自氧化硅层，所述第二介质层140的形成步骤可以参考步骤S104中第一介质层120的形成步骤，在这里不再赘述。
步骤S106完成后，形成了分别位于所述沟槽101的两个内角的第一介质层120-捕获电荷层130-第二介质层140的三层堆叠结构。
步骤S107，在所述第一介质层和第二介质层表面形成多晶硅层，所述多晶硅层填充所述沟槽101。
参考图15，所述多晶硅层150的形成工艺可以是现有的多晶硅沉积工艺，采用化学气相沉积工艺，沉积多晶硅薄膜；然后采用化学机械抛光工艺去除部分多晶硅薄膜和半导体衬底100，形成填充所述沟槽101的多晶硅层150。
步骤S108，在所述阱区110内形成位于沟槽101两侧的源极区和漏极区。
参考图16，所述源极区161和漏极区162的形成工艺可以采用离子注入，所述离子注入的离子类型与阱区110的离子类型相反。
若阱区110的离子类型为n型，所述述源极区161和漏极区162的离子注入为p型；若阱区110的离子类型为p型，所述述源极区161和漏极区162的离子注入为n型。
采用上述工艺形成的SONOS结构，包括：半导体衬底100；形成在半导体衬底100内的阱区110；形成在阱区110内的沟槽101；形成在沟槽101侧壁和底部的第一介质层120；位于所述沟槽101的两个内角的分离的捕获电荷层且所述捕获电荷层130位于第一介质层120表面；位于所述捕获电荷层130表面的第二介质层140；位于所述第一介质层120和第二介质层130表面形成多晶硅层150且所述多晶硅层150填充所述沟槽101；位于所述阱区110内且位于沟槽101两侧的源极区161和漏极区162。
本发明提供的SONOS结构和形成SONOS结构的方法，形成了分离的第一介质层120-捕获电荷层130-第二介质层140的三层堆叠结构，所述第一介质层120-捕获电荷层130-第二介质层140位于所述沟槽101的两个内角，形成了每单元2-bit的SONOS结构，避免了现有的SONOS结构随着半导体集成度的进一步发展，每单元2-bit功能会随着日益缩小的单元201和单元202距离而导致分辨率下降，严重时甚至导致SONOS结构失效，并且本发明提供SONOS结构的第一介质层120-捕获电荷层130-第二介质层140形成在半导体衬底100内，不需要通过光刻胶来定义特征尺寸，能够进一步的降低第一介质层120-捕获电荷层130-第二介质层140的特征尺寸。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (5)
1.一种SONOS结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底内形成沟槽；
在形成有沟槽的半导体衬底内形成阱区；
在所述沟槽侧壁和底部形成第一介质层；
在所述沟槽的两个内角形成分离的捕获电荷层且所述捕获电荷层位于第一介质层表面，形成捕获电荷层的等离子体刻蚀工艺采用同向等离子体刻蚀工艺，所述形成捕获电荷层的同向等离子体刻蚀工艺的工艺条件为：选用在所述沟槽中间位置刻蚀速率比沟槽边缘位置刻蚀速率快的刻蚀条件；
在所述捕获电荷层表面形成第二介质层；
在所述第一介质层和第二介质层表面形成多晶硅层，所述多晶硅层填充所述沟槽；
在所述阱区内形成位于沟槽两侧的源极区和漏极区。
2.如权利要求1所述的SONOS结构的形成方法，其特征在于，所述第一介质层的材料为氧化硅。
3.如权利要求1所述的SONOS结构的形成方法，其特征在于，所述捕获电荷层的材料为氮化硅。
4.如权利要求1所述的SONOS结构的形成方法，其特征在于，所述第二介质层的材料为氧化硅。
5.如权利要求1所述的SONOS结构的形成方法，其特征在于，所述形成分离的捕获电荷层的步骤包括：在所述沟槽内形成位于第一介质层表面的氮化硅层；采用等离子体刻蚀工艺刻蚀氮化硅层，在所述沟槽的两个内角形成分离的捕获电荷层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101999924A CN102087964B (zh) | 2009-12-04 | 2009-12-04 | Sonos结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101999924A CN102087964B (zh) | 2009-12-04 | 2009-12-04 | Sonos结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102087964A CN102087964A (zh) | 2011-06-08 |
| CN102087964B true CN102087964B (zh) | 2012-08-22 |
Family
ID=44099691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101999924A Expired - Fee Related CN102087964B (zh) | 2009-12-04 | 2009-12-04 | Sonos结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102087964B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI679752B (zh) * | 2018-12-18 | 2019-12-11 | 力晶積成電子製造股份有限公司 | 記憶體元件及其製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7211858B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Split gate storage device including a horizontal first gate and a vertical second gate in a trench |
-
2009
- 2009-12-04 CN CN2009101999924A patent/CN102087964B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7211858B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Split gate storage device including a horizontal first gate and a vertical second gate in a trench |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102087964A (zh) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11631691B2 (en) | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same | |
| JP3159850B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US8637913B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US8760909B2 (en) | Memory and manufacturing method thereof | |
| US20110300699A1 (en) | Fabrication of a memory with two self-aligned independent gates | |
| CN105826273A (zh) | 闪存器件及其制造方法 | |
| KR20130045041A (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN107039446B (zh) | 半导体结构及其形成方法 | |
| US20090008698A1 (en) | Nonvolatile memory device and method for fabricating the sam | |
| CN100517655C (zh) | Sonos快闪存储器及其制作方法 | |
| CN109461734A (zh) | 半导体器件的制造方法以及存储器的制造方法 | |
| CN108807392A (zh) | 快闪存储器及其制造方法 | |
| CN102087964B (zh) | Sonos结构及其形成方法 | |
| KR100593599B1 (ko) | 반도체 소자의 제조 방법 | |
| CN100468704C (zh) | Sonos快闪存储器的制作方法 | |
| JP2012004562A (ja) | 垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法 | |
| CN106783865B (zh) | 一种存储单元的制作方法 | |
| CN101183665B (zh) | 硅－氧化物－氮化物－氧化物－硅快闪存储器及其制作方法 | |
| CN110112132B (zh) | 分栅式存储器及其制作方法 | |
| CN112420730A (zh) | 半导体工艺和半导体结构 | |
| CN100517657C (zh) | Sonos快闪存储器的制作方法 | |
| CN101246856B (zh) | Sonos快闪存储器的制作方法 | |
| KR20080060486A (ko) | 플래시 메모리 및 그 제조 방법 | |
| CN113013170B (zh) | 或非型闪存器件及其制造方法 | |
| US7968407B2 (en) | Methods of manufacturing semiconductor memory devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121107 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120822 Termination date: 20191204 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |