JP2012004562A - 垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法 - Google Patents

垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法 Download PDF

Info

Publication number
JP2012004562A
JP2012004562A JP2011128308A JP2011128308A JP2012004562A JP 2012004562 A JP2012004562 A JP 2012004562A JP 2011128308 A JP2011128308 A JP 2011128308A JP 2011128308 A JP2011128308 A JP 2011128308A JP 2012004562 A JP2012004562 A JP 2012004562A
Authority
JP
Japan
Prior art keywords
region
forming
semiconductor substrate
impurity
film pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011128308A
Other languages
English (en)
Inventor
Yong-Seok Eun
ヨング セオク エウン
Tae-Gyun Kim
泰 均 金
Kyong-Bong Noh
キョング 奉 盧
Eun Shil Park
恩 實 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2012004562A publication Critical patent/JP2012004562A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

【課題】位置及び不純物濃度を精密に制御できるようにする垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法を提供すること。
【解決手段】半導体基板に対するイオン注入を行って半導体基板の下部に不純物イオン接合領域を形成するステップと、そして、半導体基板に対するエッチングによりトレンチを形成し、エッチングは、不純物イオン接合領域の一部が除去されるようにして、不純物イオン接合領域のうち、除去されずに残っている領域がトレンチ下部で露出して埋め込みビットライン接合領域として機能するように行うステップとを含むことを特徴とする。
【選択図】図３

Description

本発明は、半導体素子の製造方法に関し、特に、垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法に関する。
近年、モバイル機器の普及が拡大され、デジタル家電製品が次第に小型化するにつれて、モバイル機器やデジタル家電製品を構成する半導体素子の集積度も急激に増加している。特に、ＤＲＡＭ素子やフラッシュメモリ素子の場合、限定された空間内にさらに多量の情報を格納するために様々な試みがなされている。一般に、ＤＲＡＭ素子は、トランジスタとキャパシタとで構成されるが、トランジスタは、シリコン半導体基板に形成され、その上にキャパシタが配置される積層型構造を有する。
トランジスタとキャパシタとの電気的接続のために、下部のトランジスタのソース領域と上部のキャパシタの下部電極との間にはストレージノードコンタクトが配置される。また、トランジスタのドレイン領域は、ビットラインコンタクトを介してビットラインと電気的に接続される。このように、平面（planar）構造のトランジスタと、その上にキャパシタを配置させる構造において、トランジスタとキャパシタとの間にはワードライン、ビットラインのような信号伝送のための膜が配置されるが、この膜が占める空間のため、キャパシタの容量を増大させるのに限界をみせている状況である。さらに、平面構造のトランジスタは、ゲート幅が４０ｎｍ以下に狭くなると、より多くの電力が消費され、ソース領域とドレイン領域との間での漏れ電流であるボディ電流（body current）の量が急激に増加するという問題がある。したがって、最近には垂直型トランジスタに対する研究が活発になされている。
図１は、垂直型トランジスタの基本概念を説明するために示した図である。図１に示すように、垂直型トランジスタ１００は、シリコン半導体基板１１０の下部一側面にドレイン領域１１２が配置され、シリコン半導体基板１１０の上部一側面にソース領域１１４が配置される構造を有する。ドレイン領域１１２とソース領域１１４との間にはチャネル領域１１６が形成され、チャネル領域１１６上のシリコン半導体基板１１０の側面上にはゲート絶縁膜１１８及びゲート電極１２０が順次配置される。このような垂直型トランジスタ１００をＤＲＡＭ素子に適用させる場合、ドレイン領域１１２にはビットライン（bit line）が接続され、ソース領域１１４にはストレージノード（storage node）が接続される。このとき、ビットラインは、シリコン半導体基板１１０の下部側面に埋め込まれた形で配置されるので、上部のストレージノードが形成される空間を減少させず、これにより、高い集積度にもかかわらず、データ格納能力を向上させることができるようになる。また、ビットラインが埋め込まれた形で配置されることにより、ビットライン寄生キャパシタンスが減少し、このため、ストレージノードの高さをほぼ１／２ないし１／３まで低めることができるという利点を提供する。
ところが、このような垂直型トランジスタを形成するためには、シリコン半導体基板１１０の下部一側面にドレイン領域１１２を形成しなければならないが、この過程が容易ではないという問題がある。ドレイン領域１１２を形成する過程の一例を説明すれば、まず、ドレイン領域１１２を形成する前に、ドレイン領域１１２が形成されるシリコン基板１１０の下部一側面を開口（open）させる。そして、この開口した領域に接触するように不純物が高濃度でドーピングされた金属膜を形成する。次に、この金属膜内にドーピングされている不純物をシリコン半導体基板１１０に拡散させることにより、ドレイン領域１１２を形成することができる。
しかし、このとき、ドレイン領域１１２の形成のために開口させる位置が正確でない場合、セルしきい電圧が大きく変化する問題が発生する。一例として、ドレイン領域１１２の形成のために開口する位置があまり低い場合、ドレイン領域１１２がゲート電極１２０とあまり遠くなり、セルしきい電圧が大きく増加する。また、ドレイン領域１１２の形成のために開口する位置があまり高い場合には、ドレイン領域１１２とゲート電極１２０とが重なる領域が増加し、これにより、チャネル領域の長さを縮小させてセルしきい電圧が減少し、ホールが蓄積されるフローティングボディ（floating body）構造が作られる。
その他、金属膜内にドーピングされている不純物を拡散させてドレイン領域１１２を形成することにより、ドレイン領域１１２の濃度調節が容易でないという限界もある。ドレイン領域１１２の濃度があまり低い場合には、ビットラインを構成する金属膜との接触部分にオーミックコンタクトが形成されず、これにより、接触抵抗が大きく増加する。また、ドレイン領域１１２の濃度があまり高い場合には、後続の熱処理によって不純物イオンがさらに拡散するようになり、その結果、ドレイン領域１１２の深さが深くて蓄積されたホールが抜け出せないフローティングボディ構造が形成される。
なお上記背景技術に関連する先行技術文献としては、下記特許文献１から特許文献５が挙げられる。
米国特許公開第２０１０／０２８３０９４ Ａ１号公報 米国特許公開第２０１０／０２８３１０２ Ａ１号公報 米国特許公開第２０１１／０００３４４７ Ａ１号公報 米国特許公開第２０１１／０００６３６０ Ａ１号公報 米国特許公開第２０１１／００１２１９２ Ａ１号公報 米国特許公開第２０１１／００１２１９３ Ａ１号公報
本発明は、上記のような従来技術の問題を解決するために提案されたものであって、その目的は、位置及び不純物濃度を精密に制御できるようにする垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法を提供することにある。
そこで、上記の目的を達成するための本発明に係る垂直型トランジスタの不純物領域の形成方法は、半導体基板の内部に不純物イオン接合領域を形成するステップと、不純物イオン接合領域が形成された半導体基板にエッチングを行ってトレンチを形成し、エッチングは、不純物イオン接合領域の一部が除去されるようにして、不純物イオン接合領域のうち、除去されずに残っている領域がトレンチの一側下部に露出して埋め込みビットライン接合領域として機能するように行うステップと、を含む。
一例において、前記不純物イオン接合領域を形成するステップは、半導体基板に対するイオン注入を利用して行う。
一例において、前記不純物イオン接合領域を形成するステップは、半導体基板に対するイオン注入を行うステップと、イオン注入がなされた半導体基板上に半導体基板と同じ物質膜を形成するステップとを含む。
この場合、物質膜を形成するステップは、エピタキシャル成長方法を利用して行うことができる。
また、上記の目的を達成するための本発明に係る垂直型トランジスタの不純物領域の形成方法は、アクティブ領域が形成される第１の領域及びトレンチが形成される第２の領域を有する半導体基板を用意するステップと、第１の領域及び第２の領域の境界を中心として第１の領域及び第２の領域の両方向に広がった不純物イオン接合領域を半導体基板の下部に形成するステップと、第２の領域に対するエッチングにより第１の領域の側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込みビットライン接合領域が配置されるアクティブ領域を限定し、エッチングは、第２の領域の不純物イオン接合領域が除去されるようにして、第１の領域で残っている不純物イオン接合領域がトレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含む。
また、上記の目的を達成するための本発明に係る垂直型トランジスタの不純物領域の形成方法は、第１の領域及び第２の領域を有する半導体基板を用意するステップと、半導体基板上に第１の領域及び第２の領域の境界を中心として第１の領域及び第２の領域の両方向に延長された第１のマスク膜パターンを形成するステップと、第１のマスク膜パターンをエッチングマスクとしたエッチングで第１のトレンチを形成するステップと、第１のマスク膜パターンをイオン注入バッファ膜としたイオン注入で第１の領域及び第２の領域の境界を中心として第１の領域及び第２の領域の両方向に広がった不純物イオン接合領域を第１のトレンチの底の半導体基板に形成するステップと、第１のトレンチを半導体基板と同じ物質膜で埋めるステップと、第１のマスク膜パターンを除去するステップと、半導体基板の第２の領域を露出させる開口部を有する第２のマスク膜パターンを形成するステップと、第２のマスク膜パターンをエッチングマスクとした第２の領域に対するエッチングにより第１の領域の側面を露出させる第２のトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、エッチングは、第２の領域の不純物イオン接合領域が除去されるようにして、第１の領域で残っている不純物イオン接合領域が第２のトレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含む。
また、上記の目的を達成するための本発明に係る垂直型トランジスタの不純物領域の形成方法は、第１の領域及び第２の領域を有する半導体基板を用意するステップと、半導体基板に対するイオン注入を行って半導体基板に不純物領域注入領域を形成するステップと、不純物領域注入領域が形成された半導体基板上に半導体基板と同じ物質膜を形成するステップと、第２の領域の物質膜に対するエッチングにより第１の領域の物質膜側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、エッチングは、第２の領域の不純物イオン接合領域が除去されるようにして、第１の領域で残っている不純物イオン接合領域がトレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含む。
さらに、上記の目的を達成するための本発明に係る垂直型トランジスタの製造方法は、半導体基板に対するイオン注入を行って半導体基板の下部に不純物イオン接合領域を形成するステップと、半導体基板に対するエッチングによりトレンチを形成し、エッチングは、不純物イオン接合領域の一部が除去されるようにして、不純物イオン接合領域のうち、除去されずに残っている領域がトレンチ下部で露出して埋め込みビットライン接合領域として機能するように行うステップと、埋め込みビットライン接合領域に接触されるようにトレンチ下部に絶縁膜を介在して埋め込みビットラインを形成するステップと、を含む。
本発明によれば、トレンチによって上部に突出するアクティブ領域が限定される前に、イオン注入によって予め埋め込みビットライン接合領域を形成した後、トレンチ形成のためのエッチングを行うことにより、トレンチを形成した後、埋め込みビットライン接合領域を形成する場合に比べて埋め込みビットライン接合領域とゲートとの重なり部分を精密に制御できるという利点が提供される。
垂直型トランジスタの基本概念を説明するために示した図である。 本発明の一例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 図２の第１のマスク膜パターンと図４の第２のマスク膜パターンとを形成する過程を説明するために示した断面図である。 図２の第１のマスク膜パターンと図４の第２のマスク膜パターンとを形成する過程を説明するために示した断面図である。 図２の第１のマスク膜パターンと図４の第２のマスク膜パターンとを形成する過程を説明するために示した断面図である。 図２〜図５を参照して説明した不純物領域の形成方法によって形成された不純物イオン接合領域の濃度プロファイルを示したグラフである。 本発明の一例に係る不純物領域の形成方法における追加イオン注入ステップを説明するために示した断面図である。 本発明の他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 本発明の他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 本発明の他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 本発明のさらに他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 本発明のさらに他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 本発明のさらに他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの製造方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの製造方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの製造方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの製造方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの製造方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの製造方法を説明するために示した断面図である。 本発明の一例に係る垂直型トランジスタの製造方法を説明するために示した断面図である。
図２〜図５は、本発明の一例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。図２に示すように、垂直型トランジスタが形成される半導体基板２１０上にイオン注入のための第１のマスク膜パターン２２１を形成する。第１のマスク膜パターン２２１はナイトライド膜で形成する。場合によっては、オキサイド膜とナイトライド膜とが積層された構造で形成することもできる。この場合、下部のオキサイド膜は、半導体基板２１０とナイトライド膜との間の接着（adhesion）のために形成し、その厚さは、ナイトライド膜の厚さのほぼ５％〜１０％に該当する厚さになるようにする。第１のマスク膜パターン２２１は、後続のイオン注入から第１のマスク膜パターン２２１の下の半導体基板２１０が保護され得る程度の厚さを有しなければならない。一例として、第１のマスク膜パターン２２１の厚さは、ほぼ２００Å〜８００Åになるようにする。
図３を参照すると、図面において矢印２３０で示したように、第１のマスク膜パターン２２１をイオン注入バッファ膜として不純物イオンを注入させる。不純物イオンはｐ型不純物イオンでありうるし、ｎ型不純物イオンでありうるが、本例では、ｎ型不純物イオンを注入する場合を例に挙げて説明する。注入されるｎ型不純物イオンとしてはヒ化物（Ａｓ）を用いる。注入エネルギーはほぼ１００ＫｅＶ〜４００ＫｅＶに設定し、ドーピング深さＤはほぼ５００Å〜２０００Åになるようにする。このイオン注入によって半導体基板２１０内には不純物イオン接合領域２４０が形成される。場合によっては、イオン注入を行った後、注入された不純物イオンを拡散させる拡散工程を行うこともできる。通常、拡散工程は熱処理によって行う。イオン注入を行った後には、第１のマスク膜パターン２２１を除去する。
図４に示すように、半導体基板２１０上に第２のマスク膜パターン２２２を形成する。第２のマスク膜パターン２２２は、後続のトレンチ形成のためのエッチングの際、ハードマスク膜として使用するためのものであって、ナイトライド膜で形成することができる。第２のマスク膜パターン２２２が有する開口部２２２′によって露出する半導体基板２１０は、後続のエッチングによって所定深さ除去されてトレンチが形成される領域である。このとき、形成されるトレンチによって不純物イオン接合領域２４０の一部分、例えば、ほぼ５０％が除去され、不純物イオン接合領域２４０の残った領域は埋め込みビットライン接合領域となる。したがって、第２のマスク膜パターン２２２の一側面は、図面において点線で示すように、不純物イオン接合領域２４０のほぼ中央に一致するように整列されなければならない。
本例では、このような整列のために、第１のマスク膜パターン２２１の形成時に用いたフォトマスクを使用して第２のマスク膜パターン２２２を形成する。これを図６〜図８を参照してより詳細に説明する。まず、第１のマスク膜パターン２２１を形成する過程を説明すれば、図６に示すように、半導体基板２１０上に第１のマスク膜２２３及び第１のフォトレジスト膜６１０を順次形成する。そして、フォトマスク６２０を用いた露光を行い、第１のフォトレジスト膜６１０の一部、例えば、光が照射された部分の特性を変化させる。また、図７に示すように、現像工程を行って第１のフォトレジスト膜（図６の６１０）の特性が変化された部分を選択的に除去する。この現像工程によって第１のマスク膜２２３の一部の表面を露出させる開口部を有する第１のフォトレジスト膜パターン６１１が形成される。第１のフォトレジスト膜パターン６１１を形成した後には、これをエッチングマスクとして第１のマスク膜２２３の露出部分を除去し、図２に示した第１のマスク膜パターン２２１を形成する。
第２のマスク膜パターン２２２を形成するためには、まず、図８に示すように、不純物イオン接合領域２４０が形成された半導体基板２１０上に第２のマスク膜２２４及び第２のフォトレジスト膜８１０を順次形成する。そして、第１のマスク膜パターン２２１の形成時に用いたフォトマスク６２０を使用して第２のフォトレジスト膜８１０に対する露光を行う。このとき、形成しようとする第２のマスク膜パターンは、不純物イオン接合領域２４０のほぼ半分を除去するトレンチを形成するためのものであるため、不純物イオン接合領域２４０の形成のためのイオン注入バッファ膜としての第１のマスク膜パターン２２１の形成時に用いたフォトマスク６２０の位置を、図面において矢印Ｂで示すように、右側方向にほぼ５０％移動させた後に露光を行う。参考として、第１のフォトレジスト膜６１０に対する露光時のフォトマスクの位置は破線で示した。次に、現像工程を行って第２のフォトレジスト膜パターン（図４の２２２）を形成した後、図４及び図５を参照して説明したトレンチ形成過程を行えば、同じフォトマスク６２０を用いて不純物イオン接合領域２４０及びトレンチ２５０を形成できるようになる。
続いて、図５に示すように、第２のマスク膜パターン２２２をエッチングのためのハードマスクとして用いたエッチングを行って半導体基板２１０の露出部分を所定深さでエッチングする。このエッチングによってエッチングされる半導体基板２１０の深さは、少なくとも不純物イオン接合領域２４０が形成された位置よりは深くする。このエッチングによってトレンチ２５０が形成され、形成されたトレンチ２５０は、半導体基板２１０で垂直型トランジスタが形成されるアクティブ領域Ａを限定するとともに、限定されたアクティブ領域Ａと隣接した他のアクティブ領域Ａが互いに分離されるようにする。結果的に、アクティブ領域Ａは、両側面に配置されるトレンチ２５０によって上部に突出するピラー（pillar）形態で作られる。トレンチ２５０が作られることにより、不純物イオン接合領域（図４の２４０）のほぼ半分は除去される。それに対し、不純物イオン接合領域（図４の２４０）の残った部分は埋め込みビットライン接合領域２４２を構成し、トレンチ２５０の下部側面で露出する。この埋め込みビットライン接合領域２４２は、通常のトランジスタ構造においてドレイン領域となる。
図９は、図２〜図５を参照して説明した不純物領域の形成方法によって形成された不純物イオン接合領域２４０の濃度プロファイルを示したグラフである。図９に示すように、不純物イオン接合領域２４０が形成される領域でドーピング濃度が高いことに対し、残りの領域では低いドーピング濃度を表す。ところが、不純物イオン接合領域２４０の真上にある領域はチャネル領域であって、図面で一点鎖線円（Ｃ）で示したように、この部分でヒ化物（Ａｓ）濃度が高ければ、しきい電圧が変動され得る。したがって、この領域に対して反対導電型の不純物イオンをさらに注入することができる。
図１０は、このような追加イオン注入を説明するために示した断面図である。図１０を参照すると、図面において矢印Iで示すように、トレンチ２５０を形成した後、埋め込みビットライン接合領域２４２の上部を対象として追加的なイオン注入を行う。この場合、不純物イオンは、埋め込みビットライン接合領域２４２を構成する不純物イオンの導電型と反対導電型の不純物イオンを用いる。埋め込みビットライン接合領域２４２を構成する不純物イオンとしてｎ型不純物イオンであるヒ化物（Ａｓ）を用いたので、この追加イオン注入はｐ型不純物イオン、例えば、ボロンＢを用いることができる。この追加イオン注入は、選択的な領域に対してなされなければならないので、他の領域に対するイオン注入を遮断するためのスクリーン手段を利用することができ、垂直方向に所定角度だけねじれたチルト（tilt）イオン注入方法を利用して行う。
図１１〜図１３は、本発明の他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。図１１に示すように、まず、図６及び図７を参照して説明した図２の第１のマスク膜パターン（図２の２２１）を形成した方法と同じ方法で半導体基板２１００上に第１のマスク膜パターン２２１０を形成する。そして、この第１のマスク膜パターン２２１０をエッチングマスクとしたエッチングにより半導体基板２１００の露出部分を所定深さエッチングして第１のトレンチ２５１０を形成する。第１のトレンチ２５１０の深さは、後続で形成しようとする不純物イオン接合領域２４００が位置する深さよりは低い深さで設定する。次に、図面において矢印２３００で示すように、不純物イオン、例えば、ヒ化物（Ａｓ）を注入して不純物イオン接合領域２４００を形成する。本例による場合、イオン注入がなされる半導体基板２１００の表面から不純物イオン接合領域２４００までの半導体基板２１００の厚さ(d)が図２〜図５を参照して説明した例に比べて薄く、これにより、イオン注入濃度をより精密に調整することができ、イオン注入エネルギーも精密に調整することにより、不純物イオン接合領域２４００を、意図した正確な位置にさらに正確なドーピング濃度で形成することができる。また、図９を参照して説明したように、不純物イオン接合領域２４００上のチャネル領域の濃度変化も少なくなるにつれて、追加的な反対導電型のイオン注入も不要となる。
図１２に示すように、第１のトレンチ２５１０をシリコン層で埋める。このために、シリコン層は蒸着方法を利用して形成することができるが、本例では、シリコンエピタキシャル層２１５０を成長させる方法を利用する。シリコンエピタキシャル層２１５０は、垂直型トランジスタからチャネル領域へ作用する部分であり、したがって、シリコンエピタキシャル層２１５０を成長させる方法を利用すれば、成長過程で適切なドーパントガスを共に供給することにより、チャネル領域におけるドーパント濃度を精密に制御することができ、その結果、素子の均一なしきい電圧特性を得ることができる。
図１３に示すように、図８を参照して説明したことと同じ方法で半導体基板２１００及びシリコンエピタキシャル層２１５０上に第２のマスク膜パターン２２２０を形成する。図８を参照して説明したように、第１のマスク膜パターン２２１０の形成時に用いたフォトマスクをほぼ５０％水平移動して第２のマスク膜パターン２２２０を形成することにより、第２のマスク膜パターン２２２０によってシリコンエピタキシャル層２１５０のほぼ半分のみが露出する。次に、第２のマスク膜パターン２２２０をエッチングのためのハードマスクとして用いたエッチングを行ってシリコンエピタキシャル層２１５０及び半導体基板２１００を所定深さでエッチングする。このエッチングによってエッチングされる半導体基板２１００の深さは、少なくとも不純物イオン接合領域２４００が形成された位置よりは深くする。このエッチングによって第２のトレンチ２５００が形成され、形成された第２のトレンチ２５００はアクティブ領域Ａ′を限定する。アクティブ領域Ａ′は、半導体基板２１００とシリコンエピタキシャル層２１５０とからなる。また、第２のトレンチ２５００が作られることにより、不純物イオン接合領域（図１２の２４００）のほぼ半分は除去される。それに対し、不純物イオン接合領域（図１２の２４００）の残った部分は埋め込みビットライン接合領域２４２０を構成し、トレンチ２５００の下部側面で露出する。この埋め込みビットライン接合領域２４２０は、通常のトランジスタ構造においてドレイン領域となる。
図１４〜図１６は、本発明のさらに他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。図１４に示すように、まず、図６及び図７を参照して説明した図２の第１のマスク膜パターン（図２の２２１）を形成した方法と同じ方法で半導体基板３１００上に第１のマスク膜パターン３２１０を形成する。そして、図面において矢印３３００で示したように、第１のマスク膜パターン３２１０をイオン注入バッファ膜として不純物イオン、例えば、ヒ化物（Ａｓ）を注入して半導体基板３１００の表面部分に不純物イオン接合領域３４００を形成する。本例による場合、イオン注入が半導体基板３１００の表面部分をターゲットとして行われるため、イオン注入濃度をより精密に調整することができ、イオン注入エネルギーも精密に調整することにより、不純物イオン接合領域３４００を、意図した正確な位置にさらに正確なドーピング濃度で形成することができる。また、図９を参照して説明したように、不純物イオン接合領域３４００上のチャネル領域の濃度変化も少なくなるにつれて、追加的な反対導電型のイオン注入も不要となる。
図１５に示すように、不純物イオン接合領域３４００が形成された半導体基板３１００上に半導体基板３１００と同じ物質層、すなわち、シリコン層を形成する。シリコン層は、蒸着方法を利用して形成することができるが、本例では、シリコンエピタキシャル層３１５０を成長させる方法を利用する。形成されたシリコンエピタキシャル層３１５０のうちの一部はアクティブ領域になり、垂直型トランジスタからチャネル領域へ作用する部分であり、したがって、シリコンエピタキシャル層３１５０を成長させる方法を利用すれば、成長過程で適切なドーパントガスを共に供給することにより、チャネル領域でのドーパント濃度を精密に制御することができ、その結果、素子の均一なしきい電圧特性を得ることができる。次に、シリコンエピタキシャル層３１５０上に第２のマスク膜パターン３２２０を形成する。図８を参照して説明したように、第１のマスク膜パターン３２１０の形成時に用いたフォトマスクをほぼ５０％水平移動して第２のマスク膜パターン３２２０を形成することにより、第２のマスク膜パターン３２２０を形成するための別途のフォトマスクが不要である。第２のマスク膜パターン２２２０によってトレンチが形成される部分のシリコンエピタキシャル層３１５０が露出する。
図１６に示すように、第２のマスク膜パターン３２２０をエッチングのためのハードマスクとして用いたエッチングを行ってシリコンエピタキシャル層３１５０及び半導体基板３２１０を所定深さでエッチングする。このエッチングによってエッチングされる半導体基板３２１０の深さは、少なくとも不純物イオン接合領域３４００が形成された位置よりは深くする。このエッチングによってトレンチ３５００が形成され、形成されたトレンチ３５００はアクティブ領域Ａ″を限定する。アクティブ領域Ａ″は、下部の半導体基板３１００とシリコンエピタキシャル層３１５０とからなる。また、トレンチ３５００が作られることにより、不純物イオン接合領域（図１５の３４００）のほぼ半分は除去される。それに対し、不純物イオン接合領域（図１５の３４００）の残った部分は埋め込みビットライン接合領域３４２０を構成し、トレンチ３５００の下部側面で露出する。この埋め込みビットライン接合領域３４２０は、通常のトランジスタ構造においてドレイン領域となる。
図１７〜図２３は、本発明の一例に係る垂直型トランジスタの製造方法を説明するために示した断面図である。図１７に示すように、まず、図１〜図５、図１１〜図１３、または図１４〜図１６を参照して説明したように、埋め込みビットライン接合領域２４２、２４２０、３４２０を形成する過程を同一に行う。その後の過程は、図１〜図５を参照して説明した１番目の例と、図１１〜図１３を参照して説明した２番目の例と、そして、図１４〜図１６を参照して説明した３番目の例と同じであるため、以下では１番目の例についてのみ説明する。ビットライン接合領域２４２を形成した後には、全面に第１のライナー膜９０２を形成する。第１のライナー膜９０２はオキサイド膜で形成することができる。この第１のライナー膜９０２は、後続で形成される埋め込みビットラインと半導体基板２２１とを相互電気的に分離させる役割を行う。次に、全面に第１の犠牲膜９０４を形成し、第１の犠牲膜９０４をリセス（recess）させて埋め込みビットライン接合領域２４２の上端部に第１の犠牲膜９０４の上部面が整列されるようにする。第１の犠牲膜９０４はポリシリコン膜で形成することができる。第１の犠牲膜９０４のリセス過程は、エッチバック（etchback）工程によって行うことができる。
図１８に示すように、全面に第２のライナー膜９０６を形成する。第２のライナー膜９０６は、第１のライナー膜９０２との十分なエッチング選択比を有する物質で形成する。一例として、第１のライナー膜９０２をオキサイド膜で形成した場合、第２のライナー膜９０６はナイトライド膜で形成する。第２のライナー膜９０６の厚さは、後続で行われる第２のライナー膜９０６の異方性エッチングの際、第１の犠牲膜９０４がリセスされる厚さを考慮して決定する。より具体的に説明すれば、第２のライナー膜９０６を形成した後には、第２のライナー膜９０６に対する異方性エッチングを行って第２のライナー膜９０６をスペーサ形態に作る。このとき、第１の犠牲膜９０４も所定厚さリセスされて、その厚さが低くなるが、リセスされる厚さは、リセスされた第１の犠牲膜９０４の上部面が埋め込みビットライン接合領域２４２の開口部の下端部に整列されるようにする厚さにならなければならない。したがって、このように、第１の犠牲膜９０６のリセスされる厚さを考慮して第２のライナー膜９０６の厚さを決定する。第２のライナー膜９０６をスペーサ形態で形成することにより、図面において「Ｅ」で示したように、埋め込みビットライン接合領域２４２の開口される領域は第２のライナー膜９０６及び第１の犠牲膜９０４と重ならず、ただし、第１のライナー膜９０２とのみ重なる。次に、全面に第３のライナー膜９０８を蒸着した後、異方性エッチングを行って第３のライナー膜９０８をスペーサ形態で形成する。第３のライナー膜９０８は、第２のライナー膜９０６及び第１の犠牲膜９０４の十分なエッチング選択比を有する物質で形成する。一例として、第２のライナー膜９０６をナイトライド膜で形成し、第１の犠牲膜９０４をポリシリコン膜で形成した場合、第３のライナー膜９０８は、チタニウムナイトライドＴｉＮ膜で形成することができる。
図１９に示すように、トレンチが埋め込まれるように全面に第２の犠牲膜９１０を形成した後、所定厚さだけリセスさせる。リセスを行う前に、第２の犠牲膜９１０に対する平坦化を行うこともできる。第２の犠牲膜９１０は、第１のライナー膜９０２と同じエッチング液によってエッチングされ得る物質を用いて形成する。一例として、第１のライナー膜９０２がオキサイド膜で形成された場合、第２の犠牲膜９１０は、スピンオン絶縁（ＳＯＤ：Spin On Dielectric）コーティング方法を利用して同じ物質膜がオキサイド膜をコーティングすることにより形成することができる。次に、全面に第４のライナー膜９１２を形成する。第４のライナー膜９１２は、選択的に除去が可能な物質を用いて形成する。一例として、本例のように、選択的なイオン注入によって選択的に除去する方法を利用する場合、第４のライナー膜９１２は、不純物イオン、例えば、ボロンＢがドーピングされたポリシリコン膜で形成することができる。次に、図面において矢印９１４で示したように、第４のライナー膜９１２のうち、除去しようとする部分に対して選択的にイオン注入を行う。アクティブ領域の側面のうち、埋め込みビットライン接合領域２４２が形成された側面に対して選択的にイオン注入を行い、このために、垂直方向に対して所定角度を有するチルトイオン注入方法を利用する。
図２０に示すように、第４のライナー膜９１２に対するエッチングを行ってイオン注入された部分のみを選択的に除去する。第４のライナー膜９１２は、イオン注入がなされていない領域とイオン注入がなされた領域とに区分され、選択的イオン注入によって２つの領域は互いに異なる特性を有するようになる。したがって、この特性差を利用したエッチングを行うことにより、第４のライナー膜９１２のうち、イオン注入がなされた領域のみ選択的に除去することができる。このような第４のライナー膜９１２の選択的除去により、図面において「Ｆ」で示したように、アクティブ領域の側面のうち、埋め込みビットライン接合領域２４２が形成された側面にある第３のライナー膜９０８の上部面が露出する。
図２１に示すように、露出した第３のライナー膜９０８を除去するためのエッチング工程を行う。一例において、このエッチング工程は、第３のライナー膜９０８に対して反応するエッチング液が入れられている容器内に半導体基板２１０を入れるディップアウト（dip out）方法を利用して行うことができる。第３のライナー膜９０８が除去されることにより、埋め込みビットライン接合領域２４２上の第１のライナー膜９０２は露出する。第３のライナー膜９０８を除去した後には、第４のライナー膜（図１９の９１２）の残った部分をすべて除去する。
図２２に示すように、第２の犠牲膜９１０及び第１のライナー膜９０２の露出部分を除去するエッチング工程を行う。このエッチング工程もディップアウト方法を利用して行うことができる。第２の犠牲膜９１０及び第１のライナー膜９０２とは同じ物質膜で形成したので、同じエッチング液によって共に除去される。このエッチング工程によって第１の犠牲膜９０４の表面とともに埋め込みビットライン接合領域２４２の表面は露出する。次に、第１の犠牲膜９０４を除去する。
図２３に示すように、全面に金属障壁層９１６及び金属膜９１８を形成し、エッチバックのような異方性エッチングを行って埋め込みビットライン接合領域２４２に接触される埋め込みビットライン９２０を形成する。その後、図面に示してはいないが、埋め込みビットライン接合領域２４２と埋め込みビットライン９２０との接触部分にオーミックコンタクトの形成のための金属シリサイド膜を形成する。そして、埋め込みビットライン９２０上に絶縁膜（図示せず）を形成し、その上に第１のライナー膜９０２及び第３のライナー膜９０６を全て除去した状態でゲート絶縁膜（図示せず）及びゲート導電膜（図示せず）を形成する。最後に、第２のマスク膜パターン２２２を除去し、イオン注入工程を行ってアクティブ領域の上部にさらに他の接合領域を形成する。
２１０ 半導体基板
２２１ 第１のマスト膜パターン
２２２ 第２のマスク膜パターン
２４０ 不純物イオン接合領域
２４２ 埋め込みビットライン接合領域

Claims (42)

  1. 半導体基板の内部に不純物イオン接合領域を形成するステップと、
    前記不純物イオン接合領域が形成された半導体基板にエッチングを行ってトレンチを形成し、前記エッチングは、前記不純物イオン接合領域の一部が除去されるようにして、前記不純物イオン接合領域のうち、除去されずに残っている領域が前記トレンチの一側下部に露出して埋め込みビットライン接合領域として機能するように行うステップと、
    を含むことを特徴とする垂直型トランジスタの不純物領域の形成方法。
  2. 前記不純物イオン接合領域を形成するステップが、前記半導体基板に対するイオン注入を利用して行われることを特徴とする請求項１に記載の垂直型トランジスタの不純物領域の形成方法。
  3. 前記不純物イオン接合領域を形成するステップが、
    前記半導体基板に対するイオン注入を行うステップと、
    前記イオン注入がなされた半導体基板上に前記半導体基板と同じ物質膜を形成するステップと、
    を含むことを特徴とする請求項１に記載の垂直型トランジスタの不純物領域の形成方法。
  4. 前記物質膜を形成するステップが、エピタキシャル成長方法を利用して行われることを特徴とする請求項３に記載の垂直型トランジスタの不純物領域の形成方法。
  5. アクティブ領域が形成される第１の領域及びトレンチが形成される第２の領域を有する半導体基板を用意するステップと、
    前記第１の領域及び第２の領域の境界を中心として前記第１の領域及び第２の領域の両方向に広がった不純物イオン接合領域を前記半導体基板の下部に形成するステップと、
    前記第２の領域に対するエッチングにより前記第１の領域の側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込みビットライン接合領域が配置されるアクティブ領域を限定し、前記エッチングは、前記第２の領域の不純物イオン接合領域が除去されるようにして、前記第１の領域で残っている不純物イオン接合領域が前記トレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、
    を含むことを特徴とする垂直型トランジスタの不純物領域の形成方法。
  6. 前記不純物イオン接合領域を形成するステップが、
    前記半導体基板上に第１のマスク膜パターンを形成するステップと、
    前記第１のマスク膜パターンをイオン注入バッファ膜としたイオン注入を行って、前記半導体基板の下部に不純物イオン接合領域を形成するステップと、
    前記第１のマスク膜パターンを除去するステップと、
    を含むことを特徴とする請求項５に記載の垂直型トランジスタの不純物領域の形成方法。
  7. 前記第１のマスク膜パターンが、前記第１の領域及び第２の領域の境界を中心として前記第１の領域及び第２の領域の両方向に延長される開口部を有することを特徴とする請求項６に記載の垂直型トランジスタの不純物領域の形成方法。
  8. 前記第１のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項６に記載の垂直型トランジスタの不純物領域の形成方法。
  9. 前記第１のマスク膜パターンが、オキサイド膜とナイトライド膜とが積層される構造で形成されることを特徴とする請求項６に記載の垂直型トランジスタの不純物領域の形成方法。
  10. 前記イオン注入が、１００ＫｅＶ〜４００ＫｅＶの注入エネルギーで前記半導体基板の表面から５００Å〜２０００Åの下に前記不純物イオン接合領域が形成されるように行われることを特徴とする請求項６に記載の垂直型トランジスタの不純物領域の形成方法。
  11. 前記トレンチを形成するステップが、
    前記半導体基板上に前記半導体基板の第１の領域を覆い、前記第２の領域を露出させる開口部を有する第２のマスク膜パターンを形成するステップと、
    前記第２のマスク膜パターンをエッチングマスクとしたエッチングにより、前記第２の領域をエッチングして前記トレンチを形成するステップと、
    を含むことを特徴とする請求項６に記載の垂直型トランジスタの不純物領域の形成方法。
  12. 前記第２のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項１１に記載の垂直型トランジスタの不純物領域の形成方法。
  13. 前記第２のマスク膜パターンが、前記第１のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項１１に記載の垂直型トランジスタの不純物領域の形成方法。
  14. 前記トレンチを形成した後、前記埋め込みビットライン接合領域の上部に前記埋め込みビットライン接合領域の導電型と反対導電型の不純物イオンを注入する工程を行うステップをさらに含むことを特徴とする請求項５に記載の垂直型トランジスタの不純物領域の形成方法。
  15. 第１の領域及び第２の領域を有する半導体基板を用意するステップと、
    前記半導体基板上に前記第１の領域及び第２の領域の境界を中心として前記第１の領域及び第２の領域の両方向に延長された第１のマスク膜パターンを形成するステップと、
    前記第１のマスク膜パターンをエッチングマスクとしたエッチングにより第１のトレンチを形成するステップと、
    前記第１のマスク膜パターンをイオン注入バッファ膜としたイオン注入により、前記第１の領域及び第２の領域の境界を中心として前記第１の領域及び第２の領域の両方向に広がった不純物イオン接合領域を前記第１のトレンチの底の半導体基板に形成するステップと、
    前記第１のトレンチを前記半導体基板と同じ物質膜で埋めるステップと、
    前記第１のマスク膜パターンを除去するステップと、
    前記半導体基板の第２の領域を露出させる開口部を有する第２のマスク膜パターンを形成するステップと、
    前記第２のマスク膜パターンをエッチングマスクとした前記第２の領域に対するエッチングにより前記第１の領域の側面を露出させる第２のトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、前記エッチングは、前記第２の領域の不純物イオン接合領域が除去されるようにして、前記第１の領域で残っている不純物イオン接合領域が前記第２のトレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、
    を含むことを特徴とする垂直型トランジスタの不純物領域の形成方法。
  16. 前記第１のトレンチを前記半導体基板と同じ物質膜で埋めるステップが、エピタキシャル成長方法を利用して行われることを特徴とする請求項１５に記載の垂直型トランジスタの不純物領域の形成方法。
  17. 前記第１のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項１６に記載の垂直型トランジスタの不純物領域の形成方法。
  18. 前記第１のマスク膜パターンが、オキサイド膜とナイトライド膜とが積層される構造で形成されることを特徴とする請求項１６に記載の垂直型トランジスタの不純物領域の形成方法。
  19. 前記第２のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項１６に記載の垂直型トランジスタの不純物領域の形成方法。
  20. 前記第２のマスク膜パターンが、前記第１のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項１６に記載の垂直型トランジスタの不純物領域の形成方法。
  21. 第１の領域及び第２の領域を有する半導体基板を用意するステップと、
    前記半導体基板に対するイオン注入を行って、前記半導体基板に不純物領域注入領域を形成するステップと、
    前記不純物領域注入領域が形成された半導体基板上に前記半導体基板と同じ物質膜を形成するステップと、
    前記第２の領域の物質膜に対するエッチングにより前記第１の領域の物質膜側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、前記エッチングは、前記第２の領域の不純物イオン接合領域が除去されるようにして、前記第１の領域で残っている不純物イオン接合領域が前記トレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、
    を含むことを特徴とする垂直型トランジスタの不純物領域の形成方法。
  22. 前記不純物領域注入領域を形成するステップが、
    前記半導体基板上に第１のマスク膜パターンを形成するステップと、
    前記第１のマスク膜パターンをイオン注入バッファ膜としたイオン注入を行って、前記半導体基板に不純物イオン接合領域を形成するステップと、
    前記第１のマスク膜パターンを除去するステップと、
    を含むことを特徴とする請求項２１に記載の垂直型トランジスタの不純物領域の形成方法。
  23. 前記第１のマスク膜パターンが、前記第１の領域及び第２の領域の境界を中心として前記第１の領域及び第２の領域の両方向に延長される開口部を有することを特徴とする請求項２２に記載の垂直型トランジスタの不純物領域の形成方法。
  24. 前記第１のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項２２に記載の垂直型トランジスタの不純物領域の形成方法。
  25. 前記第１のマスク膜パターンが、オキサイド膜とナイトライド膜とが積層される構造で形成されることを特徴とする請求項２２に記載の垂直型トランジスタの不純物領域の形成方法。
  26. 前記トレンチを形成するステップが、
    前記半導体基板上に前記半導体基板の第２の領域を露出させる開口部を有する第２のマスク膜パターンを形成するステップと、
    前記第２のマスク膜パターンをエッチングマスクとしたエッチングにより、前記第２の領域をエッチングして前記トレンチを形成するステップと、
    を含むことを特徴とする請求項２２に記載の垂直型トランジスタの不純物領域の形成方法。
  27. 前記第２のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項２６に記載の垂直型トランジスタの不純物領域の形成方法。
  28. 前記第２のマスク膜パターンが、前記第１のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項２７に記載の垂直型トランジスタの不純物領域の形成方法。
  29. 前記物質膜が、エピタキシャル成長方法を利用して形成されることを特徴とする請求項２２に記載の垂直型トランジスタの不純物領域の形成方法。
  30. 半導体基板に対するイオン注入を行って、前記半導体基板の下部に不純物イオン接合領域を形成するステップと、
    前記半導体基板に対するエッチングによりトレンチを形成し、前記エッチングは、前記不純物イオン接合領域の一部が除去されるようにして、前記不純物イオン接合領域のうち、除去されずに残っている領域が前記トレンチ下部で露出して埋め込みビットライン接合領域として機能するように行うステップと、
    前記埋め込みビットライン接合領域に接触されるように、前記トレンチ下部に絶縁膜を介在して埋め込みビットラインを形成するステップと、
    を含むことを特徴とする垂直型トランジスタの製造方法。
  31. 前記不純物イオン接合領域を形成するステップが、
    アクティブ領域が形成される第１の領域及びトレンチが形成される第２の領域を有する半導体基板を用意するステップと、
    前記半導体基板上に第１のマスク膜パターンを形成するステップと、
    前記第１のマスク膜パターンをイオン注入バッファ膜としたイオン注入を行って、前記半導体基板の下部に不純物イオン接合領域を形成するステップと、
    前記第１のマスク膜パターンを除去するステップと、
    を含むことを特徴とする請求項３０に記載の垂直型トランジスタの製造方法。
  32. 前記トレンチを形成するステップが、
    前記半導体基板上に前記半導体基板の第２の領域を露出させる開口部を有する第２のマスク膜パターンを形成するステップと、
    前記第２のマスク膜パターンをエッチングマスクとしたエッチングにより、前記第２の領域をエッチングして前記トレンチを形成するステップと、
    を含むことを特徴とする請求項３１に記載の垂直型トランジスタの製造方法。
  33. 前記第２のマスク膜パターンが、前記第１のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項３２に記載の垂直型トランジスタの製造方法。
  34. 前記不純物イオン接合領域を形成するステップが、
    第１の領域及び第２の領域を有する半導体基板を用意するステップと、
    前記半導体基板上に前記第１の領域及び第２の領域の境界を中心として前記第１の領域及び第２の領域の両方向に延長された第１のマスク膜パターンを形成するステップと、
    前記第１のマスク膜パターンをエッチングマスクとしたエッチングにより第１のトレンチを形成するステップと、
    前記第１のマスク膜パターンをイオン注入バッファ膜としたイオン注入により、前記第１の領域及び第２の領域の境界を中心として前記第１の領域及び第２の領域の両方向に広がった不純物イオン接合領域を前記第１のトレンチの底の半導体基板に形成するステップと、
    前記第１のトレンチを前記半導体基板と同じ物質膜で埋めるステップと、
    前記第１のマスク膜パターンを除去するステップと、
    を含むことを特徴とする請求項３０に記載の垂直型トランジスタの製造方法。
  35. 前記第１のトレンチを前記半導体基板と同じ物質膜で埋めるステップが、エピタキシャル成長方法を利用して行われることを特徴とする請求項３４に記載の垂直型トランジスタの製造方法。
  36. 前記トレンチを形成するステップが、
    前記半導体基板の第２の領域を露出させる開口部を有する第２のマスク膜パターンを形成するステップと、
    前記第２のマスク膜パターンをエッチングマスクとした前記第２の領域に対するエッチングにより前記第１の領域の側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、前記エッチングは、前記第２の領域の不純物イオン接合領域が除去されるようにして、前記第１の領域で残っている不純物イオン接合領域が前記トレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、
    を含むことを特徴とする請求項３４に記載の垂直型トランジスタの製造方法。
  37. 前記第２のマスク膜パターンが、前記第１のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項３６に記載の垂直型トランジスタの製造方法。
  38. 前記不純物イオン接合領域を形成するステップが、
    第１の領域及び第２の領域を有する半導体基板を用意するステップと、
    前記半導体基板上に第１のマスク膜パターンを形成するステップと、
    前記第１のマスク膜パターンをイオン注入バッファ膜としたイオン注入を行って、前記半導体基板に不純物イオン接合領域を形成するステップと、
    前記第１のマスク膜パターンを除去するステップと、
    前記不純物領域注入領域が形成された半導体基板上に前記半導体基板と同じ物質膜を形成するステップと、
    を含むことを特徴とする請求項３０に記載の垂直型トランジスタの製造方法。
  39. 前記物質膜が、エピタキシャル成長方法を利用して形成されることを特徴とする請求項３８に記載の垂直型トランジスタの製造方法。
  40. 前記トレンチを形成するステップが、
    前記半導体基板上に前記半導体基板の第２の領域を露出させる開口部を有する第２のマスク膜パターンを形成するステップと、
    前記第２のマスク膜パターンをエッチングマスクとしたエッチングにより、前記第２の領域をエッチングして前記トレンチを形成するステップと、
    を含むことを特徴とする請求項３８に記載の垂直型トランジスタの製造方法。
  41. 前記第２のマスク膜パターンが、前記第１のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項４０に記載の垂直型トランジスタの製造方法。
  42. 前記埋め込みビットラインを形成するステップが、
    前記トレンチ側壁及び底に第１のライナー膜を形成するステップと、
    前記第１のライナー膜が形成されたトレンチの底に第１の犠牲膜を形成するステップと、
    前記第１のライナー膜及び第１の犠牲膜に対する異方性エッチングを行って、前記スペーサ形態の第１のライナー膜及びリセスされた第１の犠牲膜を形成するステップと、
    前記スペーサ形態の第１のライナー膜上に第２のライナー膜を形成するステップと、
    前記第２のライナー膜上に第３のライナー膜を形成するステップと、
    前記第３のライナー膜及び下部のリセスされた第１の犠牲膜によって限定されるトレンチ内部を第２の犠牲膜で埋めるステップと、
    前記第２の犠牲膜の一側面にある第３のライナー膜の表面を選択的に露出させるステップと、
    前記露出した第３のライナー膜を除去して、前記埋め込みビットライン接合領域上の第１のライナーを露出させるステップと、
    前記埋め込みビットライン接合領域上の第１のライナーを除去して、前記埋め込みビットライン接合領域を露出させるステップと、
    前記第１の犠牲膜を除去し、前記埋め込みビットライン接合領域に接触されるように、前記トレンチ下部に埋め込みビットラインを形成するステップと、
    を含むことを特徴とする請求項３０に記載の垂直型トランジスタの製造方法。
JP2011128308A 2010-06-11 2011-06-08 垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法 Withdrawn JP2012004562A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0055296 2010-06-11
KR1020100055296A KR101129029B1 (ko) 2010-06-11 2010-06-11 수직형 트랜지스터의 불순물영역 형성방법 및 이를 이용한 수직형 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
JP2012004562A true JP2012004562A (ja) 2012-01-05

Family

ID=45096558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011128308A Withdrawn JP2012004562A (ja) 2010-06-11 2011-06-08 垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法

Country Status (3)

Country Link
US (3) US8481390B2 (ja)
JP (1) JP2012004562A (ja)
KR (1) KR101129029B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133701B1 (ko) * 2010-09-10 2012-04-06 주식회사 하이닉스반도체 매립비트라인을 구비한 반도체장치 제조 방법
KR20120097663A (ko) * 2011-02-25 2012-09-05 에스케이하이닉스 주식회사 반도체 장치의 매립 비트라인 제조 방법
CN111403343B (zh) * 2019-01-02 2022-08-30 联华电子股份有限公司 半导体图案的形成方法
CN116390485B (zh) * 2023-06-06 2023-10-24 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US6134175A (en) * 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
DE19842883A1 (de) * 1998-09-18 2000-03-30 Siemens Ag Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung
JP2002094027A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
DE102004026000A1 (de) * 2003-07-25 2005-02-24 Infineon Technologies Ag DRAM-Zellenfeld und Halbleiterspeichereinrichtung mit vertikalen Speicherzellen und Verfahren zur Herstellung eines DRAM-Zellenfeldes und eines DRAMs
KR100675285B1 (ko) 2005-10-10 2007-01-29 삼성전자주식회사 수직 트랜지스터를 갖는 반도체소자 및 그 제조방법
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
KR100723527B1 (ko) * 2006-02-13 2007-05-30 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자
US7811890B2 (en) 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
KR100908819B1 (ko) 2007-11-02 2009-07-21 주식회사 하이닉스반도체 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법
KR101179193B1 (ko) * 2007-12-07 2012-09-03 삼성전자주식회사 수직 채널 트랜지스터를 갖는 반도체 소자의 제조방법
KR100955175B1 (ko) 2008-03-13 2010-04-29 주식회사 하이닉스반도체 수직형 반도체 소자 및 그 제조 방법
KR100956601B1 (ko) 2008-03-25 2010-05-11 주식회사 하이닉스반도체 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법
KR100983693B1 (ko) * 2008-04-10 2010-09-24 주식회사 하이닉스반도체 고집적 반도체 장치 내 수직형 트랜지스터의 제조 방법
JP5439763B2 (ja) * 2008-08-14 2014-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法
KR101417764B1 (ko) * 2008-09-26 2014-07-09 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
KR101055749B1 (ko) * 2008-11-17 2011-08-11 주식회사 하이닉스반도체 수직게이트를 구비한 반도체장치 제조 방법
KR101534679B1 (ko) * 2009-02-20 2015-07-07 삼성전자주식회사 금속-반도체 화합물 영역을 갖는 반도체소자 제조방법
KR101094371B1 (ko) 2009-07-03 2011-12-15 주식회사 하이닉스반도체 수직트랜지스터를 구비한 반도체장치 제조 방법
JP2011018825A (ja) 2009-07-10 2011-01-27 Elpida Memory Inc 半導体装置及びその製造方法
JP5555452B2 (ja) 2009-07-14 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法並びにデータ処理システム

Also Published As

Publication number Publication date
KR20110135523A (ko) 2011-12-19
US8912064B2 (en) 2014-12-16
KR101129029B1 (ko) 2012-03-23
US20130288442A1 (en) 2013-10-31
US20130288441A1 (en) 2013-10-31
US8859370B2 (en) 2014-10-14
US8481390B2 (en) 2013-07-09
US20110306192A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
US9281369B2 (en) Semiconductor device and method for manufacturing the same
JP4810504B2 (ja) 自己整合方式でリセスゲートｍｏｓトランジスタ素子を製作する方法
US8431981B2 (en) Semiconductor memory device having vertical transistor and buried bit line and method for fabricating the same
US8263460B2 (en) Method for manufacturing semiconductor device with buried gates
KR101185994B1 (ko) 수직형 트랜지스터의 원사이드 컨택영역 오픈 방법 및 이를 이용한 원사이드 접합영역 형성방법
US7381612B2 (en) Method for manufacturing semiconductor device with recess channels and asymmetrical junctions
US7816730B2 (en) Semiconductor device and method for fabricating the same
US7518175B2 (en) Semiconductor memory device and method for fabricating the same
US20120012922A1 (en) Semiconductor device and method for manufacturing the same
TW201435985A (zh) 半導體元件及其製造方法
US8859370B2 (en) Method for forming impurity region of vertical transistor and method for fabricating vertical transistor using the same
JP2009267354A (ja) 半導体素子の製造方法及び半導体記憶装置
KR20130110935A (ko) 반도체 소자 및 그 제조 방법
KR101160036B1 (ko) 반도체 소자의 형성 방법
TWI532181B (zh) 凹入式通道存取電晶體元件及其製作方法
KR100481177B1 (ko) 셀 패드 콘택의 저항을 감소시킨 반도체 장치 및 그제조방법
KR100653985B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US20130234321A1 (en) Semiconductor device and method for manufacturing the same
JP2011103436A (ja) 半導体素子及びその製造方法
US20110068379A1 (en) Method of manufacturing semiconductor device
KR101177485B1 (ko) 매립 게이트형 반도체 소자 및 그 제조방법
KR20120058097A (ko) 수직형 트랜지스터의 매몰 비트라인 형성방법
KR20080087281A (ko) 셀-할로 이온주입을 이용한 리세스 게이트의 제조방법
TW200901384A (en) Method for manufacturing semiconductor device with out-diffusion suppression

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902