CN116390485B - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN116390485B CN116390485B CN202310661104.6A CN202310661104A CN116390485B CN 116390485 B CN116390485 B CN 116390485B CN 202310661104 A CN202310661104 A CN 202310661104A CN 116390485 B CN116390485 B CN 116390485B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- layer
- substrate
- groove
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 293
- 238000002360 preparation method Methods 0.000 title abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 150000002500 ions Chemical class 0.000 claims abstract description 97
- 239000002019 doping agent Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 109
- 230000008569 process Effects 0.000 claims description 60
- 238000011065 in-situ storage Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 293
- 239000000463 material Substances 0.000 description 80
- 239000010408 film Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 238000002955 isolation Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 230000002829 reductive effect Effects 0.000 description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- -1 transition metal nitride Chemical class 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 6
- LOPFACFYGZXPRZ-UHFFFAOYSA-N [Si].[As] Chemical compound [Si].[As] LOPFACFYGZXPRZ-UHFFFAOYSA-N 0.000 description 6
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000484 niobium oxide Inorganic materials 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- ATFCOADKYSRZES-UHFFFAOYSA-N indium;oxotungsten Chemical compound [In].[W]=O ATFCOADKYSRZES-UHFFFAOYSA-N 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本公开实施例涉及半导体领域，提供一种半导体结构及其制备方法，半导体结构包括：基底，基底包括沿第一方向排布的多个半导体柱，每一半导体柱包括第一源漏区、沟道区以及第二源漏区；沿第一方向延伸的位线，位线位于基底内，位线与每一半导体柱的第一源漏区电接触，位线内具有N型掺杂离子或者P型掺杂离子；位线包括沿第一方向依次交替排布的多个外延层和多个连接层，每一连接层位于每两个相邻的外延层之间且与外延层电接触，每一连接层与每一第一源漏区电接触；沿第二方向延伸的字线，字线位于基底内，字线与沟道区正对。本申请提供的半导体结构及其制备方法至少有利于提高所制备的半导体结构的良率。
Description
技术领域
本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法。
背景技术
存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存（Random Access Memory，RAM）可分为动态随机存取存储器（Dynamic RandomAccess Memory，DRAM）与静态随机存取存储器（Static Random-Access Memory，SRAM）两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。
存储单元通常包括存储元件和晶体管，晶体管的漏极与位线结构相连、源极与存储元件相连，存储单元的字线结构能够控制晶体管的沟道区的打开或关闭，进而通过位线结构读取存储在存储元件中的数据信息，或者通过位线结构将数据信息写入到存储元件中进行存储。
然而，目前所制备的半导体结构的良率欠佳。
发明内容
本公开实施例提供一种半导体结构及其制备方法，至少有利于提高所制备的半导体结构的良率。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底，所述基底包括沿第一方向排布的多个半导体柱，每一所述半导体柱包括第一源漏区、沟道区以及第二源漏区；沿所述第一方向延伸的位线，所述位线位于所述基底内，所述位线与每一所述半导体柱的第一源漏区电接触，所述位线内具有N型掺杂离子或者P型掺杂离子；所述位线包括沿所述第一方向依次交替排布的多个外延层和多个连接层，每一所述连接层位于每两个相邻的所述外延层之间且与所述外延层电接触，每一所述连接层与每一所述第一源漏区电接触；沿第二方向延伸的字线，所述字线位于所述基底内，所述字线与所述沟道区正对。
在一些实施例中，每一所述外延层与两个相邻的所述半导体柱的第一源漏区电接触。
在一些实施例中，所述多个外延层与所述多个连接层为同一半导体膜，同一所述半导体膜与多个所述半导体柱的第一源漏区电接触。
在一些实施例中，所述外延层包括第一半导体层以及第二半导体层，所述第二半导体层环绕所述第一半导体层，所述第二半导体层与所述连接层电接触。
在一些实施例中，沿所述第一方向，所述连接层与相邻的所述外延层之间的宽度比值小于等于2/3。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制备方法，包括：提供基底，所述基底包括多个沿第一方向依次排布的半导体层，相邻的两个半导体层之间构成第一凹槽；对位于所述第一凹槽底部的所述基底进行刻蚀处理，形成第二凹槽，所述第二凹槽与所述第一凹槽一一对应；采用选择性外延工艺形成外延层，所述外延层填充所述第二凹槽；对所述外延层进行原位掺杂工艺以使所述外延层内具有N型掺杂离子或者P型掺杂离子；形成多个连接层，所述连接层与所述半导体柱一一对应，每一所述连接层位于两个相邻的所述外延层之间，所述连接层内具有所述N型掺杂离子或者P型掺杂离子；沿所述第一方向，所述连接层的两侧分别与所述外延层电接触；多个所述连接层与多个所述外延层共同构成位线；对所述半导体层进行掺杂处理以形成第一源漏区、沟道区以及第二源漏区，所述位线与所述第一源漏区电接触；所述第一源漏区、所述沟道区以及所述第二源漏区共同构成半导体柱；形成沿第二方向延伸的字线，所述字线位于所述第一凹槽内，所述字线与所述沟道区正对。
在一些实施例中，沿所述第一方向，相邻的所述第二凹槽之间的最小距离小于两个相邻的所述第一凹槽的最小距离的2/3。
在一些实施例中，形成所述第二凹槽之后，形成所述外延层之前包括：沿所述第二凹槽的内壁刻蚀位于所述半导体层底部的基底以形成第三凹槽，所述第三凹槽与所述第二凹槽相贯通。
在一些实施例中，形成第三凹槽的工艺步骤包括：沿所述第二凹槽的内壁刻蚀位于所述半导体层底部的基底直至相邻的两个所述第二凹槽相贯通以形成第三凹槽，所述第三凹槽连通相邻的每两个所述第二凹槽；形成所述外延层与所述连接层的工艺步骤包括：形成填充所述第二凹槽和所述第三凹槽的半导体膜，位于所述第二凹槽的半导体膜作为外延层，位于所述第三凹槽的半导体膜作为连接层；对所述外延层进行原位掺杂工艺的同时，对所述连接层进行所述原位掺杂工艺以使所述连接层内具有所述N型掺杂离子或者P型掺杂离子。
在一些实施例中，形成所述连接层的工艺步骤包括：对进行过原位掺杂工艺后的外延层以及基底进行退火处理工艺以使部分位于所述半导体层下方的基底内具有所述N型掺杂离子或者P型掺杂离子，具有所述N型掺杂离子或者P型掺杂离子的部分基底作为连接层。
本公开实施例提供的技术方案至少具有以下优点：
本公开实施例提供的半导体结构中，位线包含外延层以及连接层，外延层与连接层的材料以及制备方法可以灵活调整，而不局限于基底的材料以及特性，保证制备的位线达到VCT（Vertical channel transistor，垂直沟道晶体管）器件的要求。
本公开实施例提供的半导体结构的制备方法中，采用选择性外延工艺形成外延层，并对外延层进行原位掺杂工艺以使外延层内具有N型掺杂离子或者P型掺杂离子，原位掺杂工艺以及选择性外延工艺所形成的外延层掺杂均匀，且易于控制掺杂浓度，从而可以获得掺杂浓度合适以及掺杂均匀的外延层。原位掺杂工艺简单、成本低，有效简化了工业化的制备流程，提升了效率和降低工业化制备的成本，便于放大推广和应用。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的半导体结构的一种俯视图；
图2为图1沿A1-A2剖面的第一种剖面结构示意图；
图3为图1沿B1-B2剖面的第一种剖面结构示意图；
图4为图1沿A1-A2剖面的第二种剖面结构示意图；
图5为图1沿B1-B2剖面的第二种剖面结构示意图；
图6为本公开一实施例提供的半导体结构的制备方法中提供基底对应的半导体结构的俯视图；
图7为图6沿A1-A2剖面的一种剖面结构示意图；
图8为图6沿B1-B2剖面的一种剖面结构示意图；
图9为本公开一实施例提供的半导体结构的制备方法中形成第二凹槽对应的半导体结构的剖面结构示意图；
图10为本公开一实施例提供的半导体结构的制备方法中形成外延层对应的半导体结构的剖面结构示意图；
图11为本公开一实施例提供的半导体结构的制备方法中形成位线对应的半导体结构的一种剖面结构示意图；
图12为本公开一实施例提供的半导体结构的制备方法中形成位线对应的半导体结构的另一种剖面结构示意图；
图13为本公开一实施例提供的半导体结构的制备方法中形成半导体柱对应的半导体结构的一种剖面结构示意图；
图14为本公开一实施例提供的半导体结构的制备方法中形成半导体柱对应的半导体结构的另一种剖面结构示意图；
图15为本公开一实施例提供的半导体结构的制备方法中形成第三凹槽对应的半导体结构的一种剖面结构示意图；
图16为本公开一实施例提供的半导体结构的制备方法中形成第三凹槽对应的半导体结构的另一种剖面结构示意图；
图17为本公开一实施例提供的半导体结构的制备方法中形成半导体膜对应的半导体结构的一种剖面结构示意图；
图18为本公开一实施例提供的半导体结构的制备方法中形成半导体膜对应的半导体结构的另一种剖面结构示意图；
图19为本公开一实施例提供的半导体结构的制备方法中形成位线对应的半导体结构的又一种剖面结构示意图。
具体实施方式
由背景技术可知，目前的半导体结构的良率欠佳。
分析发现，导致半导体结构的良率欠佳的原因之一在于：常规制备半导体结构的制备方法中，通过采用离子注入工艺并通过半导体柱之间的间隙对部分区域的基底进行掺杂处理，使部分区域的基底内具有第一浓度的掺杂离子，然后进行退火处理工艺使掺杂离子可以扩散至半导体柱正下方的基底内，从而形成位线。然而，通过离子注入方式进行掺杂处理的过程中，由于半导体柱自身的高度较高，等离子体可能并不能按照理想注入的路径，即沿平行于半导体柱高度方向的方向注入至基底内，部分等离子体可能会偏移路径（例如等离子体射击到半导体柱侧壁上），进而导致基底内具有第二浓度的掺杂离子，其中，第二浓度小于第二浓度。如此，通过离子注入所制备的半导体结构中位线的掺杂浓度可能达不到理想浓度，进而位线自身的电阻值较大，电阻值高于规格，也影响VCT器件性能。
本公开实施提供一种半导体结构，通过改变位线的形成方法，采用选择性外延工艺形成外延层，并对外延层进行原位掺杂工艺以使外延层内具有N型掺杂离子或者P型掺杂离子，原位掺杂工艺以及选择性外延工艺所形成的外延层掺杂均匀，且易于控制掺杂浓度，从而可以获得掺杂浓度合适以及掺杂均匀的外延层。原位掺杂工艺简单、成本低，有效简化了工业化的制备流程，提升了效率和降低工业化制备的成本，便于放大推广和应用。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1为本公开一实施例提供的半导体结构的一种俯视图；图2为图1沿A1-A2剖面的第一种剖面结构示意图；图3为图1沿B1-B2剖面的第一种剖面结构示意图；图4为图1沿A1-A2剖面的第二种剖面结构示意图；图5为图1沿B1-B2剖面的第二种剖面结构示意图。其中，图4中的虚线是外延层与连接层的分界线，但是外延层与连接层为同一半导体膜，两者的分界线实际并不存在，所以本公开实施例以虚线表示两个膜层的界面。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，通过改变位线的组成以及制备方法，降低位线自身的缺陷以及位线制备方法的缺陷，进而制备低电阻率的位线，提高半导体结构的运行速度。
参考图1至图5，半导体结构包括：基底，基底包括沿第一方向Y排布的多个半导体柱120，每一半导体柱120包括第一源漏区121、沟道区122以及第二源漏区123；沿第一方向Y延伸的位线110，位线110位于基底内，位线110与每一半导体柱120的第一源漏区121电接触，位线110内具有N型掺杂离子或者P型掺杂离子；位线110包括沿第一方向Y依次交替排布的多个外延层111和多个连接层112，每一连接层112位于每两个相邻的外延层111之间且与外延层111电接触，每一连接层112与每一第一源漏区121电接触；沿第二方向X延伸的字线130，字线130位于基底内，字线130与沟道区122正对。
在一些实施例中，基底包括：衬底100以及位于衬底100其上的半导体柱120。
在一些实施例中，衬底100可以为一个具有规整形状的晶圆。衬底100的材料可以为半导体材料，半导体材料可以包括硅、锗、碳化硅或者锗化硅的任意一种。衬底内可以掺杂有N型掺杂元素或者P型掺杂元素。其中，N型掺杂元素可以为磷（P）元素、铋（Bi）元素、锑（Sb）元素或砷（As）元素等Ⅴ族元素，P型掺杂元素可以为硼（B）元素、铝（Al）元素、镓（Ga）元素或铟（In）元素等Ⅲ族元素。
在一些实施例中，半导体柱120的材料包括半导体材料，半导体材料可以包括硅、锗、碳化硅或者锗化硅的任意一种。
在一些实施例中，半导体柱120的材料包括具有较高的载流子迁移率的氧化物半导体材料，可以降低半导体柱120的厚度，在有限的单元面积内，降低半导体结构的线宽，进一步提高半导体结构的存储密度。氧化物半导体材料可以包括IGZO（铟镓锌氧化物，IndiumGallium Zinc Oxide）、IWO（掺钨氧化铟，Indium Tungsten Oxide）或者ITO（氧化铟锡，Indium Tin Oxide）的至少一种。例如，当半导体柱120的材料为IGZO时，IGZO的载流子迁移率是多晶硅的载流子迁移率的20~50倍，有利于提高半导体柱120中的载流子迁移率，从而有利于降低半导体结构工作时的漏电流，以降低半导体结构的功耗和提高半导体结构的工作效率。
在一些实施例中，衬底100的材料与半导体柱120的材料相同，衬底100与半导体柱120由同一原始衬底分别制备而来。在一些实施例中，衬底100和半导体柱120的材料并不同，衬底100与半导体柱120并不由同一原始衬底制备而来。
在一些实施例中，第一源漏区121和第二源漏区123内的掺杂离子的导电类型相同，第一源漏区121和第二源漏区123内具有第一掺杂离子，沟道区122内具有第二掺杂离子。第二掺杂离子的导电类型与第一掺杂离子的导电类型相同，例如，第二掺杂离子为N型离子，第一掺杂离子为N型离子，如此，则由半导体柱120构成的晶体管为无结晶体管。在一些实施例中，第二掺杂离子的导电类型与第一掺杂离子的导电类型不同，例如，第二杂离子为P型离子，第一掺杂离子为N型离子，如此，则由半导体柱120构成的晶体管为有结晶体管。其中，“无结晶体管”和“有结晶体管”中的“结”指的是PN结。
在一些实施例中，基底还包括：位于衬底100上的用于定义半导体柱120的隔离结构102，隔离结构102用于绝缘相邻的半导体柱120。隔离结构102的材料可以包括氧化硅、氮化硅、氮氧化硅中的至少一种。
在一些实施例中，外延层111指的是以衬底100为基材，外延所形成的膜层。外延层111的材料的晶态结构与衬底100的材料的晶态结构相同或相似。在一些实施例中，外延层111的材料的电阻率小于衬底100的材料的电阻率，如此，衬底100自身具有较大的电阻率，衬底100自身的击穿电压较高，有效避免衬底100被击穿，进而有利于提升半导体结构的良率；反之，包含外延层111的位线110的电阻较小，降低饱和压降以及电阻，从而提高位线110的响应速度。
在一些实施例中，外延层111的材料可以为磷硅、硼硅或者砷硅。如此，外延层111自身的晶态结构与衬底100的晶态结构相同，外延层111与衬底100之间的晶粒尺寸大小相同，进而外延层111的晶界与衬底100的晶界相同，掺杂离子在外延层111和衬底100内的迁移速率以及跃迁速率可以相近，掺杂离子不会存在阻滞，进而可以提升位线110与衬底100之间的电学性能。当半导体柱120的材料也为半导体材料时，外延层111的材料为磷硅、硼硅或者砷硅同样可以提升位线110与半导体柱120之间的电学性能。
在一些实施例中，外延层111的材料可以不局限上述磷硅、硼硅或者砷硅，外延层111的材料可以为任意晶态结构与衬底100的晶态结构相同且具有低电阻值的材料，当位线110的电阻值较小时，位线110自身的电学损耗较小，从而有效避免位线110响应延迟或者位线110无法响应的情况。
在一些实施例中，外延层111与连接层112的接触面为曲面，由于形成容纳外延层111的第二凹槽为各向同性刻蚀工艺，形成的第二凹槽为椭球体，即第二凹槽的内壁面以及底面为椭圆或者碗状。如此，外延层与外延层之间的距离较小，从而连接层112的宽度可以对应较小，在进行退火处理工艺的过程中，在保证相邻的外延层111之间的连接层112的浓度达到规格的同时减少热处理的时长，有效改善衬底100以及半导体柱120受到的热损伤的缺陷。此外，相邻的外延层111之间的距离较小，也可以保证掺杂源的区域较大，后续扩散区的区域较小，更为精准的控制掺杂源区域的浓度以及扩散区的区域的浓度，从而提高位线110的浓度的精准度，有利于提高位线110的良率，进而提高半导体结构的良率。
在一些实施例中，每一外延层111与两个相邻的半导体柱120的第一源漏区121电接触。由于形成容纳外延层111的第二凹槽为各向同性刻蚀工艺，形成的第二凹槽为椭球体，所以第二凹槽的部分区域还暴露出半导体柱120朝向衬底100的一侧，进而形成在第二凹槽内的外延层111与半导体柱的第一源漏区121电接触。如此，相比较第一源漏区121完全与连接层112电接触而言，第一源漏区121与外延层111电接触，外延层111的掺杂离子的浓度较大，则第一源漏区121与外延层111之间的接触电阻较小，从而具有较小的电学损耗，有利于提高半导体结构的电学性能。
在一些实施例中，外延层111沿第一方向Y上的宽度为第一宽度W1，连接层112沿第一方向Y上的宽度为第二宽度W2。沿第一方向Y，连接层112与相邻的外延层111之间的宽度比值小于等于2/3，即第二宽度W2与第一宽度W1的比值小于等于2/3。如此，外延层111自身的占比较大，连接层112的占比较小，则需要进行扩散而成的连接层112的区域较小，一是可以保证两个相邻的外延层111之间扩散的区域可以接触或者重叠，从而保证位于半导体柱120下方的衬底100均具有掺杂离子，且掺杂离子的浓度符合规格；二是外延层111自身的电阻值较小，位线110内外延层111的占比较大，则包含外延层111的位线110的电阻值也会对应降低，从而提高位线110的良率。
值得说明的是，图2或图4中所示的第一宽度W1指的是外延层的最大宽度，第二宽度W2指的是连接层的最小宽度。第一宽度W1还可以指的是外延层的任意宽度，第二宽度W2指的是连接层的任意宽度，图2或图4中所示的第一宽度W1、第二宽度W2仅为示例。
在一些实施例中，连接层112的材料与衬底100的材料相同。如此，可以无需对原有衬底的结构进行改进，连接层112所在区域可以作为半导体柱120的支撑结构，连接层112与半导体柱120之间的材料相同，且连接层112与半导体柱120为一体成型结构，则可以避免半导体柱在后续的工艺出现倒塌或者轮廓变形的情况。
在一些实施例中，多个外延层111与多个连接层112为同一半导体膜，同一半导体膜与多个半导体柱120的第一源漏区121电接触。换句话说，位线110由一个外延半导体材料构成，在形成容纳外延层的凹槽之后，继续刻蚀衬底以使两个相邻的凹槽相贯通，然后整体外延形成半导体膜，然后退火处理形成位线。如此，位线110内均是由外延半导体材料构成，位线的掺杂离子的掺杂浓度可以通过原位掺杂工艺精准控制，从而可以精确获取位线110的电阻值，可以提高位线110的良率。
在一些实施例中，外延层111包括第一半导体层以及第二半导体层，第二半导体层环绕第一半导体层，第二半导体层与连接层电接触。例如，第一半导体层的材料为硅，第二半导体层的材料为锗硅，锗具有较高的载流子迁移率。且锗硅的晶格常数大于硅的晶格常数，由于晶格常数的差异，第一半导体层会向第二半导体层的方向产生压缩应力，从而增加第二半导体层内的载流子（电子或空穴）的迁移率，进而驱使第二半导体层内的载流子迁移至连接层，最终迁移至第一源漏区，提高驱动电流，有利于提高晶体管的速度。其中，第一半导体层以及第二半导体层内具有同导电类型的掺杂离子。
在一些实施例中，字线130环绕沟道区122，则半导体结构为全环绕栅极（GAA，Gate-All-Around）晶体管，GAA结构可以实现栅极对半导体结构的沟道区的四面包裹，可以很大程度上解决栅极间距尺寸减小后导致的漏电流、电容效应以及短沟道效应等问题，减少了字线130在垂直方向上的占用面积，有利于增强栅极控制性能以及提高半导体结构的集成度。
在一些实施例中，字线130的材料包括金属材料、过渡金属氮化物或半导体材料，半导体材料包括多晶硅。当字线130的材料为掺杂的多晶硅，由于多晶硅的材料与沟道区122的材料的能隙相近，而且可以通过控制掺杂浓度改变多晶硅的功函数，有利于降低栅极与沟道区122之间的阈值电压。掺杂的多晶硅的掺杂元素类型与沟道区的掺杂元素类型相同或者不同。过渡金属氮化物可以为氮化钛或者氮化钽。在一些实施例中，字线130可以为层叠结构，例如功函数层和金属层、金属阻挡层和金属层，金属层位于远离沟道区的一侧。
在一些实施例中，半导体结构还包括：栅介质层103，栅介质层103位于半导体柱120与字线130之间。栅介质层103的材料可以为氧化硅、氮氧化硅、氮化硅或者高介电常数的材料，用于抑制短沟道效应，从而抑制隧穿漏电流等情况。高介电常数的材料包括氧化铪、氧化锆、氧化铝、氧化镧、氧化钛、氧化钽、氧化铌或钛酸锶等。
在一些实施例中，半导体结构还包括第一隔离层114，第一隔离层114位于相邻的半导体柱120之间，位于字线130以及衬底100之间。第一隔离层114的材料包括氧化硅、氮化硅或者氮氧化硅。
本公开实施例提供的半导体结构中，位线110包含外延层111以及连接层112，外延层111与连接层112的材料以及制备方法可以灵活调整，而不局限于基底的材料以及特性，保证制备的位线110达到VCT器件的要求。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制备方法，用于制备上述实施例所提供的半导体结构，与上述实施例相同的元件，在这里不再展开赘述。
图6为本公开一实施例提供的半导体结构的制备方法中提供基底对应的半导体结构的俯视图；图7为图6沿A1-A2剖面的一种剖面结构示意图；图8为图6沿B1-B2剖面的一种剖面结构示意图；图9为本公开一实施例提供的半导体结构的制备方法中形成第二凹槽对应的半导体结构的剖面结构示意图；图10为本公开一实施例提供的半导体结构的制备方法中形成外延层对应的半导体结构的剖面结构示意图；图11为本公开一实施例提供的半导体结构的制备方法中形成位线对应的半导体结构的一种剖面结构示意图；图12为本公开一实施例提供的半导体结构的制备方法中形成位线对应的半导体结构的另一种剖面结构示意图；图13为本公开一实施例提供的半导体结构的制备方法中形成半导体柱对应的半导体结构的一种剖面结构示意图；图14为本公开一实施例提供的半导体结构的制备方法中形成半导体柱对应的半导体结构的另一种剖面结构示意图；图15为本公开一实施例提供的半导体结构的制备方法中形成第三凹槽对应的半导体结构的一种剖面结构示意图；图16为本公开一实施例提供的半导体结构的制备方法中形成第三凹槽对应的半导体结构的另一种剖面结构示意图；图17为本公开一实施例提供的半导体结构的制备方法中形成半导体膜对应的半导体结构的一种剖面结构示意图；图18为本公开一实施例提供的半导体结构的制备方法中形成半导体膜对应的半导体结构的另一种剖面结构示意图；图19为本公开一实施例提供的半导体结构的制备方法中形成位线对应的半导体结构的又一种剖面结构示意图。
参考图6至图8，提供基底，基底包括多个沿第一方向Y依次排布的半导体层101，相邻的两个半导体层101之间构成第一凹槽106。
在一些实施例中，基底包括：衬底100以及位于衬底100其上的半导体层101。
在一些实施例中，衬底100可以为一个具有规整形状的晶圆。衬底100的材料可以为半导体材料，半导体材料可以包括硅、锗、碳化硅或者锗化硅的任意一种。衬底内可以掺杂有N型掺杂元素或者P型掺杂元素。
在一些实施例中，半导体层101的材料包括半导体材料，半导体材料可以包括硅、锗、碳化硅或者锗化硅的任意一种。
在一些实施例中，半导体层101的材料包括具有较高的载流子迁移率的氧化物半导体材料，可以降低半导体层的厚度，在有限的单元面积内，降低半导体结构的线宽，进一步提高半导体结构的存储密度。氧化物半导体材料可以包括IGZO、IWO或者ITO的至少一种。
在一些实施例中，衬底100的材料与半导体层101的材料相同，衬底100与半导体层101由同一原始衬底分别制备而来。在一些实施例中，衬底100和半导体层101的材料并不同，衬底100与半导体层101并不由同一原始衬底制备而来。
在一些实施例中，基底还包括：位于衬底100上的用于定义半导体层的隔离结构102，隔离结构102用于绝缘相邻的半导体层101。隔离结构102的材料可以包括氧化硅、氮化硅、氮氧化硅中的至少一种。
继续参考图6至图8，在半导体层101的侧面形成保护层105，保护层105位于第一凹槽106内。保护层105用于避免后续刻蚀工艺对半导体层101造成刻蚀损伤，保护层105还用于避免形成外延层的过程中，外延层还位于第一凹槽106内的情况，进而避免半导体柱高度的缩小，从而降低了沟道区的长度。保护层105还用于防止原位掺杂工艺中对半导体层101进行掺杂，从而无法精准控制第一源漏区、沟道区、第二源漏区以及位线的掺杂浓度的情况。
在一些实施例中，保护层105的材料为氮化硅、氮氧化硅或者其他掩膜层。
在一些实施例中，半导体层101远离衬底的一侧具有第一保护层104，第一保护层104与保护层105之间构建一个较为封闭的情况对半导体层101进行保护，避免后续的制备方法对半导体层101造成损伤。
参考图9，制备方法包括：对位于第一凹槽106底部的衬底100进行刻蚀处理，形成第二凹槽107，第二凹槽107与第一凹槽106一一对应。
在一些实施例中，采用各向同性刻蚀工艺形成第二凹槽107。形成的第二凹槽107为椭球体，所以第二凹槽107的部分区域还暴露出半导体层101朝向衬底100的一侧，进而后续形成在第二凹槽107内的外延层与半导体柱的第一源漏区电接触。如此，相比较第一源漏区完全与连接层电接触而言，第一源漏区与外延层电接触，外延层的掺杂离子的浓度较大，则第一源漏区与外延层之间的接触电阻较小，从而具有较小的电学损耗，有利于提高半导体结构的电学性能。
在一些实施例中，沿第一方向Y，相邻的第二凹槽107之间的最小距离S2小于两个相邻的第一凹槽106的最小距离S1的2/3。即形成第二凹槽107的过程中，还刻蚀部分位于半导体层101以下的衬底100，可以增加第二凹槽107的区域，增加外延层在位线中的占比，外延层的掺杂离子的浓度较大，则第一源漏区与外延层之间的接触电阻较小，从而具有较小的电学损耗，有利于提高半导体结构的电学性能。
参考图10，采用选择性外延工艺形成外延层111，外延层111填充第二凹槽；对外延层111进行原位掺杂工艺以使外延层111内具有N型掺杂离子或者P型掺杂离子。
其中，在形成外延层111的工艺步骤中，还包括对外延层111原位掺杂掺杂离子。原位掺杂工艺不仅可以保证外延层111内部的掺杂离子分布均匀，而且避免了扩散和离子注入的高温退火对外延层111的影响。
在一些实施例中，可以采用低压化学气相沉积工艺形成外延层111，低压化学气相沉积工艺采用的源材料包括硅源气体以及掺杂源气体，掺杂源气体用于提供掺杂离子。其中，采用的低压化学气相沉积工艺为气相外延工艺，气相外延工艺得到的外延层111内掺杂离子的掺杂浓度分布均匀，有利于降低外延层111的电阻率，有利于提高外延层111的导电性。
其中，硅源气体可以为硅烷、乙硅烷、二氯甲硅烷或者三氯甲硅烷。在一些实施例中，低压化学气相沉积工艺采用的源材料包括锗源气体，例如，锗烷。
在一些实施例中，掺杂源气体为磷烷（PH3）。在一些实施例中，掺杂源气体还可以为三氯化磷（PCl3）、硼烷（BH3）、乙硼烷（B2H6）或者三氯化硼（BCl3）。
在一些实施例中，外延层111的材料为多晶硅；掺杂离子为N型离子中的磷离子。在一些实施例中，外延层111的材料还可为锗；掺杂离子还可为N型离子中的砷离子或者P型离子中的硼离子、铝离子。
在一些实施例中，形成外延层111的工艺为选择性外延工艺，即源材料包括刻蚀气体、硅源气体以及掺杂源气体，刻蚀气体可以为氯化氢气体。如此，通过刻蚀气体可以去除外延层表面部分厚度的膜层，从而去除具有表面缺陷的部分膜层，进而可以降低外延层的表面粗糙度，有利于改善后续形成的位线内部具有间隙的问题。
在一些实施例中，外延层111的材料可以为磷硅、硼硅或者砷硅。如此，外延层111自身的晶态结构与衬底100的晶态结构相同，外延层111的晶粒尺寸大小与衬底100的晶粒尺寸大小相同，进而外延层111的晶界与衬底100的晶界相同，掺杂离子可以在外延层111和衬底100内的迁移速率以及跃迁速率相近，掺杂离子不会存在阻滞，进而可以提升位线与衬底之间的电学性能。当半导体层101的材料也为半导体材料时，外延层111的材料为磷硅、硼硅或者砷硅同样可以提升位线与半导体层101之间的电学性能。
在一些实施例中，外延层111的材料可以不局限上述磷硅、硼硅或者砷硅，外延层111的材料可以为任意晶态结构与衬底100的晶态结构相同，且具有低电阻值的材料，当位线的电阻值较小时，位线自身的电学损耗较小，从而有效避免位线响应延迟或者位线无法响应的情况。
在一些实施例中，外延层111包括第一半导体层以及第二半导体层，第二半导体层环绕第一半导体层，第二半导体层与连接层电接触。例如，第一半导体层的材料为硅，第二半导体层的材料为锗硅，锗具有较高的载流子迁移率。且锗硅的晶格常数大于硅的晶格常数，由于晶格常数的差异，第一半导体层会向第二半导体层的方向产生压缩应力，从而增加第二半导体层内的载流子（电子或空穴）的迁移率，进而驱使第二半导体层内的载流子迁移至连接层，最终迁移至第一源漏区，提高驱动电流，有利于提高晶体管的速度。其中，第一半导体层以及第二半导体层内具有同导电类型的掺杂离子。
在一些实施例中，可以采用相同的工艺步骤并调节工艺参数形成第一半导体层以及第二半导体层，相同的工艺步骤可以包括选择性外延工艺。在一些实施例中，可以采用不同的工艺步骤形成第一半导体层以及第二半导体层，例如第二半导体层采用选择性外延工艺，第一半导体层采用气相沉积工艺。
参考图11和图12，形成多个连接层112，连接层112与半导体层101一一对应，每一连接层112位于两个相邻的外延层111之间，连接层112内具有N型掺杂离子或者P型掺杂离子；沿第一方向Y，连接层112的两侧分别与外延层111电接触；多个连接层112与多个外延层111共同构成位线110；去除保护层。
在一些实施例中，形成连接层112的工艺步骤包括：对进行过原位掺杂工艺后的外延层111以及基底进行退火处理工艺以使部分位于半导体层101下方的基底内具有N型掺杂离子或者P型掺杂离子，具有N型掺杂离子或者P型掺杂离子的部分基底作为连接层112。如此，可以无需对原有衬底的结构进行改进，连接层112所在区域可以作为半导体柱的支撑结构，连接层112与半导体柱之间的材料相同，且连接层112与半导体柱为一体成型结构，则可以避免半导体柱在后续的工艺出现倒塌或者轮廓变形的情况。
参考图13以及图14，对半导体层进行掺杂处理以形成第一源漏区121、沟道区122以及第二源漏区123，位线110与第一源漏区121电接触；第一源漏区121、沟道区122以及第二源漏区123共同构成半导体柱120。
在一些实施例中，第一源漏区121和第二源漏区123内的掺杂离子的导电类型相同，第一源漏区121和第二源漏区123内具有第一掺杂离子，沟道区122内具有第二掺杂离子。第二掺杂离子的导电类型与第一掺杂离子的导电类型相同，例如，第二掺杂离子为N型离子，第一掺杂离子为N型离子，如此，则由半导体柱120构成的晶体管为无结晶体管。在一些实施例中，第二掺杂离子的导电类型与第一掺杂离子的导电类型不同，例如，第二杂离子为P型离子，第一掺杂离子为N型离子，如此，则由半导体柱120构成的晶体管为有结晶体管。其中，“无结晶体管”和“有结晶体管”中的“结”指的是PN结。
在一些实施例中，采用离子注入工艺分别形成第一源漏区121、沟道区122以及第二源漏区123。离子注入工艺能够通过控制离子能量以及电荷量精确控制掺入半导体柱内杂质的浓度分布和注入浓度，从而对第一源漏区121、第二源漏区123以及沟道区122的杂质浓度及分布更为精确的控制。离子注入工艺的加工温度较低，对半导体柱120以及衬底100的热伤害较小，由此可以避免高温扩散所引起的热缺陷以及半导体柱120和衬底100的化学组成成分发生变化，大面积注入杂质仍能保证第第一源漏区121、沟道区122以及第二源漏区123各自的均匀性。
继续参考图13和图14，刻蚀部分隔离结构102以形成暴露半导体柱120完全侧壁面的第四凹槽113；形成第一隔离层114，第一隔离层114位于第四凹槽113内。
在一些实施例中，第一隔离层114的材料包括氧化硅、氮化硅或者氮氧化硅。
参考图1至图3，形成沿第二方向X延伸的字线130，字线130位于第一凹槽106以及第四凹槽113内，字线130与沟道区122正对。
在一些实施例中，形成栅介质层103，栅介质层103位于半导体柱120的外侧面。栅介质层103可通过氧化半导体柱120而形成，栅介质层103的材料为氧化硅。在一些实施例中，栅介质层103通过薄膜沉积工艺形成，栅介质层103的材料可以为氮氧化硅、氮化硅或者高介电常数的材料，用于抑制短沟道效应，从而抑制隧穿漏电流等情况。高介电常数的材料包括氧化铪、氧化锆、氧化铝、氧化镧、氧化钛、氧化钽、氧化铌或钛酸锶等。
在一些实施例中，在第四凹槽113以及第一凹槽106内形成字线130，字线130可以环绕沟道区122，半导体结构为GAA晶体管，GAA结构可以实现栅极对半导体结构的沟道区的四面包裹，可以很大程度上解决栅极间距尺寸减小后导致的漏电流、电容效应以及短沟道效应等问题，减少了字线130在垂直方向上的占用面积，有利于增强栅极控制性能以及提高半导体结构的集成度。
在一些实施例中，字线130的材料包括金属材料、过渡金属氮化物或半导体材料，半导体材料包括多晶硅。当字线130的材料为掺杂的多晶硅，由于多晶硅的材料与沟道区的材料的能隙相近，而且可以通过控制掺杂浓度改变多晶硅的功函数，有利于降低栅极与沟道区之间的阈值电压。掺杂的多晶硅的掺杂元素类型与沟道区的掺杂元素类型相同或者不同。过渡金属氮化物可以为氮化钛或者氮化钽。在一些实施例中，字线130可以为层叠结构，例如功函数层和金属层、金属阻挡层和金属层，金属层位于远离沟道区的一侧。
上述实施例中，是以连接层与衬底的材料相同作为示例进行说明，本公开实施例还提供一种连接层与外延层为同一半导体膜的半导体结构的制备方法，与上述实施例中相同的部分，在这里不再展开赘述。
参考图15和图16，形成第二凹槽107之后，形成外延层之前包括：沿第二凹槽107的内壁刻蚀位于半导体层101底部的基底以形成第三凹槽108，第三凹槽108与第二凹槽107相贯通。
在一些实施例中，形成第三凹槽108的工艺步骤包括：沿第二凹槽107的内壁刻蚀位于半导体层101底部的基底直至相邻的两个第二凹槽107相贯通以形成第三凹槽108，第三凹槽108连通相邻的每两个第二凹槽107。
参考图17至图19，形成外延层与连接层的工艺步骤包括：形成填充第二凹槽和第三凹槽的半导体膜109，位于第二凹槽的半导体膜109作为外延层111，位于第三凹槽的半导体膜作为连接层112；对外延层111进行原位掺杂工艺的同时，对连接层112进行原位掺杂工艺以使连接层112内具有N型掺杂离子或者P型掺杂离子；外延层111与连接层112构成位线110。
参考图1、图4和图5，制备方法包括：对半导体层101进行掺杂处理以形成第一源漏区121、沟道区122以及第二源漏区123，位线110与第一源漏区121电接触；第一源漏区121、沟道区122以及第二源漏区123共同构成半导体柱120；形成沿第二方向X延伸的字线130，字线130位于第一凹槽内，字线130与沟道区122正对。
本公开实施例提供的半导体结构的制备方法中，采用选择性外延工艺形成外延层111，并对外延层111进行原位掺杂工艺以使外延层111内具有N型掺杂离子或者P型掺杂离子，原位掺杂工艺以及选择性外延工艺所形成的外延层111掺杂均匀，且易于控制掺杂浓度，从而可以获得掺杂浓度合适以及掺杂均匀的外延层111。原位掺杂工艺简单、成本低，有效简化了工业化的制备流程，提升了效率和降低工业化制备的成本，便于放大推广和应用。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各种改动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底包括多个沿第一方向依次排布的半导体层，相邻的两个半导体层之间构成第一凹槽；
对位于所述第一凹槽底部的所述基底进行刻蚀处理，形成第二凹槽，所述第二凹槽与所述第一凹槽一一对应；
采用选择性外延工艺形成外延层，所述外延层填充所述第二凹槽；对所述外延层进行原位掺杂工艺以使所述外延层内具有N型掺杂离子或者P型掺杂离子；
形成多个连接层，所述连接层与所述半导体层一一对应，每一所述连接层位于两个相邻的所述外延层之间，所述连接层内具有所述N型掺杂离子或者P型掺杂离子；沿所述第一方向，所述连接层的两侧分别与所述外延层电接触；多个所述连接层与多个所述外延层共同构成位线；
对所述半导体层进行掺杂处理以形成第一源漏区、沟道区以及第二源漏区，所述位线与所述第一源漏区电接触；所述第一源漏区、所述沟道区以及所述第二源漏区共同构成半导体柱；
形成沿第二方向延伸的字线，所述字线位于所述第一凹槽内，所述字线与所述沟道区正对。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，沿所述第一方向，相邻的所述第二凹槽之间的最小距离小于两个相邻的所述第一凹槽的最小距离的2/3。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述第二凹槽之后，形成所述外延层之前包括：沿所述第二凹槽的内壁刻蚀位于所述半导体层底部的基底以形成第三凹槽，所述第三凹槽与所述第二凹槽相贯通。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，形成第三凹槽的工艺步骤包括：沿所述第二凹槽的内壁刻蚀位于所述半导体层底部的基底直至相邻的两个所述第二凹槽相贯通以形成第三凹槽，所述第三凹槽连通相邻的每两个所述第二凹槽；形成所述外延层与所述连接层的工艺步骤包括：形成填充所述第二凹槽和所述第三凹槽的半导体膜，位于所述第二凹槽的半导体膜作为外延层，位于所述第三凹槽的半导体膜作为连接层；对所述外延层进行原位掺杂工艺的同时，对所述连接层进行所述原位掺杂工艺以使所述连接层内具有所述N型掺杂离子或者P型掺杂离子。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述连接层的工艺步骤包括：对进行过原位掺杂工艺后的外延层以及基底进行退火处理工艺以使部分位于所述半导体层下方的基底内具有所述N型掺杂离子或者P型掺杂离子，具有所述N型掺杂离子或者P型掺杂离子的部分基底作为连接层。
6.一种采用权利要求1~5任一项半导体结构的制备方法所制备的半导体结构，其特征在于，包括：
基底，所述基底包括沿第一方向排布的多个半导体柱，每一所述半导体柱包括第一源漏区、沟道区以及第二源漏区；
沿所述第一方向延伸的位线，所述位线位于所述基底内，所述位线与每一所述半导体柱的第一源漏区电接触，所述位线内具有N型掺杂离子或者P型掺杂离子；所述位线包括沿所述第一方向依次交替排布的多个外延层和多个连接层，每一所述连接层位于每两个相邻的所述外延层之间且与所述外延层电接触，每一所述连接层与每一所述第一源漏区电接触；
沿第二方向延伸的字线，所述字线位于所述基底内，所述字线与所述沟道区正对。
7.根据权利要求6所述的半导体结构，其特征在于，每一所述外延层与两个相邻的所述半导体柱的第一源漏区电接触。
8.根据权利要求6所述的半导体结构，其特征在于，所述多个外延层与所述多个连接层为同一半导体膜，同一所述半导体膜与多个所述半导体柱的第一源漏区电接触。
9.根据权利要求6所述的半导体结构，其特征在于，所述外延层包括第一半导体层以及第二半导体层，所述第二半导体层环绕所述第一半导体层，所述第二半导体层与所述连接层电接触。
10.根据权利要求6所述的半导体结构，其特征在于，沿所述第一方向，所述连接层与相邻的所述外延层之间的宽度比值小于等于2/3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310661104.6A CN116390485B (zh) | 2023-06-06 | 2023-06-06 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310661104.6A CN116390485B (zh) | 2023-06-06 | 2023-06-06 | 半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116390485A CN116390485A (zh) | 2023-07-04 |
| CN116390485B true CN116390485B (zh) | 2023-10-24 |
Family
ID=86966068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310661104.6A Active CN116390485B (zh) | 2023-06-06 | 2023-06-06 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116390485B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114078779A (zh) * | 2020-08-20 | 2022-02-22 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法、半导体集成电路器件 |
| CN115020473A (zh) * | 2022-05-30 | 2022-09-06 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN115117064A (zh) * | 2022-06-24 | 2022-09-27 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN115188763A (zh) * | 2022-07-18 | 2022-10-14 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
| CN115274560A (zh) * | 2021-04-30 | 2022-11-01 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
| CN115295496A (zh) * | 2022-08-26 | 2022-11-04 | 长江存储科技有限责任公司 | 半导体器件及其制备方法、存储器以及存储系统 |
| CN115568203A (zh) * | 2021-07-01 | 2023-01-03 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN115701211A (zh) * | 2021-07-16 | 2023-02-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101567024B1 (ko) * | 2009-05-15 | 2015-11-09 | 삼성전자주식회사 | 반도체 기억 소자 |
| KR101129029B1 (ko) * | 2010-06-11 | 2012-03-23 | 주식회사 하이닉스반도체 | 수직형 트랜지스터의 불순물영역 형성방법 및 이를 이용한 수직형 트랜지스터 제조방법 |
| KR102475454B1 (ko) * | 2016-01-08 | 2022-12-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| CN115568204A (zh) * | 2021-07-01 | 2023-01-03 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| EP4243074A4 (en) * | 2021-07-16 | 2024-08-28 | Changxin Memory Tech Inc | SEMICONDUCTOR STRUCTURE AND ASSOCIATED MANUFACTURING METHOD |
-
2023
- 2023-06-06 CN CN202310661104.6A patent/CN116390485B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114078779A (zh) * | 2020-08-20 | 2022-02-22 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法、半导体集成电路器件 |
| CN115274560A (zh) * | 2021-04-30 | 2022-11-01 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
| CN115568203A (zh) * | 2021-07-01 | 2023-01-03 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN115701211A (zh) * | 2021-07-16 | 2023-02-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN115020473A (zh) * | 2022-05-30 | 2022-09-06 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN115117064A (zh) * | 2022-06-24 | 2022-09-27 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN115188763A (zh) * | 2022-07-18 | 2022-10-14 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
| CN115295496A (zh) * | 2022-08-26 | 2022-11-04 | 长江存储科技有限责任公司 | 半导体器件及其制备方法、存储器以及存储系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116390485A (zh) | 2023-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI691059B (zh) | 三維記憶裝置及其製造方法 | |
| US20230403853A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device | |
| WO2023284098A1 (zh) | 半导体结构及其制作方法 | |
| US20230337428A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device | |
| CN114725106A (zh) | 半导体结构及半导体结构的制备方法、存储器 | |
| US20240128356A1 (en) | Method for producing a superjunction device | |
| US20240297215A1 (en) | Semiconductor device including barrier layer between active region and semiconductor layer and method of forming the same | |
| US12114485B2 (en) | Semiconductor structure and method for manufacturing same | |
| CN115568204A (zh) | 半导体结构及其制作方法 | |
| US10686078B2 (en) | Semiconductor structure and fabrication method thereof | |
| US20080073730A1 (en) | Semiconductor device and method for formimg the same | |
| CN111384143B (zh) | 晶体管结构 | |
| CN116390485B (zh) | 半导体结构及其制备方法 | |
| TWI806672B (zh) | 半導體結構及其製作方法 | |
| US20240121946A1 (en) | Semiconductor structure and method forming the same | |
| CN116033747A (zh) | 半导体结构及其形成方法 | |
| CN115332254A (zh) | 一种半导体结构及其制作方法 | |
| CN114927523A (zh) | 半导体结构及半导体结构的制备方法 | |
| WO2023133993A1 (zh) | 半导体结构及半导体结构的制备方法 | |
| US20230363153A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device | |
| CN113327848B (zh) | 闪存器件及其制造方法 | |
| TWI832716B (zh) | 製作半導體裝置的方法與半導體裝置 | |
| CN118829192A (zh) | 半导体结构及制备方法 | |
| US20230124494A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| US20240008288A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |