KR20240002969A - 박막 트랜지스터 및 박막 트랜지스터의 제조 방법 - Google Patents
박막 트랜지스터 및 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20240002969A KR20240002969A KR1020230085320A KR20230085320A KR20240002969A KR 20240002969 A KR20240002969 A KR 20240002969A KR 1020230085320 A KR1020230085320 A KR 1020230085320A KR 20230085320 A KR20230085320 A KR 20230085320A KR 20240002969 A KR20240002969 A KR 20240002969A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- diffusion
- thin film
- film transistor
- blocking layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 247
- 230000000903 blocking effect Effects 0.000 claims abstract description 152
- 238000010438 heat treatment Methods 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims description 43
- 229910052760 oxygen Inorganic materials 0.000 claims description 43
- 239000001301 oxygen Substances 0.000 claims description 43
- 230000004888 barrier function Effects 0.000 claims description 38
- 229910052739 hydrogen Inorganic materials 0.000 claims description 37
- 239000001257 hydrogen Substances 0.000 claims description 37
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- 230000010220 ion permeability Effects 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 366
- 239000012495 reaction gas Substances 0.000 description 35
- -1 oxygen ions Chemical class 0.000 description 34
- 150000002500 ions Chemical class 0.000 description 28
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 150000002431 hydrogen Chemical class 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 229910052731 fluorine Inorganic materials 0.000 description 10
- 239000011737 fluorine Substances 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 229910007541 Zn O Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000003980 solgel method Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052805 deuterium Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004397 blinking Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229960001296 zinc oxide Drugs 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910005898 GeSn Inorganic materials 0.000 description 1
- 101100133338 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NHP6A gene Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 1
- VGLYDBMDZXTCJA-UHFFFAOYSA-N aluminum zinc oxygen(2-) tin(4+) Chemical compound [O-2].[Al+3].[Sn+4].[Zn+2] VGLYDBMDZXTCJA-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- BNEMLSQAJOPTGK-UHFFFAOYSA-N zinc;dioxido(oxo)tin Chemical compound [Zn+2].[O-][Sn]([O-])=O BNEMLSQAJOPTGK-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 및 박막 트랜지스터의 제조 방법에 관한 것이다. 일 실시예에 따른 박막 트랜지스터의 제조 방법은, 기판 상에 확산통로층이 형성되는 단계, 상기 확산통로층에 하나 이상의 트렌치가 형성되는 단계, 상기 트렌치 내부에 확산차단층이 형성되는 단계, 상기 확산통로층 및 상기 확산차단층 상에 활성층이 형성되는 단계, 상기 활성층 상에 소스 및 드레인이 형성되는 단계, 상기 소스 및 드레인 사이에 게이트 절연층이 형성되는 단계, 상기 게이트 절연층 상에 게이트가 형성되는 단계 및 열처리가 수행되는 단계를 포함할 수 있다.
Description
본 발명은 박막 트랜지스터 및 박막 트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 산화물 박막 트랜지스터(Oxide Thin Film Transistor) 및 산화물 박막 트랜지스터의 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT)는 절연성 기판 상에 반도체 박막을 적층하여 제조되는 전계 효과 트랜지스터(Field Effect Transistor, FET)의 일종이다. TFT는 세 개의 전극(예컨대, 소스, 드레인, 게이트) 및 두 개의 전극 사이에 배치되는 박막 형태의 활성층(또는 채널층)을 포함한다. 게이트 전극에 전압이 인가되면 소스 전극과 드레인 전극 사이에 정공이 모이면서 채널이 형성됨으로써 소스 전극에서 드레인 전극으로 전류가 흐른다. TFT는 LCD나 OLED와 같은 디스플레이 장치에 사용되고 있다.
TFT의 활성층을 구성하는 물질의 예시로 비정질 실리콘(Amorphous Silicon, a-Si), 저온 폴리실리콘(Low-Temperature Polycrystalline Silicon, LTPS), 산화물(Oxide)을 들 수 있다. 활성층이 산화물로 구성된 TFT는 산화물 TFT로 지칭된다. 산화물 TFT에 사용되는 산화물의 예시로는 인듐-갈륨-아연-산화물(In-Ga-Zn-O, IGZO)을 들 수 있다. 최근에는 산화물 TFT의 전기적 특성을 개선하고 산화물 TFT의 성능 및 신뢰성을 높이기 위한 다양한 기술이 연구되고 있다.
관련 선행기술로는 한국공개특허공보 제10-2016-0131339호, 한국공개특허공보 제10-2022-004795호가 있다.
본 명세서의 목적은 종래에 비해 향상된 전기적 특성, 성능 및 신뢰성을 갖는 박막 트랜지스터 및 박막 트랜지스터의 제조 방법을 제공하는 것이다.
본 명세서의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 명세서의 다른 목적 및 장점들은 이하에서 기술되는 본 명세서의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 명세서의 목적 및 장점들은 청구범위에 기재된 구성요소들 및 그 조합에 의해 실현될 수 있다.
일 실시예에 따른 박막 트랜지스터는, 기판, 상기 기판 상에 배치되는 확산통로층, 상기 확산통로층 상에 배치되는 활성층, 상기 활성층 상에 배치되는 소스 및 드레인, 상기 소스 및 드레인 사이에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 및 상기 확산통로층에서 상기 소스 및 상기 드레인과 대응되는 위치에 형성되는 확산차단층을 포함할 수 있다.
일 실시예에 따른 박막 트랜지스터의 제조 방법은, 기판 상에 확산통로층이 형성되는 단계, 상기 확산통로층에 하나 이상의 트렌치가 형성되는 단계, 상기 트렌치 내부에 확산차단층이 형성되는 단계, 상기 확산통로층 및 상기 확산차단층 상에 활성층이 형성되는 단계, 상기 활성층 상에 소스 및 드레인이 형성되는 단계, 상기 소스 및 드레인 사이에 게이트 절연층이 형성되는 단계, 상기 게이트 절연층 상에 게이트가 형성되는 단계 및 열처리가 수행되는 단계를 포함할 수 있다.
실시예들에 따르면, 박막 트랜지스터 제조 과정에서 확산차단층과 확산통로층에 의해 제한적으로 활성층에 산소를 추가 공급해, 활성층의 결함의 원인이 되는 산소 공공을 줄임으로써 박막 트랜지스터의 신뢰성이 향상된다.
실시예들에 따르면, 박막 트랜지스터 제조 과정에서 서로 다른 밀도 분포를 갖는 확산차단층이 형성되므로, 반응가스에 포함된 반응 물질의 투과율을 선택적으로 조절할 수 있는 이점이 있다.
실시예들에 따르면, 박막 트랜지스터 제조 과정에서 활성층에 패시베이션층을 형성함으로써 열적 손상을 발생시키지 않고 열 예산(thermal budget)을 낮춰 전하 이동도를 안정적으로 향상시킬 수 있는 이점이 있다.
실시예들에 따르면, 박막 트랜지스터 제조 과정에서 활성층의 패시베이션층에 존재하는 전하 트랩이 수소에 의해 패시베이션되므로, 패시베이션층의 전하 밀도가 저하되어 전하 이동도가 향상되는 이점이 있다.
실시예들에 따르면, 박막 트랜지스터 제조 과정에서 저온 환경 하에서 고압 열처리 공정이 수행되므로 열에 취약한 부분의 열화를 방지하여 제품 수율을 향상시킬 수 있는 이점이 있다.
도 1은 제1 실시예에 따른 박막 트랜지스터의 구조를 나타낸다.
도 2는 제1 실시예에 따른 박막 트랜지스터의 제조 과정에서 열처리에 의한 반응 가스 내 이온의 이동 경로를 나타낸다.
도 3은 제2 실시예에 따른 박막 트랜지스터의 구조를 나타낸다.
도 4는 도 3에 표시된 A의 확대도이다.
도 5는 제2 실시예에 따른 박막 트랜지스터의 제조 과정에서 열처리에 의한 반응 가스 내 이온의 이동 경로를 나타낸다.
도 6은 제3 실시예에 따른 박막 트랜지스터의 구조를 나타낸다.
도 7은 도 6에 표시된 B의 확대도이다.
도 8은 제3 실시예에 따른 박막 트랜지스터의 제조 과정에서 열처리에 의한 반응 가스 내 이온의 이동 경로를 나타낸다.
도 9 내지 도 15는 제3 실시예에 따른 박막 트랜지스터의 제조 과정을 나타낸다.
도 16은 일 실시예에 따른 박막 트랜지스터의 제조 방법을 나타내는 흐름도이다.
도 17은 제1 실시예에 따라서 제조된 박막 트랜지스터와, 제조 과정에서 열처리가 제외된 박막 트랜지스터의 구동 전류(Ion) 및 오프 전류(Ioff)를 나타내는 그래프이다.
도 2는 제1 실시예에 따른 박막 트랜지스터의 제조 과정에서 열처리에 의한 반응 가스 내 이온의 이동 경로를 나타낸다.
도 3은 제2 실시예에 따른 박막 트랜지스터의 구조를 나타낸다.
도 4는 도 3에 표시된 A의 확대도이다.
도 5는 제2 실시예에 따른 박막 트랜지스터의 제조 과정에서 열처리에 의한 반응 가스 내 이온의 이동 경로를 나타낸다.
도 6은 제3 실시예에 따른 박막 트랜지스터의 구조를 나타낸다.
도 7은 도 6에 표시된 B의 확대도이다.
도 8은 제3 실시예에 따른 박막 트랜지스터의 제조 과정에서 열처리에 의한 반응 가스 내 이온의 이동 경로를 나타낸다.
도 9 내지 도 15는 제3 실시예에 따른 박막 트랜지스터의 제조 과정을 나타낸다.
도 16은 일 실시예에 따른 박막 트랜지스터의 제조 방법을 나타내는 흐름도이다.
도 17은 제1 실시예에 따라서 제조된 박막 트랜지스터와, 제조 과정에서 열처리가 제외된 박막 트랜지스터의 구동 전류(Ion) 및 오프 전류(Ioff)를 나타내는 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 형상 및 크기는 기술적 내용의 효과적인 설명을 위해 과장된 것일 수 있다.
또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서 어느 한 실시예에 제 1 구성요소로 언급된 것이 다른 실시예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
이하에서는 설명의 편의를 위하여 제1 방향은 직교 좌표계의 X축을 지칭하고, 제2 방향은 직교 좌표계의 Z축을 지칭한다. 이때 제1 방향은 제2 방향과 직교한다.
도 1은 제1 실시예에 따른 박막 트랜지스터의 구조를 나타낸다. 또한 도 2는 제1 실시예에 따른 박막 트랜지스터의 제조 과정에서 열처리에 의한 반응 가스 내 이온의 이동 경로를 나타낸다.
제1 실시예에 따른 박막 트랜지스터(10)는 기판(110, 120), 확산통로층(200), 금속산화물 활성층(300), 소스(400), 드레인(500), 게이트 절연층(600), 게이트(700), 확산차단층(800)을 포함할 수 있다.
기판(110, 120)은, 베이스 기판층(110) 및 버퍼 기판층(120)을 포함할 수 있다.
베이스 기판층(110)은 단결정 기판일 수 있다. 베이스 기판층(110)의 적어도 일 표면상에는 단결정 반도체층이 형성될 수 있다. 단결정 반도체층은 Si, Ge, SiGe, GeSn, InSb, GaAs(III-V족 반도체), GaP, InAlAs, InGaAs, GaSbP, GaAsSb 및 InP 중 어느 하나로 이루어질 수 있으나, 단결정 반도체층의 구성 물질이 이에 한정되는 것은 아니다.
버퍼 기판층(120)은 격자 스트레스를 최소화 하기 위해 베이스 기판층(110)과 상이한 격자상수를 가질 수 있다. 다른 실시예에서, 버퍼 기판층(120)의 격자상수 및/또는 결정구조는 베이스 기판층(110)의 격자상수 및/또는 결정구조와 동일하거나 유사할 수 있다.
버퍼 기판층(120)은 베이스 기판층(110) 상에 에피텍셜 성장에 의해 형성된 결정질일 수 있다. 베이스 기판층(110)에 베이스 기판층(110)과 다른 재질의 불순물을 도핑함으로써 버퍼 기판층(120)이 형성될 수 있다. 일 실시예에서, 버퍼 기판층(120)은 고층위로 갈수록 베이스 기판층(110)에 비해 상대적으로 과도핑될 수 있다.
버퍼 기판층(120)은 층위별 상이한 격자상수를 가질 수 있다. 예컨대 저층위에서 고층위로 갈수록 버퍼 기판층(120)의 격자상수가 점진적으로 높아질 수 있다.
확산통로층(200)은 기판(110, 120) 상에 배치될 수 있다. 확산통로층(200)은 확산층으로도 지칭될 수 있다.
확산통로층(200)은 활성층(300)을 열처리하는 동안 제공되는 이온화된 반응가스의 통로 역할을 할 수 있다. 즉, 열처리가 수행될 때 반응가스로부터 생성되는 이온이 확산통로층(200)을 통과할 수 있다. 일 실시예에 따른 이온화된 반응가스는 산소 이온, 수소 이온, 플루오린 이온, 질소 이온 중 적어도 하나를 포함할 수 있으나, 이온화된 반응가스의 종류가 이에 한정되는 것은 아니다.
확산통로층(200)은 SiO2와 같은 산화물로 이루어질 수 있으나, 확산통로층(200)을 구성하는 물질의 종류가 이에 한정되는 것은 아니다.
확산통로층(200)은 기판(110, 120)과 활성층(300) 사이에 배치될 수 있다. 확산통로층(200)은 외부에서 공급되는 이온화된 반응가스를 통과시킬 수 있다.
확산통로층(200)은 산화물일 수 있다. 또한 확산통로층(200)은 저유전체일 수 있다. 일 실시예에서 확산통로층(200)은 SiO2일 수 있으나, 확산통로층(200)의 종류가 이에 한정되는 것은 아니다.
일 실시예에서, 확산통로층(200)은 20nm 내지 50nm의 두께를 가질 수 있다.
일 실시예에서, 열처리를 수행하는 동안 산소(O2) 또는 오존(O3)이 반응 가스로 제공될 수 있다. 이 경우 확산통로층(200)은 산소 이온이 통과하는 터널 역할을 할 수 있다.
일 실시예에서, 열처리를 수행하는 동안 수소(H2) 또는 중수소(D2)가 반응 가스로 제공될 수 있다. 이 경우 확산통로층(200)은 수소 이온이 통과하는 터널 역할을 할 수 있다.
다른 실시예에서, 열처리를 수행하는 동안 불소(Fx) 또는 질소(Nx)를 포함하는 가스가 반응 가스로 제공될 수 있다. 이 경우 확산통로층(200)은 플루오린 이온 또는 질소 이온이 통과하는 터널 역할을 할 수 있다.
활성층(300)은 소스(400) 및 드레인(500)과 직접 접촉하도록 배치될 수 있다. 활성층(300)은 소스(400) 및 드레인(500)과 각각 전기적으로 연결될 수 있다.
활성층(300)은 정공(hole) 또는 전자(electron)와 같은 캐리어(carrier)의 이동 통로인 채널 영역일 수 있다. 따라서, 활성층(300)은 채널층으로도 지칭될 수 있다.
게이트(700)에 전압이 인가될 때, 활성층(300)의 캐리어가 게이트 절연층(600)을 뚫고 게이트(700)로 진입하지 못하게 하기 위해서, 활성층(300)은 고유전율을 갖는 박막으로 이루어질 수 있다.
일 실시예에서, 활성층(300)은 산화아연(ZnO) 기반의 산화물 반도체 물질로 이루어질 수 있다.
일 실시예에서, 활성층(300)은 Zn 이외에 적어도 In, Ga, Sn, 또는 Al을 더 포함할 수도 있다. 예컨대 활성층(300)은 인듐-갈륨-아연-산화물(In-Ga-Zn-O, IGZO), 인듐-주석-아연-산화물(In-Sn-Zn-O, ISZO), 인듐-알루미늄-아연-산화물(In-Al-Zn-O, IAZO), 주석-알루미늄-아연-산화물(Sn-Al-Zn-O, SAZO), 및 주석-아연-산화물(Sn-Zn-O, SZO) 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 활성층(300)은 8nm 내지 12nm의 두께를 가질 수 있다. 바람직하게 활성층(300)은 10nm의 두께를 가질 수 있다.
일 실시예에서, 활성층(300)은 진공증착 공정 또는 용액 공정에 의해 형성될 수 있다. 예컨대 활성층(300)은 스퍼터링(sputtering)과 같은 물리기상증착법(PVD), 원자층증착법(ALD), 유기 금속 화학 증착법(MOCVD) 등의 증착 공정이나, 졸-겔(sol-gel)법, 콜로이드 입자법과 같은 용액 공정에 의해 형성될 수 있다.
활성층(300)의 일측에는 패시베이션층(310)이 형성될 수 있다.
도 2에 도시된 바와 같이, 확산통로층(200)의 일부 영역에 확산차단층(800)이 형성되면, 확산통로층(200)에는 반응 가스에 포함된 이온(ion)이 통과할 수 있는 터널이 형성될 수 있다. 예컨대 도 2에서 2개의 확산차단층(800) 사이의 확산통로층(200) 영역이 터널로 정의될 수 있다. 확산통로층(200)에 이온의 이동을 위한 터널이 형성된 상태에서, 반응 가스 분위기에서 열처리가 수행됨으로써 패시베이션층(310)이 형성될 수 있다.
일 실시예에서, 반응 가스는 산소, 수소, 플루오린, 질소 중 적어도 하나의 성분을 포함할 수 있다.
일 실시예에서, 패시베이션층(310)은 고압의 산소 분위기에서 수행되는 열처리에 의해 형성될 수 있다. 다른 실시예에서, 패시베이션층(310)은 고압의 수소 분위기 하에서 열처리에 의해 형성될 수 있다. 또 다른 일 실시예에서, 패시베이션층(310)은 고압의 산소 분위기에서 1차 열처리가 수행된 후, 고압의 수소 분위기 에서 2차 열처리가 수행됨으로써 형성될 수 있다.
산소 분위기에서 열처리가 수행되면, 활성층(300)에 존재하는 산소 공공, 즉 결함(defect)이 감소한다.
일 실시예에서, 산소 분위기에서 열처리가 수행될 때 산소의 압력은 2기압 내지 50기압일 수 있다. 다른 실시예에서, 산소 분위기에서 열처리가 수행될 때 산소의 압력은 5기압 내지 20기압일 수 있다.
일 실시예에서, 산소 분위기에서 수행되는 열처리는 100℃ 내지 600℃의 온도 범위에서 수행될 수 있다. 다른 실시예에서, 산소 분위기에서 수행되는 열처리는 200℃ 내지 400℃의 온도 범위에서 수행될 수 있다.
수소 분위기에서 열처리가 수행되면, 활성층(300) 및/또는 패시베이션층(310)에 존재하는 산소 공공이나 전하 트랩이 수소 이온에 의해 패시베이션될 수 있다. 이에 따라서 산화물 TFT(10)의 전하 밀도가 감소하고 전하 이동도가 향상된다.
일 실시예에서, 수소 분위기에서 열처리가 수행될 때 수소의 압력은 2기압 내지 50기압일 수 있다. 다른 실시예에서, 수소 분위기에서 열처리가 수행될 때 수소의 압력은 5기압 내지 20기압일 수 있다.
일 실시예에서, 수소 분위기에서 수행되는 열처리는 100℃ 내지 600℃의 온도 범위에서 수행될 수 있다. 다른 실시예에서, 수소 분위기에서 수행되는 열처리는 200℃ 내지 400℃의 온도 범위에서 수행될 수 있다.
패시베이션층(310)이 형성되면 활성층(300)의 산소 공공(Oxygen Vacancy)이 감소할 수 있다. 산소 공공이 감소하면 전하 이동도가 증가하므로 산화물 TFT(10)의 문턱 전압(Vth)이 낮아질 수 있다.
패시베이션층(310)은 활성층(300)의 일 영역에 국부적으로 형성될 수 있다. 확산통로층(200)과 확산차단층(800)의 배치 관계에 의해 패시베이션층(310)의 형성 영역이 결정될 수 있다. 예컨대 확산통로층(200)에서 확산차단층(800)이 차지하는 비율이나 확산차단층(800)의 위치, 단면적 또는 부피에 따라서 패시베이션층(310)의 위치나 면적이 달라질 수 있다.
활성층(300)은 소스 영역(S)과 게이트 영역(G), 드레인 영역(D)으로 구분될 수 있다. 소스 영역(S)은 소스(400)와 접촉하는 영역이고, 게이트 영역(G)은 게이트 절연층(600)과 접촉하는 영역이며, 드레인 영역(D)은 드레인(500)과 접촉하는 영역이다.
소스 영역(S), 드레인 영역(D), 게이트 영역(G)에서 활성층(300)의 결정 구조는 각각 다를 수 있다. 소스 영역(S) 또는 드레인 영역(D)을 구성하는 물질보다는 게이트 영역(G)을 구성하는 물질들의 결합이 상대적으로 안정적일 수 있다. 또한, 소스 영역(S) 또는 드레인 영역(D)이 게이트 영역(G)에 인접할수록, 소스 영역(S) 또는 드레인 영역(D)을 구성하는 물질들의 결합이 상대적으로 안정적일 수 있다.
일 실시예에 따른 박막 트랜지스터(10)의 제조 방법에 따라서 활성층(300)이 형성되면, 박막 트랜지스터(10)의 점멸비(Ion/Ioff)가 종래에 비해 높아질 수 있다.
소스(400) 및 드레인(500)은 각각 활성층(300) 상에 형성될 수 있다. 소스(400) 및 드레인(500)은 각각 활성층(300)과 직접 접촉할 수 있다.
소스(400) 및 드레인(500)은 서로 이격되도록 배치될 수 있다. 소스(400)와 드레인(500)과 제1 방향으로 서로 대향하도록 배치될 수 있다. 소스(400)는 소스 전극의 역할을 할 수 있다. 드레인(500)은 드레인 전극의 역할을 할 수 있다.
소스(400) 및 드레인(500)은 활성층(300)의 각 단부를 전기적으로 연결할 수 있다. 실시예에 따라서 소스(400) 및 드레인(500)의 위치 또는 역할이 서로 바뀔 수 있다.
게이트 절연층(600)은 소스(400) 및 드레인(500)의 사이에 배치될 수 있다. 게이트 절연층(600)은 활성층(300), 소스(400) 및 드레인(500)으로부터 게이트(700)를 절연시킬 수 있다. 게이트 절연층(600)은 게이트(700)에 의한 기판(110, 120)의 기생 결합을 방지할 수 있다. 게이트 절연층(600)은 박막 트랜지스터(10)의 도전시, 바람직하지 않은 도전성 채널이 기판(110, 120)에 형성되는 것을 방지할 수 있다.
일 실시예에서, 게이트 절연층(600)은 Al2O3로 이루어질 수 있으나, 게이트 절연층(600)을 구성하는 물질의 종류가 이에 한정되는 것은 아니다.
게이트 절연층(600)은 증착 공정에 의해 형성될 수 있다. 일 실시예에서, 게이트 절연층(600)은 10nm 내지 20nm, 바람직하게는 15nm의 두께를 가질 수 있다.
게이트(700)는 게이트 절연층(600) 내에 배치될 수 있다. 게이트(700)는 활성층(300)을 통과하는 전류의 흐름을 제어하는 게이트 전극의 역할을 할 수 있다. 게이트 영역(G)에서, 게이트(700)는 활성층(300)과 서로 대향할 수 있다.
게이트(700)는 게이트 절연층(600)에 의해 소스(400), 드레인(500) 및 활성층(300)과 절연될 수 있다.
게이트(700)는 소스(400)와 드레인(500) 사이에 배치될 수 있다. 일 실시예에서, 게이트(700)는 금속 물질로 이루어질 수 있다. 예컨대 게이트(700)는 TiN 및 W 중 적어도 하나의 물질을 포함할 수 있다.
게이트(700)는 증착 공정에 의해 형성될 수 있다. 게이트(700)의 길이는 게이트 절연층(600)의 두께와 소스(400) 및 드레인(500)의 길이에 의해 결정될 수 있다.
확산차단층(800)은 소스(400) 및 드레인(500)과 제2 방향으로 대향할 수 있다. 확산차단층(800)은 활성층(300)의 하부에 배치될 수 있다. 확산차단층(800)은 소스 영역(S) 및 드레인 영역(D)과 각각 대응되도록 배치될 수 있다.
확산차단층(800)은 확산통로층(200)에 비해 조직이 치밀하고 경도가 높은 재질로 이루어질 수 있다. 예컨대 확산차단층(800)은 실리콘 나이트라이드(Silicon Nitride, SixNy)로 이루어질 수 있다. 이때 1≤x≤3, 1≤y≤4일 수 있다. 예컨대 확산차단층(800)은 Si3N4로 이루어질수 있다. 확산차단층(800)이 조직이 치밀하고 경도가 높은 Si3N4로 이루어지면 반응 가스로부터 생성되는 이온이 확산차단층(800)을 통과하지 못할 수 있다. 확산차단층(800)이 소스 영역(S) 및 드레인 영역(D)과 각각 대응되는 위치에 배치됨으로써, 반응 가스로부터 생성되는 이온이 소스(400) 및 드레인(500)으로 주입되는 것을 방지할 수 있다.
이에 따라서 열처리 시 반응 가스로부터 생성되는 이온(예컨대, 산소, 수소, 플루오린 또는 질소 이온)은 확산차단층(800)을 통과하지 못할 수 있다. 실시예에 따라서는 반응 가스에 포함된 이온(예컨대, 산소, 수소, 플루오린 또는 질소 이온) 중 일부가 확산차단층(800)을 통과할 수도 있다.
일 실시예에서, 반응 가스와 함께 열처리가 수행될 때 확산통로층(200)에 형성되는 터널을 통과하여 활성층(300)으로 직접 주입되는 이온의 양은 확산차단층(800)을 통과하여 활성층(300)으로 주입되는 이온의 양보다 클 수 있다.
즉, 반응 가스와 함께 열처리가 수행될 때, 확산차단층(800)에 의해서 반응 가스에 포함된 이온의 이동 경로, 활성층(300)으로 주입되는 이온의 양이나 이온의 주입 위치가 조절될 수 있다.
도 3은 제2 실시예에 따른 박막 트랜지스터의 구조를 나타낸다. 도 4는 도 3에 표시된 A의 확대도이다. 도 5는 제2 실시예에 따른 박막 트랜지스터의 제조 과정에서 열처리에 의한 반응 가스 내 이온의 이동 경로를 나타낸다.
제2 실시예에 따른 박막 트랜지스터(10)는 기판(110, 120), 확산통로층(200), 금속산화물 활성층(300), 소스(400), 드레인(500), 게이트 절연층(600), 게이트(700), 확산차단층(800)을 포함할 수 있다. 제2 실시예에 따른 박막 트랜지스터(10)의 구조는 확산차단층(800)을 제외하고는 제1 실시예에 따른 박막 트랜지스터(10)의 구조와 동일하다. 따라서, 이하에서는 확산차단층(800)을 제외한 다른 구성요소에 대한 설명이 생략된다.
확산차단층(800)은 소스(400) 및 드레인(500)과 제2 방향으로 대향할 수 있다. 확산차단층(800)은 활성층(300)의 하부에 배치될 수 있다. 확산차단층(800)은 소스 영역(S) 및 드레인 영역(D)과 각각 대응되도록 배치될 수 있다.
확산차단층(800)은 확산통로층(200)에 비해 조직이 치밀하고 경도가 높은 재질로 이루어질 수 있다. 이에 따라서 열처리 시 반응 가스에 포함된 이온(예컨대, 산소, 수소, 플루오린 또는 질소 이온)은 확산차단층(800)을 통과하지 못할 수 있다. 실시예에 따라서는 반응 가스에 포함된 이온(예컨대, 산소, 수소, 플루오린 또는 질소 이온) 중 일부가 확산차단층(800)을 통과할 수도 있다.
앞서 설명된 제1 실시예에서 확산차단층(800)은 단일층으로 구성된다. 그러나 다른 실시예에서, 확산차단층(800)은 복수개의 층으로 구성될 수 있다. 예컨대 도 3 내지 도 5에 도시된 바와 같이, 제2 실시예에 따른 확산차단층(800)은 제1 확산차단층(810) 및 제2 확산차단층(820)을 포함할 수 있다.
제1 확산차단층(810)과 제2 확산차단층(820)은 서로 다른 물질로 이루어질 수 있다. 실시예에 따라서는 제1 확산차단층(810)과 제2 확산차단층(820)은 서로 다른 밀도를 갖는 동일한 종류의 물질로 이루어질 수도 있다.
제1 확산차단층(810)의 이온 투과율과 제2 확산차단층(820)의 이온 투과율은 서로 다를 수 있다. 일 실시예에서, 제2 확산차단층(820)의 이온 투과율은 제1 확산차단층(810)의 이온 투과율보다 상대적으로 낮을 수 있다.
또한, 제1 확산차단층(810)의 밀도와 제2 확산차단층(820)의 밀도는 서로 다를 수 있다. 일 실시예에서, 제2 확산차단층(820)의 밀도는 제1 확산차단층(810)의 밀도보다 상대적으로 높을 수 있다.
일 실시예에서, 제2 확산차단층(820)은 제1 확산차단층(810)에 비해 상대적으로 치밀한 조직을 가질 수 있다. 일 실시예에서, 제2 확산차단층(820)의 경도는 제1 확산차단층(810)의 경도보다 상대적으로 높을 수 있다.
일 실시예에서, 제1 확산차단층(810)은 제1 물질로 이루어질 수 있다. 제1 물질은 실리콘 옥시나이트라이드(Silicon OxiNitride, SixOyNz)일 수 있다. 이때 1≤x≤3, 1≤y≤2, 1≤z≤3일 수 있다. 예컨대 제1 확산차단층(810)은 SiON 또는 Si2ON2일 수 있다.
제1 확산차단층(810)은 트렌치(T)(도 10 참조) 내벽을 둘러싸도록 형성될 수 있다. 제1 확산차단층(810)은 스퍼터링(sputtering)과 같은 물리기상증착법(PVD), 원자층증착법(ALD), 유기 금속 화학 증착법(MOCVD) 등의 증착 공정이나, 졸-겔(sol-gel)법, 콜로이드 입자법과 같은 용액 공정에 의해 형성될 수 있다. 제1 확산차단층(810)은 저온화학증착법(LPCVD)에 의해 형성될 수도 있다.
일 실시예에서, 제2 확산차단층(820)은 제2 물질로 이루어질 수 있다. 제2 물질은 실리콘나이트라이드(Silicon Nitride, SixNy)일 수 있다. 이때 1≤x≤3, 1≤y≤4일 수 있다. 예컨대, 제2 확산차단층(820)은 Si3N4일 수 있다.
제2 확산차단층(820)은 제1 확산차단층(810)의 내부에 형성되는 트렌치 형상의 공간을 채우도록 형성될 수 있다. 제2 확산차단층(820)은 스퍼터링(sputtering)과 같은 물리기상증착법(PVD), 원자층증착법(ALD), 유기 금속 화학 증착법(MOCVD) 등의 증착 공정이나, 졸-겔(sol-gel)법, 콜로이드 입자법과 같은 용액 공정에 의해 형성될 수 있다. 제2 확산차단층(820)은 저온화학증착법(LPCVD)에 의해 형성될 수도 있다.
도 4를 참조하면, 확산차단층(800)은 제1 방향으로 2개의 영역(Ua, Ub)들로 구분될 수 있다. 제1 영역(Ua)은 제1 확산차단층(810)과 대응되는 영역이고, 제2 영역(Ub)은 제2 확산차단층(820) 및 제1 확산차단층(810)과 대응되는 영역이다.
제1 영역(Ua)의 이온 투과율과 제2 영역(Ub)의 이온 투과율은 서로 다를 수 있다. 제1 영역(Ua)의 밀도와 제2 영역(Ub)의 밀도는 서로 다를 수 있다.
일 실시예에서, 확산차단층(800)은 영역(Ua, Ub) 별로 서로 다른 밀도분포를 가질 수 있다. 예컨대 도 4에서 제1 영역(Ua)은 단일한 물질로 이루어지나, 제2 영역(Ub)에서는 서로 다른 2개의 물질이 층위를 이룰 수 있다. 보다 구체적으로, 제2 영역(Ub)에서는 제1확산차단층(810) 및 제1 확산차단층(810)보다 밀도가 더 큰 물질로 이루어진 제2 확산차단층(820)이 층위를 이룰 수 있다. 이 경우 제1 영역(Ua)의 이온 투과율이 제2 영역(Ub)의 이온 투과율보다 클 수 있다.
실시예에 따라서는 제1 영역(Ua)을 통해서는 이온이 통과할 수 있고, 제2 영역(Ub)을 통해서는 이온이 통과하지 않을 수도 있다.
도 6은 제3 실시예에 따른 박막 트랜지스터의 구조를 나타낸다. 도 7은 도 6에 표시된 B의 확대도이다. 도 8은 제3 실시예에 따른 박막 트랜지스터의 제조 과정에서 열처리에 의한 반응 가스 내 이온의 이동 경로를 나타낸다.
제3 실시예에 따른 박막 트랜지스터(10)는 기판(110, 120), 확산통로층(200), 금속산화물 활성층(300), 소스(400), 드레인(500), 게이트 절연층(600), 게이트(700), 확산차단층(800)을 포함할 수 있다. 제3 실시예에 따른 박막 트랜지스터(10)의 구조는 확산차단층(800)을 제외하고는 제1 실시예 또는 제2 실시예에 따른 박막 트랜지스터(10)의 구조와 동일하다. 따라서, 이하에서는 확산차단층(800)을 제외한 다른 구성요소에 대한 설명이 생략된다.
확산차단층(800)은 소스(400) 및 드레인(500)과 제2 방향으로 대향할 수 있다. 확산차단층(800)은 활성층(300)의 하부에 배치될 수 있다. 확산차단층(800)은 소스 영역(S) 및 드레인 영역(D)과 각각 대응되도록 배치될 수 있다.
확산차단층(800)은 확산통로층(200)에 비해 조직이 치밀하고 경도가 높은 재질로 이루어질 수 있다. 이에 따라서 열처리 시 반응 가스에 포함된 이온(예컨대, 산소, 수소, 플루오린 또는 질소 이온)은 확산차단층(800)을 통과하지 못할 수 있다. 실시예에 따라서는 반응 가스에 포함된 이온(예컨대, 산소, 수소, 플루오린 또는 질소 이온) 중 일부가 확산차단층(800)을 통과할 수도 있다.
앞서 설명된 제1 실시예에서 확산차단층(800)은 단일층으로 구성된다. 그러나 다른 실시예에서, 확산차단층(800)은 복수개의 층으로 구성될 수 있다. 예컨대 도 6 내지 도 8에 도시된 바와 같이, 제3 실시예에 따른 확산차단층(800)은 제1 확산차단층(830), 제2 확산차단층(840), 제3 확산차단층(850)을 포함할 수 있다. 실시예에 따라서는 확산차단층(800)이 4개 이상의 층으로 구성될 수도 있다.
제1 확산차단층(830), 제2 확산차단층(840), 제3 확산차단층(850)은 서로 다른 물질로 이루어질 수 있다. 실시예에 따라서는 제1 확산차단층(830), 제2 확산차단층(840), 제3 확산차단층(850)은 서로 다른 밀도를 갖는 동일한 종류의 물질로 이루어질 수도 있다.
제1 확산차단층(830)의 이온 투과율, 제2 확산차단층(840)의 이온 투과율, 제3 확산차단층(850)의 이온 투과율은 서로 다를 수 있다. 예컨대 제3 확산차단층(850)의 이온 투과율은 제1 확산차단층(830)의 이온 투과율 및 제2 확산차단층(840)의 이온 투과율보다 상대적으로 낮을 수 있고, 제2 확산차단층(820)의 이온 투과율은 제1 확산차단층(810)의 이온 투과율보다 상대적으로 낮을 수 있다.
또한, 제1 확산차단층(830)의 밀도, 제2 확산차단층(840)의 밀도, 제3 확산차단층(850)의 밀도는 서로 다를 수 있다. 예컨대 제3 확산차단층(850)의 밀도는 제1 확산차단층(830)의 밀도 및 제2 확산차단층(840)의 밀도보다 상대적으로 높을 수 있고, 제2 확산차단층(840)의 밀도는 제1 확산차단층(830)의 밀도보다 상대적으로 높을 수 있다.
일 실시예에서, 제3 확산차단층(850)은 제1 확산차단층(830) 및 제2 확산차단층(840)에 비해 상대적으로 치밀한 조직을 가질 수 있고, 제2 확산차단층(840)은 제1 확산차단층(830)에 비해 상대적으로 치밀한 조직을 가질 수 있다.
일 실시예에서, 제3 확산차단층(850)의 경도는 제1 확산차단층(830) 및 제2 확산차단층(840)의 경도보다 상대적으로 높을 수 있고, 제2 확산차단층(820)의 경도는 제1 확산차단층(810)의 경도보다 상대적으로 높을 수 있다.
일 실시예에서, 제1 확산차단층(830)은 제1 물질로 이루어질 수 있다. 제1 물질은 실리콘 옥시나이트라이드(Silicon OxiNitride, SixOyNz)일 수 있다. 이때 1≤x≤3, 1≤y≤2, 1≤z≤3일 수 있다. 예컨대 제1 확산차단층(810)은 SiON 또는 Si2ON2일 수 있다.
제1 확산차단층(830)은 트렌치(T)(도 10 참조) 내벽을 둘러싸도록 형성될 수 있다. 제1 확산차단층(830)은 스퍼터링(sputtering)과 같은 물리기상증착법(PVD), 원자층증착법(ALD), 유기 금속 화학 증착법(MOCVD) 등의 증착 공정이나, 졸-겔(sol-gel)법, 콜로이드 입자법과 같은 용액 공정에 의해 형성될 수 있다. 제1 확산차단층(830)은 저온화학증착법(LPCVD)에 의해 형성될 수도 있다.
일 실시예에서, 제2 확산차단층(840)은 제2 물질로 이루어질 수 있다. 제2 물질은 실리콘 나이트라이드(Silicon Nitride, SixNy)일 수 있다. 이때 1≤x≤3, 1≤y≤4일 수 있다. 예컨대, 제2 확산차단층(840)은 Si3N4일 수 있다.
제2 확산차단층(840)은 트렌치 형상을 갖는 제1 확산차단층(830)의 내벽을 둘러싸도록 형성될 수 있다. 제2 확산차단층(840)은 스퍼터링(sputtering)과 같은 물리기상증착법(PVD), 원자층증착법(ALD), 유기 금속 화학 증착법(MOCVD) 등의 증착 공정이나, 졸-겔(sol-gel)법, 콜로이드 입자법과 같은 용액 공정에 의해 형성될 수 있다. 제2 확산차단층(840)은 저온화학증착법(LPCVD)에 의해 형성될 수도 있다.
일 실시예에서, 제3 확산차단층(850)은 제3 물질로 이루어질 수 있다. 제3 물질은 실리콘 나이트라이드(Silicon Nitride, SixNy)일 수 있다. 이때 1≤x≤2, 1≤y≤2일 수 있다. 예컨대, 제3 확산차단층(850)은 SiN 또는 Si2N일 수 있다.
제3 확산차단층(850)은 제2 확산차단층(840)의 내부에 형성되는 트렌치 형상의 공간을 채우도록 형성될 수 있다. 제3 확산차단층(850)은 스퍼터링(sputtering)과 같은 물리기상증착법(PVD), 원자층증착법(ALD), 유기 금속 화학 증착법(MOCVD) 등의 증착 공정이나, 졸-겔(sol-gel)법, 콜로이드 입자법과 같은 용액 공정에 의해 형성될 수 있다. 제3 확산차단층(850)은 저온화학증착법(LPCVD)에 의해 형성될 수도 있다.
도 7을 참조하면, 확산차단층(800)은 제1 방향으로 3개의 영역(Ua, Ub, Uc)들로 구분될 수 있다. 제1 영역(Ua)은 제1 확산차단층(830)과 대응되는 영역이고, 제2 영역(Ub)은 제2 확산차단층(840) 및 제1 확산차단층(830)과 대응되는 영역이고, 제3 영역(Uc)은 제3 확산차단층(850), 제2 확산차단층(840) 및 제1 확산차단층(830)과 대응되는 영역이다.
제1 영역(Ua)의 이온 투과율, 제2 영역(Ub)의 이온 투과율, 제3 영역(Uc)의 이온 투과율은 서로 다를 수 있다. 제1 영역(Ua)의 밀도, 제2 영역(Ub)의 밀도, 제3 영역(Uc)의 밀도는 서로 다를 수 있다.
일 실시예에서, 확산차단층(800)은 영역(Ua, Ub, Uc)별로 서로 다른 밀도분포를 가질 수 있다. 예컨대 도 4에서 제1 영역(Ua)은 단일한 물질로 이루어지나, 제2 영역(Ub)에서는 서로 다른 2개의 물질이 층위를 이룰 수 있고, 제3 영역(Uc)에서는 서로 다른 3개의 물질이 층위를 이룰 수 있다. 보다 구체적으로, 제2 영역(Ub)에서는 제1확산차단층(830) 및 제1 확산차단층(830)보다 밀도가 더 큰 물질로 이루어진 제2 확산차단층(840)이 층위를 이룰 수 있고, 제3 영역(Uc)에서는 제1확산차단층(830), 제1 확산차단층(830)보다 밀도가 더 큰 물질로 이루어진 제2 확산차단층(840), 제2 확산차단층(840)보다 밀도가 더 큰 물질로 이루어진 제3 확산차단층(850)이 층위를 이룰 수 있다. 이 경우 제1 영역(Ua)의 이온 투과율이 제2 영역(Ub)의 이온 투과율 및 제3 영역(Uc)의 이온 투과율보다 클 수 있고, 제2 영역(Ub)의 이온 투과율이 제3 영역(Uc)의 이온 투과율보다 클 수 있다.
실시예에 따라서는 제1 영역(Ua)을 통해서는 이온이 통과할 수 있고, 제2 영역(Ub)이나 제3 영역(Uc)을 통해서는 이온이 통과하지 않을 수도 있다. 다른 실시예에서, 제1 영역(Ua) 및 제2 영역(Ub)을 통해서는 이온이 통과할 수 있고, 제3 영역(Uc)을 통해서는 이온이 통과하지 않을 수도 있다.
도 9 내지 도 15는 제3 실시예에 따른 박막 트랜지스터의 제조 과정을 나타낸다. 도 16은 일 실시예에 따른 박막 트랜지스터의 제조 방법을 나타내는 흐름도이다.
먼저 도 9 및 도 16을 참조하면, 기판(110, 120) 상에 확산통로층(200)이 형성된다(S10). 예컨대 확산통로층(200)은 SiO2로와 같은 산화물로 이루어질 수 있고, 증착에 의해서 형성될 수 있다.
다음으로 도 10 및 도 16을 참조하면, 확산통로층(200)의 임의의 영역이 선택적으로 제거됨으로써 하나 이상의 트렌치(T)가 형성된다(S20). 예컨대 선택적 에칭에 의해서 트렌치(T)가 형성될 수 있다.
다음으로 도 11 및 도 16을 참조하면, 확산통로층(200)에 형성된 트렌치(T) 내부에 확산차단층(800)이 형성된다(S30). 도 11에는 제3 실시예에 따른 제1 확산차단층(830), 제2 확산차단층(840), 제3 확산차단층(850)을 포함하는 확산차단층(800)이 도시된다. 이 경우 트렌치(T) 내부에 제1 확산차단층(830), 제2 확산차단층(840), 제3 확산차단층(850)이 순차적으로 형성될 수 있다.
확산차단층 형성 단계(S30)에서 제2 실시예에 따른 확산차단층(800)이 형성될 경우, 트렌치(T) 내부에는 제1 확산차단층(810) 및 제2 확산차단층(820)이 순차적으로 형성될 수 있다. 확산차단층 형성 단계(S30)에서 제1 실시예에 따른 확산차단층(800)이 형성될 경우, 트렌치(T) 내부에 단일한 물질이 채워짐으로써 확산차단층(800)이 형성될 수 있다.
다음으로 도 12 및 도 16을 참조하면, 확산통로층(200)과 확산차단층(800) 상에 활성층(300)이 형성된다(S40). 예컨대 진공 증착 공정 또는 용액 공정에 의해서 활성층(300)이 형성될 수 있다.
다음으로 도 13 및 도 16을 참조하면, 활성층(300) 상의 소스 영역(S)에 소스(400)가 형성되고 활성층(300) 상의 드레인 영역(D)에 드레인(500)이 형성될 수 있다(S50). 소스(400) 및 드레인(500)의 형성 순서는 실시예에 따라 달라질 수 있다. 소스(400) 및 드레인(500)의 일측에는 각각 확산통로층(200)과 동일한 물질(예컨대, SiO2)이 배치될 수 있다.
또한 활성층(300) 상의 게이트 영역(G)에는 게이트 절연층(600)이 형성된다(S60). 게이트 절연층(600)은 소스(400)와 드레인(500) 사이에 형성될 수 있다. 소스(400)와 드레인(500)은 제1 방향으로 게이트 절연층(600)과 나란하게 배치될 수 있다.
또한 게이트 절연층(600) 내부에 게이트(700)가 형성된다(S70).
소스 및 드레인 형성 단계(S50), 게이트 절연층 형성 단계(S60), 게이트 형성 단계(S70)는 서로 바뀔 수도 있다.
다음으로 도 16을 참조하면, 박막 트랜지스터(10)에 대한 열처리가 수행될 수 있다(S80).
일 실시예에서, 열처리 단계(S80)는 산소 분위기에서 수행되는 제1 열처리 단계 및 수소 분위기에서 수행되는 제2 열처리 단계를 포함할 수 있다.
예컨대 도 14에 도시된 바와 같이, 산소를 포함하는 반응 가스(예컨대, 산소(O2) 또는 오존(O3)) 분위기에서 박막 트랜지스터(10)에 대한 제1 열처리 단계가 먼저 수행될 수 있다. 제1 열처리가 수행되면 반응 가스로부터 생성되는 산소 이온이 확산통로층(200)을 통해서 박막 트랜지스터(10) 내부로 주입될 수 있다.
제1 열처리 단계는 100% 농도의 산소(O2) 또는 오존(O3) 분위기에서 수행될 수 있다. 그러나 산소를 포함하는 반응 가스의 농도는 실시예에 따라 달라질 수 있다. 예컨대 제1 열처리 단계는 50% 이상의 농도, 또는 100% 농도의 반응 가스를 이용하여 수행될 수도 있다.
제1 열처리 단계는 2기압 내지 50기압의 압력 범위, 바람직하게는 5기압 내지 20기압의 압력 범위에서 수행될 수 있다. 제1 열처리 단계는 습식, 건식 또는 초임계 중 어느 하나의 조건 또는 환경에서 수행될 수 있다. 제1 열처리 단계는 100℃ 내지 600℃의 온도 범위, 바람직하게 200℃ 내지 400℃의 온도 범위에서 수행될 수 있다.
제1 열처리가 수행되면, 산소 이온은 확산통로층(200)에 형성되는 터널을 통과하여 활성층(300)으로 주입될 수 있다. 그러나 확산차단층(800)을 통해서는 상대적으로 적은 양의 산소 이온이 통과할 수 있다. 실시예에 따라서 확산차단층(800)을 통해서 산소 이온이 통과하지 못할 수도 있다. 따라서 게이트 영역(G)에 대응되는 활성층(300)에는 상대적으로 많은 양의 산소 이온이 주입될 수 있고, 소스 영역(S) 또는 드레인 영역(D)에 대응되는 활성층(300)에는 상대적으로 적은 양의 산소 이온이 주입될 수 있다.
이에 따라서 게이트 영역(G)에 대응되는 활성층(300)에서는 소스 영역(S) 또는 드레인 영역(D)에 대응되는 활성층(300)에 비해서 상대적으로 많은 산소 공공이 감소할 수 있다.
한편, 제2 실시예 또는 제3 실시예와 같이 확산차단층(800)이 복수의 층으로 구성되어 다수의 영역으로 구분될 경우, 각각의 영역 별로 산소 이온의 투과율이 다를 수 있다. 예컨대 제3 실시예와 같이 확산차단층(800)이 제1 영역(Ua), 제2 영역(Ub), 제3 영역(Uc)으로 구분될 경우, 제1 영역(Ua), 제2 영역(Ub), 제3 영역(Uc) 순으로 산소 이온의 투과율이 낮아질 수 있다. 이에 따라서 제1 영역(Ua)에서 제3 영역(Uc)으로 갈수록 산소 공공의 감소량이 낮아질 수 있다.
제1 열처리가 수행된 이후 제2 열처리가 수행될 수 있다. 예컨대 도 15에 도시된 바와 같이, 수소를 포함하는 반응 가스(예컨대, 수소(H2) 또는 중수소(D2)) 분위기에서 박막 트랜지스터(10)에 대한 제2 열처리 단계가 수행될 수 있다. 제2 열처리가 수행되면 반응 가스로부터 생성되는 수소 이온이 확산통로층(200)을 통해서 박막 트랜지스터(10) 내부로 주입될 수 있다.
제2 열처리 단계는 3% 내지 10% 농도, 바람직하게는 4%의 수소(H2) 또는 중수소(D2) 분위기에서 수행될 수 있다. 그러나 수소를 포함하는 반응 가스의 농도는 실시예에 따라 달라질 수 있다. 예컨대 제2 열처리 단계는 50% 이상의 농도, 또는 100% 농도의 반응 가스를 이용하여 수행될 수도 있다.
제2 열처리 단계는 2기압 내지 50기압의 압력 범위, 바람직하게는 5기압 내지 20기압의 압력 범위에서 수행될 수 있다. 제2 열처리 단계는 습식, 건식 또는 초임계 중 어느 하나의 조건 또는 환경에서 수행될 수 있다. 제2 열처리 단계는 100℃ 내지 600℃의 온도 범위, 바람직하게 200℃ 내지 400℃의 온도 범위에서 수행될 수 있다.
제2 열처리가 수행되면, 수소 이온은 확산통로층(200)에 형성되는 터널을 통과하여 활성층(300)으로 주입될 수 있다. 그러나 확산차단층(800)을 통해서는 상대적으로 적은 양의 수소 이온이 통과할 수 있다. 실시예에 따라서 확산차단층(800)을 통해서 수소 이온이 통과하지 못할 수도 있다. 따라서 게이트 영역(G)에 대응되는 활성층(300)에는 상대적으로 많은 양의 수소 이온이 주입될 수 있고, 소스 영역(S) 또는 드레인 영역(D)에 대응되는 활성층(300)에는 상대적으로 적은 양의 수소 이온이 주입될 수 있다.
한편, 제2 실시예 또는 제3 실시예와 같이 확산차단층(800)이 복수의 층으로 구성되어 다수의 영역으로 구분될 경우, 각각의 영역 별로 수소 이온의 투과율이 다를 수 있다. 예컨대 제3 실시예와 같이 확산차단층(800)이 제1 영역(Ua), 제2 영역(Ub), 제3 영역(Uc)으로 구분될 경우, 제1 영역(Ua), 제2 영역(Ub), 제3 영역(Uc) 순으로 수소 이온의 투과율이 낮아질 수 있다.
제2 열처리에 의해서 게이트 영역(G)에 대응되는 활성층(300)에 패시베이션층(310)이 형성된다. 이에 따라서 활성층(300) 및/또는 패시베이션층(310)에 존재하는 산소 공공이나 전하 트랩이 수소 이온에 의해 패시베이션될 수 있다. 이에 따라서 산화물 TFT(10)의 전하 밀도가 감소하고 전하 이동도가 향상된다.
실시예에 따라서는 열처리 단계(S80)에서 전술한 제1 열처리 단계 및 제2 열처리 단계 중 어느 하나만이 선택적으로 수행될 수도 있다.
도 17은 제1 실시예에 따라서 제조된 박막 트랜지스터와, 제조 과정에서 열처리가 제외된 박막 트랜지스터의 구동 전류(Ion) 및 오프 전류(Ioff)를 나타내는 그래프이다.
도 17에서 HPA는 전술한 제1 실시예에 따라서 제조된 박막 트랜지스터의 구동 전류(Ion) 및 오프 전류(Ioff)를 나타내는 데이터이고, NHPA는 제조 과정에서 전술한 열처리 단계(S80)가 수행되지 않은 박막 트랜지스터의 구동 전류(Ion) 및 오프 전류(Ioff)를 나타내는 데이터이다.
도 17에 도시된 바와 같이, 박막 트랜지스터의 제조 과정에서 전술한 제1 실시예에 따라서 열처리 단계(S80)가 수행되면 열처리 단계(S80)가 수행되지 않을 때보다 박막 트랜지스터의 점멸비(Ion/Ioff)가 높게 나타난다.
또한 도 17에 도시된 바와 같이, 박막 트랜지스터의 제조 과정에서 열처리 단계(S80)가 수행되지 않으면, 오프 전류(Ioff)가 증가할 때 구동 전류(Ion)가 크게 낮아지는 현상이 나타난다. 그러나 박막 트랜지스터의 제조 과정에서 전술한 제1 실시예에 따라서 열처리 단계(S80)가 수행되면, 오프 전류(Ioff)가 증가할 때 구동 전류(Ion)가 낮아지는 현상이 개선된다.
이상과 같이 예시한 도면을 참조로 하여 실시예들이 설명되었다. 그러나 본 명세서에 개시된 실시예와 도면에 의해 발명의 범위가 한정되는 것은 아니며, 통상의 기술자에 의해 다양한 변형이 이루어질 수 있을 것이다. 아울러 실시예들을 설명하면서 발명의 구성에 따른 효과를 명시적으로 기재하여 설명하지 않았을지라도, 해당 구성에 의해 예측 가능한 다른 효과 또한 인정되어야 한다.
Claims (15)
- 기판;
상기 기판 상에 배치되는 확산통로층;
상기 확산통로층 상에 배치되는 활성층;
상기 활성층 상에 배치되는 소스 및 드레인;
상기 소스 및 드레인 사이에 배치되는 게이트 절연층;
상기 게이트 절연층 상에 배치되는 게이트; 및
상기 확산통로층에서 상기 소스 및 상기 드레인과 대응되는 위치에 형성되는 확산차단층을 포함하는
박막 트랜지스터.
- 제1항에 있어서,
상기 확산차단층은 단일한 물질로 구성되는
박막 트랜지스터.
- 제1항에 있어서,
상기 확산차단층은 서로 다른 이온 투과율을 갖는 복수의 물질로 구성되는 복수의 층으로 구성되는
박막 트랜지스터.
- 제1항에 있어서,
상기 확산차단층은 서로 다른 층위를 갖는 복수의 영역으로 구분되는
박막 트랜지스터.
- 제4항에 있어서,
각각의 영역의 이온 투과율은 서로 다른
박막 트랜지스터.
- 제1항에 있어서,
상기 확산차단층의 이온 투과율과 상기 확산통로층의 이온 투과율은 서로 다른
박막 트랜지스터.
- 제1항에 있어서,
상기 활성층의 적어도 일부 영역에 형성되는 패시베이션층을 더 포함하는
박막 트랜지스터.
- 기판 상에 확산통로층이 형성되는 단계;
상기 확산통로층에 하나 이상의 트렌치가 형성되는 단계;
상기 트렌치 내부에 확산차단층이 형성되는 단계;
상기 확산통로층 및 상기 확산차단층 상에 활성층이 형성되는 단계;
상기 활성층 상에 소스 및 드레인이 형성되는 단계;
상기 소스 및 드레인 사이에 게이트 절연층이 형성되는 단계;
상기 게이트 절연층 상에 게이트가 형성되는 단계; 및
열처리가 수행되는 단계를 포함하는
박막 트랜지스터의 제조 방법.
- 제8항에 있어서,
상기 확산차단층은 단일한 물질로 구성되는
박막 트랜지스터의 제조 방법.
- 제8항에 있어서,
상기 확산차단층은 서로 다른 이온 투과율을 갖는 복수의 물질로 구성되는 복수의 층으로 구성되는
박막 트랜지스터의 제조 방법.
- 제8항에 있어서,
상기 확산차단층은 서로 다른 층위를 갖는 복수의 영역으로 구분되는
박막 트랜지스터의 제조 방법.
- 제11항에 있어서,
각각의 영역의 이온 투과율은 서로 다른
박막 트랜지스터의 제조 방법.
- 제8항에 있어서,
상기 열처리가 수행되는 단계는
산소 분위기에서 제1 열처리가 수행되는 단계; 및
수소 분위기에서 제2 열처리가 수행되는 단계를 포함하는
박막 트랜지스터의 제조 방법.
- 제13항에 있어서,
상기 제1 열처리 또는 상기 제2 열처리는 2기압 내지 50기압의 압력 범위에서 수행되는
박막 트랜지스터의 제조 방법.
- 제13항에 있어서,
상기 제1 열처리 또는 상기 제2 열처리는 100℃ 내지 600℃의 온도 범위에서 수행되는
박막 트랜지스터의 제조 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20220080120 | 2022-06-30 | ||
| KR1020220080120 | 2022-06-30 | ||
| KR1020220092012 | 2022-07-25 | ||
| KR20220092012 | 2022-07-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240002969A true KR20240002969A (ko) | 2024-01-08 |
Family
ID=89381162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230085320A KR20240002969A (ko) | 2022-06-30 | 2023-06-30 | 박막 트랜지스터 및 박막 트랜지스터의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20240002969A (ko) |
| TW (1) | TW202418600A (ko) |
| WO (1) | WO2024005610A1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101206033B1 (ko) * | 2006-04-18 | 2012-11-28 | 삼성전자주식회사 | ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법 |
| KR100873081B1 (ko) * | 2007-05-29 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR102281300B1 (ko) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치 |
| KR101748787B1 (ko) * | 2014-11-20 | 2017-06-21 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조 방법 |
| KR20170080320A (ko) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법 |
-
2023
- 2023-06-30 TW TW112124630A patent/TW202418600A/zh unknown
- 2023-06-30 KR KR1020230085320A patent/KR20240002969A/ko not_active Application Discontinuation
- 2023-06-30 WO PCT/KR2023/009274 patent/WO2024005610A1/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024005610A1 (ko) | 2024-01-04 |
| TW202418600A (zh) | 2024-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8796744B1 (en) | Semiconductor device | |
| US7507632B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6527423B2 (ja) | 半導体装置およびその製造方法 | |
| US8901616B2 (en) | Gate stack including a high-K gate dielectric that is optimized for low voltage applications | |
| KR20200071852A (ko) | 강유전층을 포함하는 전자 소자 | |
| CN103594496B (zh) | 半导体器件及其制造方法 | |
| US9324798B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2012178553A (ja) | キャパシタおよび半導体装置 | |
| CN104183487A (zh) | 一种FinTFET半导体器件及其制备方法 | |
| JP6087057B2 (ja) | 半導体メモリ装置 | |
| US20230207634A1 (en) | Germanium tin gate-all-around device | |
| KR20230025011A (ko) | 선택적인 저온 에피택셜 증착 프로세스 | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| US8928064B2 (en) | Gate stack of boron semiconductor alloy, polysilicon and high-K gate dielectric for low voltage applications | |
| KR20210033346A (ko) | 전자 소자 및 그 제조방법 | |
| KR20240002969A (ko) | 박막 트랜지스터 및 박막 트랜지스터의 제조 방법 | |
| US11569391B2 (en) | Silicon nanotube, field effect transistor-based memory cell, memory array and method of production | |
| KR102045285B1 (ko) | 누설 전류를 감소시키는 구조를 포함하는 반도체 메모리 소자 | |
| KR20210117005A (ko) | 수소가 함유된 산화물층을 포함하는 반도체 소자 및 커패시터 | |
| CN116390485B (zh) | 半导体结构及其制备方法 | |
| EP4020588A1 (en) | Method for processing a fet device | |
| JP6087058B2 (ja) | 半導体装置 | |
| CN116504810A (zh) | 一种半导体结构及其制造方法 | |
| US8969928B2 (en) | Transistors having a control gate and one or more conductive structures | |
| JP2013149694A (ja) | 電荷蓄積型メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |