JP2012178553A - キャパシタおよび半導体装置 - Google Patents

キャパシタおよび半導体装置 Download PDF

Info

Publication number
JP2012178553A
JP2012178553A JP2012019405A JP2012019405A JP2012178553A JP 2012178553 A JP2012178553 A JP 2012178553A JP 2012019405 A JP2012019405 A JP 2012019405A JP 2012019405 A JP2012019405 A JP 2012019405A JP 2012178553 A JP2012178553 A JP 2012178553A
Authority
JP
Japan
Prior art keywords
work function
capacitor
dielectric
oxide
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012019405A
Other languages
English (en)
Other versions
JP5839566B2 (ja
JP2012178553A5 (ja
Inventor
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012019405A priority Critical patent/JP5839566B2/ja
Publication of JP2012178553A publication Critical patent/JP2012178553A/ja
Publication of JP2012178553A5 publication Critical patent/JP2012178553A5/ja
Application granted granted Critical
Publication of JP5839566B2 publication Critical patent/JP5839566B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】微細化した半導体集積回路において用いられるキャパシタを提供する。
【解決手段】誘電体の一つの面に接して設けられた、インジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有する仕事関数が５．０電子ボルト以上、好ましくは５．５電子ボルト以上のｎ型半導体による電極を有するキャパシタである。電極の仕事関数が高いため、誘電体のポテンシャル障壁が高くなり、誘電体が１０ｎｍ以下と薄くても十分な絶縁性を保てる。特に、誘電体が、ｈｉｇｈ−ｋ材料である場合に顕著な効果が認められる。
【選択図】図２

Description

本発明は、半導体装置に用いられるキャパシタおよびキャパシタを用いた半導体装置に関する。
半導体集積回路等に用いられるキャパシタは従来、金属や導電性の高いシリコン等の半導体によって形成される電極の間に酸化シリコン等の誘電体を挟む構造のものが用いられてきた。しかしながら、回路が微細化されると酸化シリコン（比誘電率４程度）よりも誘電率の高い材料（ｈｉｇｈ−ｋ材料）を用いることが検討されるようになった。
このようなｈｉｇｈ−ｋ材料を用いる際の問題点は、一般にｈｉｇｈ−ｋ材料の電子親和力（真空準位と伝導帯下端とのエネルギー差）が大きいということである。例えば、非特許文献１によると、酸化シリコンの電子親和力は０．９電子ボルトであるのに対し、ｈｉｇｈ−ｋ材料のひとつである酸化ハフニウムの電子親和力は２．５電子ボルトである。
このため、例えば、ｎ型シリコンと酸化シリコンの接合では、ポテンシャル障壁が３．５電子ボルトであったのに、ｎ型シリコンと酸化ハフニウムの接合では、ポテンシャル障壁が１．５電子ボルト（接合での分極のため、ポテンシャル障壁は必ずしもｎ型シリコンの仕事関数と誘電体の電子親和力の差と等しくならないことに注意が必要である）まで低下してしまう。
１．５電子ボルト程度の障壁でも誘電体の厚さが５ｎｍ以上であれば、絶縁特性に顕著な問題は生じないが、回路の微細化と共に誘電体の厚さも３ｎｍ以下となることが要求されると量子効果によるトンネル電流が大きくなり、キャパシタとしての機能が十分に果たせないことが問題となっている。
また、より誘電率の大きな酸化タンタルやチタン酸バリウムストロンチウム、チタン酸鉛、ジルコン酸鉛、ジルコン酸バリウム等ではｎ型シリコンとの接合のポテンシャル障壁が０．５電子ボルト以下であり、誘電体の厚さが１０ｎｍ以上であっても十分な絶縁性を示すことは難しい。
一般にポテンシャル障壁が１電子ボルト以上であれば、熱的な励起が無視できるので、誘電体が相応の厚さを有する限り、キャパシタとして実用的であると考えられる（非特許文献１参照）。逆にポテンシャル障壁が１電子ボルト未満であるとキャパシタの誘電体として相応しくないと考えられる。
このような問題点に関しては、用いる金属を金（仕事関数５．１電子ボルト）、パラジウム（仕事関数５．２電子ボルト）、白金（仕事関数５．４電子ボルト）のようにｎ型シリコン（仕事関数４．０電子ボルト）よりも仕事関数の高い材料とすることで、解決することが考えられる。すなわち、仕事関数がｎ型シリコンより１電子ボルト高い金属と誘電体との間では、誘電体のポテンシャル障壁の高さはｎ型シリコンの場合より１電子ボルト高くなるためである。
しかしながら、このような仕事関数の高い金属は高価であり、その薄膜はスパッタリング法のように物理的な方法で形成する以外に実用的な作製方法はない。物理的な成膜方法では、例えば、ＤＲＡＭで用いられるようなトレンチ型キャパシタあるいはスタック型キャパシタのような特殊な形状の物体に被覆性よく形成することは困難である。
また、このような仕事関数の高い金属はｈｉｇｈ−ｋ材料とも反応しやすいことが報告されている。さらには、例えば、白金は酸化物からの酸素の脱離を促進することから、ｈｉｇｈ−ｋ材料との間に、別途、バリヤ層を別の材料で形成することが必要とされている。
米国特許第５７６４５６２号 米国特許第５８７７５２２号 米国特許第５８０２０００号 米国特許第７７７２０５３号 米国特許公開２０１１／０２２７０７４号
Ｊｏｈｎ Ｒｏｂｅｒｔｓｏｎ， "Ｂａｎｄ ｏｆｆｓｅｔｓ ｏｆ ｗｉｄｅ−ｂａｎｄ−ｇａｐ ｏｘｉｄｅｓ ａｎｄ ｉｍｐｌｉｃａｔｉｏｎｓ ｆｏｒ ｆｕｔｕｒｅ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅｓ" Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｂ， １８ ｐ． １７８５ （２０００）． Ｒ． Ｅ． Ｊｏｎｅｓ ｅｔ ａｌ． "Ｅｖｉｄｅｎｃｅ ｆｏｒ ｐ−Ｔｙｐｅ Ｄｏｐｉｎｇ ｏｆ ＩｎＮ"， Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ． ９６， ｐ． １２５５０５ （２００６）． Ｍ． Ｎａｋａｍｕｒａ ｅｔ ａｌ．， "Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃"、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．，Ｖｏｌ．９３， ｐ． ２９８−３１５ （１９９１）．
本発明は、安価な材料で、ｈｉｇｈ−ｋ材料を用いたキャパシタを提供することを課題の一とする。また、本発明は、特殊な形状の表面にも被服性よく形成されたｈｉｇｈ−ｋ材料を用いたキャパシタを提供することを課題の一とする。また、本発明は、十分に微細化された場合に適したキャパシタを提供することを課題とする。
また、本発明はキャパシタを有する半導体装置を提供することを課題とする。また、本発明は、上記キャパシタあるいは半導体装置の一の製造方法を提供することを課題とする。本発明では以上の課題の少なくとも１つを解決する。
本発明の一態様は、誘電体の一つの面に接して設けられた、インジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有し、仕事関数が５．０電子ボルト以上のｎ型半導体を有するキャパシタである。また、本発明の一態様は、誘電体の一つの面に接して設けられた、インジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有し、仕事関数が５．０電子ボルト以上のｎ型半導体と、該ｎ型半導体に対向するように誘電体の他の面に設けられた導電性を有する材料とを有する半導体装置である。また、本発明の一態様は、絶縁物の側面に形成された、インジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有し、仕事関数が５．０電子ボルト以上の膜状のｎ型半導体と、前記ｎ型半導体上に形成された膜状の誘電体とを有する半導体装置である。
上記において、誘電体はチタン酸ストロンチウム、チタン酸鉛、チタン酸バリウムストロンチウム、ジルコン酸鉛、ジルコン酸バリウム、酸化タンタル、ビスマスチタン酸ストロンチウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化アルミニウム、酸化イットリウム、酸化ランタン、珪酸ジルコニウム、珪酸ハフニウムから選ばれた１つ以上の材料を含んでもよい。
上記において、誘電体は、ストロンチウム、チタン、バリウム、ジルコニウム、鉛、タンタル、ビスマス、ハフニウム、アルミニウム、イットリウム、ランタンから選ばれた１つ以上の元素が、誘電体を構成する金属元素のうちの５０％以上である酸化物であってもよい。
上記において、誘電体は酸化インジウム、酸化亜鉛、酸化インジウムガリウム、酸化インジウム亜鉛、酸化インジウムガリウム亜鉛から選ばれた１つ以上の材料を含んでもよい。あるいは、誘電体において、インジウム、亜鉛、ガリウムのいずれかが、誘電体を構成する金属元素に占める比率が２０％以上であってもよい。
酸化インジウム、酸化亜鉛等はバンドギャップが２．５電子ボルト以上の酸化物半導体として知られているが、それらのうち電子親和力が４．６電子ボルト以下であるものは、本発明の一態様において、ｎ型半導体とのポテンシャル障壁の高さが１電子ボルト以上となる。バンドギャップが上記のように大きいので、熱励起キャリアが少なく、真性であるものは極めて抵抗が高い。
また、これらの酸化物半導体が相当量のドナーを有していたとしても、本発明の一態様のｎ型半導体との接触によって、ドナーにより生じる電子はｎ型半導体に吸収され、酸化物半導体は空乏化して極めて高抵抗となる。本発明の一態様のｎ型半導体を構成する元素のいくつかはこれらの酸化物半導体を構成する元素でもあるので、製造工程を簡略化することもできる。
同様に窒化ガリウム、窒化ガリウムアルミニウム等も誘電体として用いることができる。
なお、本明細書で金属元素とは、希ガス元素、水素、ホウ素、炭素、窒素、１６族元素（酸素等）、１７族元素（フッ素等）、シリコン、燐、ゲルマニウム、砒素、アンチモン以外の全ての元素のことである。また、酸化物とは、それを構成する元素のうち、金属元素以外の元素に占める酸素の比率が５０原子％以上の化合物のことである。
上記において、ｎ型半導体の仕事関数は５．５電子ボルト以上であることが好ましい。また、上記において、ｎ型半導体の厚さは４ｎｍ以上１０ｎｍ以下であることが好ましい。上記において、ｎ型半導体は、ＡＬＤ（原子層堆積；Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成されることが好ましい。
上記のキャパシタあるいは半導体装置はダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）に用いられてもよい。その他、半導体集積回路に用いられてもよい。また、上記のキャパシタあるいは半導体装置は、トレンチ型キャパシタあるいはスタック型キャパシタの一部もしくは全部を構成してもよい。
ここで、インジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有する高仕事関数のｎ型半導体（以下、高仕事関数化合物半導体ともいう）は、５原子％以上５０原子％以下の濃度の窒素を有することが好ましい。また、高仕事関数化合物半導体は、５原子％以上６６．７原子％以下の濃度の亜鉛を有することが好ましい。あるいは、５原子％以上５０原子％以下の濃度のインジウムを有することが好ましい。あるいは、５原子％以上５７．１原子％以下の濃度の錫を有することが好ましい。
また、高仕事関数化合物半導体では、原子番号が２０以下の金属元素の濃度を１％以下、好ましくは０．０１％以下とするとよい。また、高仕事関数化合物半導体は、酸素や他の原子番号２１以上の金属元素を有していてもよい。また、高仕事関数化合物半導体は水素を０．０１原子％乃至１０原子％含有していてもよい。また、高仕事関数化合物半導体に含まれる酸素の比率を、高仕事関数化合物半導体を構成する金属元素以外の元素（酸素も含む）に対して２０原子％乃至９０原子％としてもよい。
高仕事関数化合物半導体の一例として化学式ＩｎＮとして知られる窒化インジウムがある。窒化インジウムはバンドギャップが０．７電子ボルト以下の半導体であるが、その電子親和力は５．６電子ボルトである。窒化インジウムはウルツ鉱型構造であることが知られている。
なお、窒化インジウムのインジウムの一部をガリウムあるいはアルミニウムで置き換えると、バンドギャップを大きくできることが知られており、その程度は、置き換える比率や置き換える元素に依存する。同様に、電子親和力も置き換える比率や置き換える元素に応じて変化させることができる。
例えば、Ｉｎ０．９Ｇａ０．１Ｎという組成式で表される物質の電子親和力は約５．４電子ボルトとなる。一般にＩｎ１−ａＧａａＮという組成式で表される物質の電子親和力はおおよそ、（５．６−２ａ）［電子ボルト］（ただし、ａ≦０．３）となる。
他の例として化学式Ｚｎ３Ｎ２として知られる窒化亜鉛がある。窒化亜鉛についてはその物性値についての詳細は知られていないが、電子親和力は５．５電子ボルト程度である。窒化亜鉛は立方晶型構造であることが知られている。
このような高仕事関数化合物半導体の作製には、公知のスパッタリング法、真空蒸着法、イオンプレーティング法、ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）法、ＣＶＤ法（ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ＣＶＤ）法やＡＬＤ法）等を用いればよい。
例えば、窒化ガリウムインジウム（Ｉｎ１−ａＧａａＮ）をＭＯＣＶＤ法で作製するのであれば、原料ガスとして、トリメチルインジウム（（ＣＨ３）３Ｉｎ）とトリメチルガリウム（（ＣＨ３）３Ｇａ）とアンモニアを用い、基板温度は３５０℃乃至５５０℃とすればよい。
また、このような高仕事関数化合物半導体の薄膜を、１０ｎｍ以下の厚さに形成する場合や、アスペクト比が５０を超えるような孔の内部に形成する場合には、上記の原料ガス等を用いて、原子層を１層ずつ堆積するＡＬＤ法が効果的である。
上述の高仕事関数化合物半導体の仕事関数は５．０電子ボルト以上である。そのため、真空準位から４電子ボルト乃至５電子ボルト下の準位（典型的には真空準位から４．９電子ボルト下の準位、非特許文献２参照）に形成される多くの欠陥準位がドナーとなり、特にドーピング処理を施さずとも、１×１０１９ｃｍ−３以上、好ましくは１×１０２０ｃｍ−３以上の電子濃度を有するｎ型の半導体となる。
そして、上述のように仕事関数がｎ型シリコンよりも１．０電子ボルト以上高いために、誘電体との接合でのポテンシャル障壁がｎ型シリコンの場合よりも１．０電子ボルト以上高くなる。さらに、これらの高仕事関数化合物半導体は貴金属を使用せずに合成できるものである。また、これらの高仕事関数化合物半導体の極めて薄い膜を均一に堆積することも、特殊な形状の表面にこれらの高仕事関数化合物半導体の薄膜を形成することもできる。
なお、これらの高仕事関数化合物半導体をキャパシタの双方の電極とすることがもっとも効果的であるが、何らかの事情により一方の電極のみに、これらの高仕事関数化合物半導体を用い、他方をより仕事関数の低い材料で作製したとしても、十分な効果が得られる。その場合には、十分な絶縁性を得るためには、これらの高仕事関数化合物半導体を用いた電極（電極Ａ）の電位が、他方の電極（電極Ｂ）の電位と同じか低いことが好ましい。
例えば、電極Ａの仕事関数を５．５電子ボルト、電極Ｂの仕事関数を４電子ボルト、誘電体を酸化タンタル（電子親和力３．２電子ボルト）とする。非特許文献１によると、電極Ｂと誘電体の接合のポテンシャル障壁は０．３６電子ボルトとなる。同様に、電極Ａと誘電体の接合のポテンシャル障壁は１．８６電子ボルトとなる。
電極Ａの電位が電極Ｂよりも低ければ、電子は、電極Ａから電極Ｂに移動することが考えられる。しかし、上述のように電極Ａと誘電体との接合のポテンシャル障壁が１．８６電子ボルトもあるためトンネル確率は極めて低い。
逆に、電極Ａの電位が電極Ｂよりも高ければ、電子は、電極Ｂから電極Ａに移動することが考えられる。この場合、電極Ｂと誘電体との接合のポテンシャル障壁は０．３６電子ボルトと低くなる。さらに、電極Ａの電位が電極Ｂよりも１．５ボルト以上高ければ、その高さのポテンシャル障壁を越えれば、電子は電極Ｂから電極Ａへ移動できる。このため、電極Ａの電位が電極Ｂよりも１．５ボルト以上高くなると、急激にトンネル確率が上昇する。したがって、上記の構成の電極を有するキャパシタでは極性や電位差にも留意する必要がある。
なお、多くのｈｉｇｈ−ｋ材料は酸化物であるため、高仕事関数化合物半導体を構成する金属元素以外の元素に占める酸素の比率が２０原子％乃至９０原子％であると、ｈｉｇｈ−ｋ材料との密着性が良好である。また、界面で酸化還元反応がおこりにくく、界面が化学的に安定である。
特に高仕事関数化合物半導体を構成する金属元素のうちインジウム原子と酸素の結合力は、ｈｉｇｈ−ｋ材料で用いられる多くの金属（例えば、ストロンチウム、チタン、バリウム、ジルコニウム、タンタル、ビスマス、鉛、ハフニウム、アルミニウム、イットリウム、ランタン）の原子と酸素の結合力と同等か弱いため、ｈｉｇｈ−ｋ材料から酸素を引き抜くことがなく、ｈｉｇｈ−ｋ材料を安定化させる上で効果的である。
本発明の半導体装置の作製方法の例を説明する断面図である。 本発明の半導体装置の作製方法の例を説明する断面図である。 本発明の半導体装置の作製方法の例を説明する断面図である。 本発明の半導体装置の作製方法の例を説明する上面図である。 本発明の半導体装置の作製方法の例を説明する断面図である。 本発明の半導体装置の回路を説明する図である。 本発明の半導体装置の作製方法の例を説明する断面図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
図１（Ａ）乃至図１（Ｃ）、図２（Ａ）乃至図２（Ｃ）及び図４（Ａ）乃至図４（Ｄ）に、本実施の形態の半導体装置（スタック型キャパシタを有するＤＲＡＭ）を作製する工程例を図示する。なお、特に断らない限り、用いる材料、方法等は公知の半導体集積回路作製技術を参照すればよい。
図１（Ａ）乃至図１（Ｃ）及び図２（Ａ）乃至図２（Ｃ）は本実施の形態の半導体装置の作製工程の断面図であり、図４（Ａ）乃至図４（Ｄ）は、本実施の形態の半導体装置の作製工程を上面より見た場合の模式図である。図４（Ａ）乃至図４（Ｄ）には、主要な配線等のみを描いている。図４（Ａ）乃至図４（Ｄ）の一点鎖線Ａ−Ｂの断面が、図１（Ａ）乃至図１（Ｃ）及び図２（Ａ）乃至図２（Ｃ）に相当する。
本実施の形態では、いわゆるＦｏｌｄｅｄ（折り返し）ビット方式のＤＲＡＭを作製する場合について説明する。Ｆｏｌｄｅｄビット方式では、メモリセルの面積は最小で８Ｆ２（Ｆは最小加工寸法（Ｆｅａｔｕｒｅ Ｓｉｚｅ））となる。Ｆが２０ｎｍ以下となると、ＤＲＡＭは物理的な限界に差しかかる。ＤＲＡＭでは、キャパシタの容量は常にビット線の寄生容量の１割以上であることが求められる。すなわち、デザインルールが縮小しても、ビット線の長さが変わらない場合にはキャパシタの容量は一定であることが必要となる。
最小加工寸法Ｆが２０ｎｍ以下においては、スタック型キャパシタを採用するにしてもトレンチ型キャパシタを採用するにしても、それらは一辺２０ｎｍ乃至４０ｎｍの孔に形成される。スタック型キャパシタは外側と内側の２つの電極と誘電体によって構成されるが、電極が薄いと電気抵抗が高まるので好ましくない。一方、誘電体（以下では、電極との間に２電子ボルト以上のポテンシャル障壁があると仮定する）も厚さが２ｎｍ未満となるとトンネル電流によって電荷の保持特性が悪化するので好ましくない。
一般に誘電体の厚さｔは、２ｎｍ以上、かつ、（Ｆ−４［ｎｍ］）以下が必要とされる。これによると、最小加工寸法Ｆが２０ｎｍの場合には、ｔは２ｎｍ以上１６ｎｍ以下、Ｆが１０ｎｍの場合には、ｔは２ｎｍ以上６ｎｍ以下となる。誘電体は可能な限り薄い方が好ましいので、最小加工寸法Ｆが１０ｎｍ乃至２０ｎｍでは、４ｎｍ乃至６ｎｍとすることが好ましい。一方、上記の条件からＦが６ｎｍ未満では、ｔが２ｎｍ未満となり、実用的なキャパシタを作製できないということとなる。
また、限られた断面積の孔を用いて一定の容量を確保するには、孔を深くするか、誘電体をｈｉｇｈ−ｋ材料で構成するか、いずれかの方法を採用することになる。前者に関しては、アスペクト比２００以上の孔を形成することは多くの技術的困難が伴う。そのため、後者の方法が主として検討されている。
しかしながら、アスペクト比５０乃至２００の孔にｈｉｇｈ−ｋ材料を用いたキャパシタを形成することは多くの困難がある。半導体集積回路に用いられている多くの導電性材料では、そのような穴の内面に十分に薄い薄膜を形成することは可能ではあるが、そのような材料は仕事関数が高くないため、ｈｉｇｈ−ｋ材料との間に十分なポテンシャル障壁を形成できず、誘電体の厚さが１０ｎｍ以上必要となり、上記の関係式からはＦが１４ｎｍ未満では使用できない。
一方、白金族元素は仕事関数が高いため、ｈｉｇｈ−ｋ材料との間に十分なポテンシャル障壁を形成できるが、これらの材料は、半導体集積回路に用いられることがあまりなく、現在の技術では、その薄膜を上記のような孔の内面に均一に形成する方法が知られていない。
しかしながら、高仕事関数化合物半導体は、例えば、窒化インジウムの場合であれば、インジウムは砒化インジウム等の化合物半導体で用いられている元素であるので、既存の半導体集積回路作製技術を改良することで、必要な厚さの膜を上記の孔の内面に均一に形成できる。以下、図面にしたがって説明する。
＜図１（Ａ）＞
公知の半導体集積回路作製技術により、単結晶シリコン等の基板１０１上に、第１の絶縁物１０２、ワード線１０３ａおよび１０３ｂ、第１コンタクトプラグ１０４、ビット線１０５、第２コンタクトプラグ１０６を形成する。第１の絶縁物は素子分離絶縁物として機能する。
なお、この工程は図４（Ａ）乃至図４（Ｃ）を参照できる。すなわち、基板１０１上に第１の絶縁物１０２（素子分離絶縁物）を形成して、トランジスタを形成するための複数の長方形の領域を千鳥状に形成する（図４（Ａ））。次に、それらの長方形の領域の中央を横切るように複数のワード線１０３ａ、１０３ｂを形成する。また、長方形の領域には２つずつ第１コンタクトプラグ１０４を設ける（図４（Ｂ））。さらに、各長方形の領域の第１コンタクトプラグ１０４の１つを結ぶように、ビット線１０５をジグザグに形成する（図４（Ｃ））。残された第１コンタクトプラグ１０４には、この後、キャパシタが形成される。
＜図１（Ｂ）＞
酸化シリコンの第２の絶縁物１０７を形成して、これにキャパシタを形成するための孔１０８を設ける。なお、孔１０８の内面に厚さ２ｎｍ乃至５ｎｍの酸化窒化シリコン膜（酸素／窒素＝０．２〜０．８）を形成すると、後述する第１の高仕事関数化合物半導体層１０９との密着性を向上できる。
＜図１（Ｃ）＞
孔１０８の内面に厚さ２ｎｍ乃至５ｎｍの第１の高仕事関数化合物半導体層１０９を形成する。第１の高仕事関数化合物半導体層１０９は厚さが２ｎｍ未満では、導電性が不十分であるため好ましくない。また、第１の高仕事関数化合物半導体層１０９の厚さの上限は最小加工寸法Ｆに応じて決定すればよい。例えば、Ｆが２０ｎｍであれば、５ｎｍ以下とすることが好ましく、Ｆが１０ｎｍであれば、２．５ｎｍ以下とすることが好ましい。
本実施の形態では、高仕事関数化合物半導体として、密着性を高めるため酸化窒化インジウムを用いる。酸化窒化インジウムを構成する元素のうち、酸素と窒素の比率、酸素／窒素は０．２乃至０．８とすればよい。なお、孔１０８の内面に窒素濃度の高い絶縁膜が設けられている場合には、窒化インジウムを用いてもよい。
なお、高仕事関数化合物半導体の抵抗率は１×１０−２Ωｃｍ以下、好ましくは１×１０−４Ωｃｍ以下とするとよい。特に、酸化窒化インジウムに限らず多くの高仕事関数化合物半導体は、水素を１原子％乃至１０原子％含有していると、キャリアが増加して導電率が向上するため好ましい。
＜図２（Ａ）＞
厚さ２ｎｍ乃至５ｎｍの第３の絶縁物１１０を形成する。第３の絶縁物１１０としては各種のｈｉｇｈ−ｋ材料を用いることができるが、酸化ハフニウム、酸化ジルコニウム、酸化タンタル等が好ましい。さらに、再び、酸化窒化インジウムによって、第２の高仕事関数化合物半導体層１１１を形成する。この際、孔１０８が酸化窒化インジウムによって埋められるように、第２の高仕事関数化合物半導体層１１１を形成するとよい。
＜図２（Ｂ）＞
第２の高仕事関数化合物半導体層１１１をエッチングすることにより、孔１０８以外の部分の第３の絶縁物１１０を露出させ、対向電極１１２を形成する。この工程は、孔１０８の入り口付近での、電極間のショートを防止するためにおこなう。
＜図２（Ｃ）＞
その後、第４の絶縁物１１３、第３コンタクトプラグ１１４を形成し、さらに第５の絶縁物１１５を形成し、キャパシタ線１１６ａ、１１６ｂ、１１６ｃを形成する。本実施の形態では、図４（Ｄ）に示すように、キャパシタ線１１６ａ、１１６ｂ、１１６ｃをワード線１０３ａ、１０３ｂと平行に形成する。しかし、キャパシタ線をビット線１０５と平行に形成してもよい。
このようにして、Ｆｏｌｄｅｄビット方式のＤＲＡＭのメモリセルを作製できる。なお、キャパシタ線１１６ａ、１１６ｂ、１１６ｃはそれぞれ、独立に電位を制御できるが、常に同じ電位を与える共通電位線として用いてもよい。
（実施の形態２）
図３（Ａ）乃至図３（Ｃ）、図４（Ｅ）および図４（Ｆ）に本実施の形態を示す。本実施の形態は薄膜トランジスタを用いて、オープンビット型のＤＲＡＭを作製するものである。オープンビット型のＤＲＡＭのメモリセルの面積は理想的には、実施の形態１で説明したＦｏｌｄｅｄビット線型ＤＲＡＭよりも小さい６Ｆ２（Ｆは最小加工寸法）まで小さくできる。以下図面にしたがって説明する。
＜図３（Ａ）＞
第１の絶縁物２０１の上にビット線２０２を形成する。さらに、第２の絶縁物２０３を形成し、これにビット線２０２に接続する第１コンタクトプラグ２０４を形成する。さらに、適切な厚さおよび大きさの半導体層２０５、半導体層２０５を覆う第３の絶縁物２０６、ワード線２０７ａ、２０７ｂを形成する。第３の絶縁物２０６は薄膜トランジスタのゲート絶縁膜としても機能する。
半導体層２０５は特に限定されず、単結晶、多結晶、非晶質いずれでもよく、シリコン、ゲルマニウム等の１４族元素、砒化ガリウム、酸化インジウム、硫化亜鉛、窒化ガリウム等の化合物でもよい。また、純物質に限らず、何らかの添加物を含有してもよい。また、半導体層２０５は必要に応じて、ｎ型の領域やｐ型の領域あるいは真性の領域、あるいはそれらの中間の導電性を示す領域を有してもよい。
以上の工程は、図４（Ｅ）および図４（Ｆ）を参照することもできる。すなわち、第１の絶縁物２０１上にビット線２０２と、これに接続する第１コンタクトプラグ２０４を形成する（図４（Ｅ））。さらに、ビット線２０２と重なるように、半導体層２０５を形成する。また、ワード線２０７ａ、２０７ｂを形成する（図４（Ｆ））。
一般に、第１の絶縁物２０１の下には、何らかの半導体集積回路が設けられていることが多い。その場合には、それらによって発生するノイズが上層の薄膜トランジスタの動作に支障をもたらすことがある。この問題に対しては、薄膜トランジスタの下に何らかのシールド層を設けて、ノイズを吸収させるとよいが、図４（Ｆ）に見られるように、ビット線２０２と半導体層２０５が重なるように配置すると、ビット線２０２がシールド層となり、ノイズを吸収する。
＜図３（Ｂ）＞
第４の絶縁物２０８を形成し、第２コンタクトプラグ２０９ａ、２０９ｂを形成する。さらにキャパシタを形成するための孔を有する第５の絶縁物２１０を形成し、高仕事関数化合物半導体層２１１ａ、２１１ｂとそれらを覆う第６の絶縁物２１２を形成する。第６の絶縁物２１２としてはｈｉｇｈ−ｋ材料を用いるとよい。高仕事関数化合物半導体層２１１ａ、２１１ｂと第６の絶縁物２１２の作製方法については実施の形態１を参照すればよい。
＜図３（Ｃ）＞
対向電極２１３ａ、２１３ｂを形成した後、第７の絶縁物２１４と対向電極２１３ａ、２１３ｂに接続する第３コンタクトプラグ２１５ａ、２１５ｂ、キャパシタ線２１６を形成する。以上で、オープンビット型ＤＲＡＭのメモリセルを作製できる。
本実施の形態では、キャパシタ線２１６は、ビット線２０２と平行に配置される。キャパシタ線２１６には、常に同じ電位を与えてもよいが、ビット線２０２に同期した電位としてもよい。例えば、特許文献１に記載されているように、ビット線とは逆の位相の相補的な電位を与えてもよい。
本実施の形態で示したオープンビット型ＤＲＡＭのメモリセルは、ビット線２０２がトランジスタの下に配置されているため、スタック型キャパシタを有しながらも設計の自由度が高い。スタック型キャパシタを有するオープンビット型ＤＲＡＭとしては、例えば、特許文献２や特許文献３に記載されているが、例えば、特許文献２では、トランジスタとビット線を接続するため補助配線が必要であり、また、特許文献３では、ビット線がワード線と直角でない角度で交差する（その結果、メモリセルが平行四辺形となる）ことが求められる。
いずれも、余計なプロセスや余分な面積が生じる。これらは、ビット線とキャパシタが共にトランジスタの上に存在するためであり、ビット線がキャパシタを避けるように配置することが求められる。これに対し、本実施の形態のようにビット線をトランジスタの下、キャパシタをトランジスタの上とすると、キャパシタの位置に関係なくビット線を配置できるため、極めて効率的なレイアウトとなる。
（実施の形態３）
図５及び図６に本実施の形態を示す。本実施の形態は２つのトランジスタを用いて、信号増幅型のメモリセル（特許文献４参照）を作製するものである。
図６（Ａ）は実施の形態１および実施の形態２でも説明した通常の１トランジスタ１キャパシタ型のＤＲＡＭのメモリセルの回路図である。このＤＲＡＭでは、ワード線ＷＬの電位に応じて書き込みトランジスタＷＴがオンオフし、ビット線ＢＬとキャパシタＣＳの間で電荷を移動させる。そのため、ビット線ＢＬの寄生容量に応じて、キャパシタＣＳの容量を決定する必要があり、デザインルールが縮小しても同程度の容量が必要である。そのため、トレンチ型キャパシタやスタック型キャパシタ、あるいはｈｉｇｈ−ｋ材料の採用等が必須となっている。
これに対し、図６（Ｂ）に示されるメモリセルは２トランジスタ１キャパシタ型であり、セルに蓄えられた電荷を読み出しトランジスタＲＴで増幅するため、キャパシタの容量は理想的には読み出しトランジスタＲＴと同じ速度で縮小することができる。
しかしながら、現実には書き込みトランジスタＷＴのソースとドレイン間はオフ状態であっても有限の抵抗状態（通常、１×１０１３Ω〜１×１０１４Ω）である。キャパシタの電荷がなくなるまでの時間は、この抵抗とキャパシタＣＳの容量の積である。したがって、キャパシタＣＳの容量が減少すると、電荷の減少も早くなる。
図６（Ａ）の１トランジスタ１キャパシタ型のＤＲＡＭのメモリセルのキャパシタＣＳの容量は１×１０−１４Ｆ程度であるため、電荷がなくなるのに要する時間は０．１秒程度である。そのため、このタイプのメモリセルでは１秒に数十回電荷を再注入（リフレッシュ）する必要がある。
このことは、図６（Ｂ）のメモリセルでも同様で、キャパシタＣＳの容量が１×１０−１４Ｆ程度であれば１秒に数十回のリフレッシュで済む。しかし、そのような大きな容量を有するのであれば余分なトランジスタを設ける意味はない。トランジスタを余分に設けるからには、容量をさらに小さくすることが望ましい。
しかし、容量がさらに１０分の１、１００分の１となれば、電荷がなくなる時間も１０分の１、１００分の１となるので、リフレッシュの回数も１秒に数百回、数千回となり、およそ現実的でなくなる。すなわち、図６（Ｂ）に示されるメモリセルは、トランジスタのオフ状態の抵抗が１×１０１５Ω以下では実用的ではない。
図６（Ｂ）に示される回路を用いて、実用的なメモリセルを構成するには、書き込みトランジスタＷＴのオフ抵抗が１×１０１８Ω以上、好ましくは１×１０２１Ω以上であることが必須である。例えば、キャパシタＣＳの容量を通常のＤＲＡＭの千分の１の１×１０−１７Ｆとすると、書き込みトランジスタＷＴのオフ抵抗が１×１０１８Ωのときは、１秒間に数回、オフ抵抗が１×１０２１Ωのときは、数分に１回のリフレッシュでよく、通常のＤＲＡＭと比較しても消費電力が低減できる。オフ抵抗がさらに大きければよりリフレッシュの頻度を低下させることができる。
このような非常に高いオフ抵抗を得るためには、極めて薄いシリコン（特許文献４参照）、あるいは、バンドギャップが２．５電子ボルト以上４電子ボルト以下、好ましくは３電子ボルト以上３．８電子ボルト以下のワイドバンドギャップ半導体を使用すること（特許文献５参照）が必要となる。後者としては、例えば、酸化インジウム、酸化亜鉛等の酸化物半導体、窒化ガリウム等の窒化物半導体、硫化亜鉛等の硫化物半導体等を用いればよい。
オフ抵抗は、熱的に励起するキャリアの濃度に比例する。ドナーやアクセプタによるキャリアが全く存在しない状態（真性半導体）であっても、バルクのシリコンの場合にはバンドギャップが１．１電子ボルトなので、室温（３００Ｋ）での熱励起キャリアの濃度は１×１０１１ｃｍ−３程度である。
なお、特許文献４では、極めて薄いシリコンでは、量子効果によりバンドギャップが拡大するため、熱励起キャリアはバルクのシリコンより３桁程度少ないと報告されている。
一方、バンドギャップ３．２電子ボルトの半導体では熱励起キャリアの濃度は１×１０−７ｃｍ−３程度となる。電子移動度が同じ場合、抵抗率は、キャリア濃度に反比例するので、バンドギャップ３．２電子ボルトの半導体の抵抗率は、シリコンより１８桁も大きい。
なお、ドナーやアクセプタによるキャリアは極力、低濃度であることが好ましく、その濃度は、１×１０１２ｃｍ−３以下とすることが好ましい。これらのキャリア濃度によりトランジスタのしきい値が決定される。
このように、図６（Ｂ）に示される回路をメモリセルとして用いる場合には、トランジスタに用いる半導体の種類や物性が重要である。なお、上記の議論はキャパシタの誘電体の抵抗を無限大としたものであるが、誘電体の厚さやポテンシャル障壁の高さによっては有限の抵抗が生じることがある。その結果、トランジスタのオフ抵抗よりもキャパシタの寄生抵抗が小さくなると、リフレッシュ間隔が想定よりも短くなることがある。
可能な限りキャパシタの寄生抵抗を大きくするには、実質的な誘電体の厚さを５ｎｍ以上、好ましくは１０ｎｍ以上、ポテンシャル障壁を１．５電子ボルト以上、好ましくは２．５電子ボルト以上とするとよい。以下図面にしたがって説明する。
＜図５（Ａ）＞
単結晶シリコン等の基板３０１に導電性領域３０２ａ、３０２ｂ、フローティングゲート３０３を形成する。このうち、導電性領域３０２ａは図６（Ｂ）に共通電位線ＣＬで示される配線となり、書き込みワード線ＷＷＬ、読み出しワード線ＲＷＬと平行に形成する。また、第１の絶縁物３０４を形成する。
＜図５（Ｂ）＞
第１の絶縁物３０４をエッチングして、フローティングゲート３０３の表面を露出させ、また、コンタクトホールを形成して、導電性領域３０２ｂに接続する第１コンタクトプラグ３０５を埋め込む。さらに、厚さ２ｎｍ乃至１０ｎｍ、好ましくは２ｎｍ乃至５ｎｍの適切な形状、面積の半導体層３０６と、それを覆う第２の絶縁物３０７を形成する。半導体層３０６の材料は上記した条件を満たすものを選択するとよい。
第２の絶縁物３０７は、半導体層３０６を用いて形成される薄膜トランジスタのゲート絶縁膜として、また、キャパシタの誘電体としても機能する。さらに、第２の絶縁物３０７はｈｉｇｈ−ｋ材料を用いて構成し、厚さは２ｎｍ乃至１０ｎｍ、好ましくは２ｎｍ乃至５ｎｍとする。
＜図５（Ｃ）＞
反応性スパッタリング法で酸窒化亜鉛もしくは酸窒化インジウム、酸窒化錫、酸窒化インジウム亜鉛、酸窒化インジウム亜鉛ガリウム（組成式はＩｎａＧａｂＺｎｃＯｄＮｅ、（０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、０≦ｄ≦１、０≦ｅ≦１））等の仕事関数の高い酸窒化物膜（以下、高仕事関数酸窒化物膜３０８という）を成膜する。
例えば、酸窒化亜鉛を成膜するには、酸化亜鉛をターゲットにして、窒素濃度が５０％以上かつ酸素濃度が５％以下の雰囲気という条件を採用すればよい。同様に、酸窒化インジウム、酸窒化錫、酸窒化インジウム亜鉛、酸窒化インジウム亜鉛ガリウムを成膜するには、窒素濃度が５０％以上かつ酸素濃度が５％以下の雰囲気で、それぞれ、酸化インジウム、酸化錫、酸化インジウム亜鉛、酸化インジウム亜鉛ガリウムをターゲットとして用いればよい。
また、その際には、基板温度は１００℃乃至６００℃、好ましくは１５０℃乃至４５０℃とするとよい。また、成膜後、１００℃乃至６００℃、好ましくは１５０℃乃至４５０℃の非酸化性雰囲気で熱処理してもよい。
なお、スパッタリング法以外にも、ＡＬＤ法やＣＶＤ法（ＭＯＣＶＤ法等）を採用してもよい。特に、第２の絶縁物３０７の厚さが５ｎｍ以下の場合には、第２の絶縁物３０７へのダメージの少ないＡＬＤ法やＣＶＤ法を用いることが好ましい。
酸化インジウム亜鉛ガリウムの例として、組成式ＩｎＧａＺｎＯ４で表されるものは、ＹｂＦｅ２Ｏ４構造と呼ばれる結晶構造を取ることが知られている（非特許文献３参照）。しかしながら、例えば、５原子％以上の窒素が添加されるとウルツ鉱型構造が安定相となり、それにともなって電子状態も劇的に変化する。また、ＹｂＦｅ２Ｏ４構造に比べるとウルツ鉱型構造は結晶化が容易であるため、比較的低温で結晶化する。
電子状態に関しては、例えば、バンドギャップはＹｂＦｅ２Ｏ４構造のものが３．２電子ボルト程度であるが、ウルツ鉱型構造のものでは２．２電子ボルト以下となり、また、電子親和力も、前者が４．３電子ボルト程度のものが、後者では５．５電子ボルト以上となる。電子親和力が４．９電子ボルト以上となるため、欠陥準位によりｎ型の導電性を呈することとなる。なお、水素はドナーとして機能するため、水素を添加することによってもキャリア濃度を高めることもできる。
なお、高仕事関数酸窒化物膜３０８は、窒素や亜鉛、錫、インジウム以外に酸素を窒素の２乃至５倍含有していると、ゲート絶縁膜との界面でのトラップ準位の発生を抑制する上で好ましい。また、高仕事関数酸窒化物膜３０８は、水素を１原子％乃至１０原子％含有していると、界面の状況が改善され、かつ、キャリアが増加して導電率が向上するため好ましい。
なお、酸化インジウム亜鉛ガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）の代わりに、二元系金属酸化物である、Ｉｎ−Ｓｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏや、三元系金属酸化物であるＩｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏや、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏなどを用いてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏとは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物という意味である。
その後、導電性の高い金属や金属化合物よりなる導電性膜３０９を適切な厚さだけ形成する。金属膜としてはアルミニウム、チタン、タンタル、タングステン等やそれらを５０％以上有する合金を用いることができ、金属化合物膜としては、それらの窒化物膜を用いることができる。
＜図５（Ｄ）＞
高仕事関数酸窒化物膜３０８と導電性膜３０９をエッチングして、これらの積層した膜よりなる書き込みワード線３１０と読み出しワード線３１１を形成する。また、書き込みワード線３１０と読み出しワード線３１１をマスクとして、アルゴンのような希ガス元素、燐やアルミニウム、ガリウム等の酸化されやすい元素等を照射して半導体層３０６に酸素欠損等を導入し、ｎ型領域３１２を形成する。窒素イオンを照射しても同様にｎ型領域を作製できる。
＜図５（Ｅ）＞
第３の絶縁物３１３と、第１コンタクトプラグ３０５に接続する第２コンタクトプラグ３１４、およびビット線３１５を形成する。ビット線３１５は図６（Ｂ）のビット線ＢＬに相当し、書き込みワード線ＷＷＬと直交する。
このようにして作製されるメモリセルの面積は８Ｆ２乃至１２Ｆ２となる。また、このメモリセルでは、フローティングゲート３０３と読み出しワード線３１１の間にキャパシタ３１６（図６（Ｂ）のキャパシタＣＳに相当）が形成される。薄膜トランジスタはｎチャネル型であるため、電荷を保存するためには、キャパシタ側の電位はビット線電位と同じかより高いことが好ましい。
同様に、読み出しワード線３１１の電位は、フローティングゲート３０３の電位と同じかより低いことが好ましい。その条件が満たされるなら、フローティングゲート３０３の材料の仕事関数に関して特段の条件はなく、むしろ、仕事関数が半導体層を構成する半導体の電子親和力以下であると半導体層３０６との接合の抵抗を下げることができて好ましい。
読み出しワード線３１１の電位が、フローティングゲート３０３の電位より低い場合（すなわち、フローティングゲート３０３に正の電荷が蓄積されている場合）、これらの間にある半導体層３０６が空乏化し、誘電体となることがある。その場合、キャパシタ３１６の誘電体は、第２の絶縁物３０７と半導体層３０６の積層であるとみなされる。
したがって、キャパシタ３１６の誘電体の実質的な厚さは第２の絶縁物３０７の電気的な厚さと半導体層３０６の電気的な厚さの和となる。例えば、半導体層３０６と第２の絶縁物３０７の誘電率が同じであれば、第２の絶縁物３０７の厚さが２ｎｍであったとしても、半導体層３０６の厚さが４ｎｍであれば、キャパシタ３１６の誘電体の実質的な厚さは６ｎｍであるため、トンネル電流は十分に小さくできる。
この条件下では電子は、読み出しワード線３１１から、第２の絶縁物３０７と半導体層３０６を経て、フローティングゲート３０３へ移動しようとするが、読み出しワード線３１１と第２の絶縁物３０７の接合部は高仕事関数酸窒化物が用いられているため、ポテンシャル障壁が１．５電子ボルト以上となるためトンネル確率が極めて低く、十分な絶縁性が保たれる。
一方、データの書き込みの際には、読み出しワード線３１１の電位を半導体層３０６よりも高くすることにより、半導体層に反転層（チャネル）を形成させてもよい。反転層は導電性が高く、よって、ビット線３１５の電位が、フローティングゲート３０３に伝わりやすくなる。
なお、書き込みワード線３１０と半導体層３０６とのトンネル電流を低減させる目的からは、書き込みワード線３１０の電位を調整して、近傍（少なくとも書き込みワード線３１０から６ｎｍ以内）の半導体層３０６を空乏化させることが好ましい。
（実施の形態４）
図７に本実施の形態を示す。本実施の形態では実施の形態３と同様に図６（Ｂ）に示すメモリセルの作製工程について説明する。以下図面にしたがって説明する。なお、詳細は実施の形態３を参照すればよい。
＜図７（Ａ）＞
実施の形態３で説明した方法等により、基板４０１上に、導電性領域４０２ａ、４０２ｂ、フローティングゲート４０３、第１の絶縁物４０４、第１コンタクトプラグ４０５、半導体層４０６、第２の絶縁物４０７、書き込みワード線４０８、第３の絶縁物４０９を形成する。なお、ここで、書き込みワード線には特に高仕事関数化合物半導体を用いる必要はない。
＜図７（Ｂ）＞
フローティングゲート４０３、あるいは第１コンタクトプラグ４０５に接続する第２コンタクトプラグ４１０を形成する。さらに、高仕事関数酸窒化物膜４１１をいくつかの第２コンタクトプラグ４１０と接するように形成する。高仕事関数酸窒化物膜４１１の作製方法は実施の形態３を参照すればよい。
また、高仕事関数酸窒化物膜４１１を覆って、ｈｉｇｈ−ｋ材料を用いて、第４の絶縁物４１２を形成する。第４の絶縁物４１２は、キャパシタ４１４の誘電体として機能する。厚さは５ｎｍ以上１０ｎｍ以下とすればよい。作製方法等は実施の形態１乃至実施の形態３を参照すればよい。
さらに、実施の形態３の書き込みワード線３１０、読み出しワード線３１１と同様に高仕事関数酸窒化物膜と導電成膜の積層である読み出しワード線４１３を第４の絶縁物４１２上に形成する。この結果、読み出しワード線４１３と高仕事関数酸窒化物膜４１１、第４の絶縁物４１２からなるキャパシタ４１４が形成される。
＜図７（Ｃ）＞
第５の絶縁物４１５と、第２コンタクトプラグ４１０のうち、高仕事関数酸窒化物膜４１１が設けられていないものに接続する第３コンタクトプラグ４１６、および第３コンタクトプラグ４１６に接続するビット線４１７を形成する。このようにして作製されるメモリセルの面積は６Ｆ２乃至９Ｆ２（Ｆは最小加工寸法）となる。
１０１ 基板
１０２ 第１の絶縁物
１０３ａ ワード線
１０３ｂ ワード線
１０４ 第１コンタクトプラグ
１０５ ビット線
１０６ 第２コンタクトプラグ
１０７ 第２の絶縁物
１０８ 孔
１０９ 第１の高仕事関数化合物半導体層
１１０ 第３の絶縁物
１１１ 第２の高仕事関数化合物半導体層
１１２ 対向電極
１１３ 第４の絶縁物
１１４ 第３コンタクトプラグ
１１５ 第５の絶縁物
１１６ａ キャパシタ線
１１６ｂ キャパシタ線
１１６ｃ キャパシタ線
２０１ 第１の絶縁物
２０２ ビット線
２０３ 第２の絶縁物
２０４ 第１コンタクトプラグ
２０５ 半導体層
２０６ 第３の絶縁物
２０７ａ ワード線
２０７ｂ ワード線
２０８ 第４の絶縁物
２０９ａ 第２コンタクトプラグ
２０９ｂ 第２コンタクトプラグ
２１０ 第５の絶縁物
２１１ａ 高仕事関数化合物半導体層
２１１ｂ 高仕事関数化合物半導体層
２１２ 第６の絶縁物
２１３ａ 対向電極
２１３ｂ 対向電極
２１４ 第７の絶縁物
２１５ａ 第３コンタクトプラグ
２１５ｂ 第３コンタクトプラグ
２１６ キャパシタ線
３０１ 基板
３０２ａ 導電性領域
３０２ｂ 導電性領域
３０３ フローティングゲート
３０４ 第１の絶縁物
３０５ 第１コンタクトプラグ
３０６ 半導体層
３０７ 第２の絶縁物
３０８ 高仕事関数酸窒化物膜
３０９ 導電性膜
３１０ 書き込みワード線
３１１ 読み出しワード線
３１２ ｎ型領域
３１３ 第３の絶縁物
３１４ 第２コンタクトプラグ
３１５ ビット線
３１６ キャパシタ
４０１ 基板
４０２ａ 導電性領域
４０２ｂ 導電性領域
４０３ フローティングゲート
４０４ 第１の絶縁物
４０５ 第１コンタクトプラグ
４０６ 半導体層
４０７ 第２の絶縁物
４０８ 書き込みワード線
４０９ 第３の絶縁物
４１０ 第２コンタクトプラグ
４１１ 高仕事関数酸窒化物膜
４１２ 第４の絶縁物
４１３ 読み出しワード線
４１４ キャパシタ
４１５ 第５の絶縁物
４１６ 第３コンタクトプラグ
４１７ ビット線
ＷＬ ワード線
ＢＬ ビット線
ＣＬ 共通電位線
ＣＳ キャパシタ
ＷＴ 書き込みトランジスタ
ＲＴ 読み出しトランジスタ
ＷＷＬ 書き込みワード線
ＲＷＬ 読み出しワード線

Claims (8)

  1. 誘電体の一つの面に接して設けられた、インジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有し、仕事関数が５．０電子ボルト以上のｎ型半導体を有するキャパシタ。
  2. 誘電体の一つの面に接して設けられた、インジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有し、仕事関数が５．０電子ボルト以上のｎ型半導体と、前記ｎ型半導体に対向するように前記誘電体の他の面に設けられた導電性を有する材料とを有する半導体装置。
  3. 絶縁物の側面に形成された、インジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有し、仕事関数が５．０電子ボルト以上の膜状のｎ型半導体と、前記ｎ型半導体上に形成された膜状の誘電体とを有する半導体装置。
  4. 請求項１乃至３のいずれか一において、前記ｎ型半導体は、その仕事関数が５．５電子ボルト以上であることを特徴とする半導体装置。
  5. 前記誘電体はチタン酸ストロンチウム、チタン酸鉛、チタン酸バリウムストロンチウム、ジルコン酸鉛、ジルコン酸バリウム、酸化タンタル、ビスマスチタン酸ストロンチウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化アルミニウム、酸化イットリウム、酸化ランタン、珪酸ジルコニウム、珪酸ハフニウムから選ばれた１つ以上の材料を含むことを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
  6. 前記誘電体は、ストロンチウム、チタン、バリウム、ジルコニウム、鉛、タンタル、ビスマス、ハフニウム、アルミニウム、イットリウム、ランタンから選ばれた１つ以上の元素が、誘電体を構成する金属元素のうちの５０％以上である酸化物であることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
  7. 前記ｎ型半導体の厚さは４ｎｍ以上１０ｎｍ以下であることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
  8. 前記ｎ型半導体は、５原子％以上５０原子％以下の濃度の窒素を有することを特徴とする請求項１乃至７のいずれか一に記載の半導体装置。
JP2012019405A 2011-02-02 2012-02-01 キャパシタ Expired - Fee Related JP5839566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012019405A JP5839566B2 (ja) 2011-02-02 2012-02-01 キャパシタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011020493 2011-02-02
JP2011020493 2011-02-02
JP2012019405A JP5839566B2 (ja) 2011-02-02 2012-02-01 キャパシタ

Publications (3)

Publication Number Publication Date
JP2012178553A true JP2012178553A (ja) 2012-09-13
JP2012178553A5 JP2012178553A5 (ja) 2015-01-15
JP5839566B2 JP5839566B2 (ja) 2016-01-06

Family

ID=46576662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019405A Expired - Fee Related JP5839566B2 (ja) 2011-02-02 2012-02-01 キャパシタ

Country Status (3)

Country Link
US (1) US8513773B2 (ja)
JP (1) JP5839566B2 (ja)
KR (1) KR101903347B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024377A (ko) 2013-06-21 2016-03-04 도쿄엘렉트론가부시키가이샤 산화 탄탈막의 제거 방법 및 제거 장치
KR20170116209A (ko) * 2012-09-28 2017-10-18 인텔 코포레이션 항복 전압이 높은 ⅲ-n 공핍 모드 mos 커패시터들
US10134727B2 (en) 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
JP2021061434A (ja) * 2014-03-07 2021-04-15 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160043247A1 (en) * 2013-03-15 2016-02-11 Arkema Inc. Nitrogen-containing transparent conductive oxide cap layer composition
KR102259172B1 (ko) 2014-05-30 2021-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
CN105514105B (zh) 2014-09-26 2019-08-06 联华电子股份有限公司 集成电路与其形成方法
US9871044B2 (en) * 2015-11-06 2018-01-16 Micron Technology, Inc. Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
JP6751866B2 (ja) * 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
US10818729B2 (en) * 2018-05-17 2020-10-27 Macronix International Co., Ltd. Bit cost scalable 3D phase change cross-point memory
US11322500B2 (en) * 2020-07-28 2022-05-03 HeFeChip Corporation Limited Stacked capacitor with horizontal and vertical fin structures and method for making the same
CN115188759A (zh) * 2021-04-02 2022-10-14 长鑫存储技术有限公司 电容器阵列结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057412A (ja) * 1999-08-19 2001-02-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005346925A (ja) * 2002-06-06 2005-12-15 Fuji Electric Holdings Co Ltd 有機発光素子およびその製造方法
JP2007053171A (ja) * 2005-08-16 2007-03-01 Toshiba Corp 不揮発性半導体メモリ装置
JP2009218263A (ja) * 2008-03-07 2009-09-24 Elpida Memory Inc キャパシタ用電極及びその製造方法、半導体装置
JP2010212361A (ja) * 2009-03-09 2010-09-24 Toshiba Corp 半導体装置

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960014718B1 (en) 1993-05-14 1996-10-19 Lg Semicon Co Ltd Method of manufacturing transistor
JP2638487B2 (ja) 1994-06-30 1997-08-06 日本電気株式会社 半導体記憶装置
JP3723599B2 (ja) 1995-04-07 2005-12-07 株式会社ルネサステクノロジ 半導体記憶装置
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2950265B2 (ja) 1996-07-30 1999-09-20 日本電気株式会社 半導体記憶装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001352130A (ja) 2000-06-05 2001-12-21 Fuji Photo Film Co Ltd 半導体レーザーおよびその作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7064313B1 (en) * 2000-10-05 2006-06-20 Ess Technology, Inc. Gradual reset voltage reduction for resetting an image sensor
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US6890807B2 (en) * 2003-05-06 2005-05-10 Intel Corporation Method for making a semiconductor device having a metal gate electrode
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US20070046189A1 (en) * 2005-08-31 2007-03-01 Eastman Kodak Company Intermediate connector for a tandem OLED device
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US20070114616A1 (en) * 2005-11-23 2007-05-24 Dirk Manger Field effect transistor and method of manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2007335573A (ja) 2006-06-14 2007-12-27 Hitachi Ltd 半導体装置およびその製造方法
JP5329024B2 (ja) 2006-06-27 2013-10-30 国立大学法人東北大学 半導体装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5086625B2 (ja) 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8208300B2 (en) * 2008-01-08 2012-06-26 Spansion Israel Ltd Non-volatile memory cell with injector
GB0802912D0 (en) * 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101178166B1 (ko) * 2009-04-28 2012-08-30 캐논 아네르바 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2011003717A (ja) * 2009-06-18 2011-01-06 Panasonic Corp 半導体装置及びその製造方法
CN102812547B (zh) 2010-03-19 2015-09-09 株式会社半导体能源研究所 半导体装置
US8354313B2 (en) * 2010-04-30 2013-01-15 International Business Machines Corporation Method to optimize work function in complementary metal oxide semiconductor (CMOS) structures
US8373239B2 (en) * 2010-06-08 2013-02-12 International Business Machines Corporation Structure and method for replacement gate MOSFET with self-aligned contact using sacrificial mandrel dielectric
US20120119302A1 (en) * 2010-11-11 2012-05-17 International Business Machines Corporation Trench Silicide Contact With Low Interface Resistance
US8569810B2 (en) * 2010-12-07 2013-10-29 International Business Machines Corporation Metal semiconductor alloy contact with low resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057412A (ja) * 1999-08-19 2001-02-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005346925A (ja) * 2002-06-06 2005-12-15 Fuji Electric Holdings Co Ltd 有機発光素子およびその製造方法
JP2007053171A (ja) * 2005-08-16 2007-03-01 Toshiba Corp 不揮発性半導体メモリ装置
JP2009218263A (ja) * 2008-03-07 2009-09-24 Elpida Memory Inc キャパシタ用電極及びその製造方法、半導体装置
JP2010212361A (ja) * 2009-03-09 2010-09-24 Toshiba Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116209A (ko) * 2012-09-28 2017-10-18 인텔 코포레이션 항복 전압이 높은 ⅲ-n 공핍 모드 mos 커패시터들
US10134727B2 (en) 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
KR101941397B1 (ko) * 2012-09-28 2019-01-22 인텔 코포레이션 항복 전압이 높은 ⅲ-n 공핍 모드 mos 커패시터들
KR20160024377A (ko) 2013-06-21 2016-03-04 도쿄엘렉트론가부시키가이샤 산화 탄탈막의 제거 방법 및 제거 장치
JP2021061434A (ja) * 2014-03-07 2021-04-15 株式会社半導体エネルギー研究所 半導体装置
JP7111797B2 (ja) 2014-03-07 2022-08-02 株式会社半導体エネルギー研究所 半導体装置
US11751409B2 (en) 2014-03-07 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR101903347B1 (ko) 2018-10-04
US8513773B2 (en) 2013-08-20
JP5839566B2 (ja) 2016-01-06
US20120193759A1 (en) 2012-08-02
KR20120089580A (ko) 2012-08-13

Similar Documents

Publication Publication Date Title
JP5839566B2 (ja) キャパシタ
US8546236B2 (en) High performance dielectric stack for DRAM capacitor
US10714629B2 (en) Transistor, semiconductor memory device, and method of manufacturing transistor
US9691772B2 (en) Semiconductor memory device including memory cell which includes transistor and capacitor
US8847397B2 (en) High work function, manufacturable top electrode
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US8815695B2 (en) Methods to improve leakage for ZrO2 based high K MIM capacitor
US9818820B2 (en) Oxide material and semiconductor device
US20140080282A1 (en) Leakage reduction in DRAM MIM capacitors
US8766346B1 (en) Methods to improve leakage of high K materials
TW202220189A (zh) 半導體裝置及製造半導體裝置的製造方法
JP2012186468A (ja) 半導体メモリ装置および半導体メモリ装置の作製方法
US20160093625A1 (en) Method to Improve DRAM Performance
US9224799B2 (en) Capacitors including inner and outer electrodes
US20130052790A1 (en) Doping approach of titanium dioxide for dram capacitors
US11302697B2 (en) DRAM with selective epitaxial cell transistor
US9001564B2 (en) Semiconductor device and a method for driving the same
US20130122682A1 (en) Anneal to minimize leakage current in dram capacitor
TWI447765B (zh) 具有多層電極結構之電容單元
US20230011186A1 (en) Memory and method for manufacturing memory
KR20240002969A (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151106

R150 Certificate of patent or registration of utility model

Ref document number: 5839566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees