CN115188759A - 电容器阵列结构及制备方法 - Google Patents
电容器阵列结构及制备方法 Download PDFInfo
- Publication number
- CN115188759A CN115188759A CN202110360663.4A CN202110360663A CN115188759A CN 115188759 A CN115188759 A CN 115188759A CN 202110360663 A CN202110360663 A CN 202110360663A CN 115188759 A CN115188759 A CN 115188759A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- forming
- capacitor hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 191
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 385
- 239000004065 semiconductor Substances 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 11
- 230000002829 reductive effect Effects 0.000 abstract description 10
- 230000036961 partial effect Effects 0.000 description 47
- 238000010586 diagram Methods 0.000 description 38
- 239000000463 material Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000011165 process development Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000005019 vapor deposition process Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种电容器阵列结构及制备方法，电容器阵列结构的制备方法包括：在形成第一电容孔的步骤之后，提供包括依次层叠的第二衬底、第二支撑层及第二牺牲层的键合晶圆，并将键合晶圆键合于叠层结构上，其中，第二牺牲层远离第二支撑层的表面为键合面；形成第二电容孔，第二电容孔至少沿厚度方向贯穿键合晶圆，以暴露出第一电容孔，以使第一电容孔和第二电容孔相连通。采用晶圆键合工艺，有效降低刻蚀电容工艺的难度，使得在降低电容线宽的同时，增加电容高度，提高存储电容的容量和DRAM存储密度。
Description
技术领域
本发明涉及芯片制造领域，尤其涉及一种电容器阵列结构及制备方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。随着DRAM器件向更高的存储密度发展，降低电容线宽是关键手段。但降低电容线宽的同时，电容大小也将随之降低，引发存储电容相对于位线寄生电容进一步减小，导致存储数据的信号无法分辨。现如今，为了维持电容大小不变，减小存储电容的线宽，采取增加电容高度的策略，但增加电容高度，则会增加刻蚀电容工艺的难度，成为DRAM制成发展的重要研究方向。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种电容器阵列结构及制备方法，降低刻蚀电容工艺的难度，以实现减小存储电容线宽，增加电容高度。
为解决上述技术问题，本申请的第一方面提出一种电容器阵列结构，包括：
半导体结构；
若干层平行间隔排布的第一支撑层，位于所述半导体结构上；
第一电容孔，所述第一电容孔至少沿厚度方向贯穿所述第一支撑层，以暴露出所述半导体结构；
第二支撑层，键合于所述半导体结构上，且与位于顶层的所述第一支撑层具有间距；
第三支撑层，位于所述第二支撑层上，且与所述第二支撑层具有间距；
第二电容孔，与所述第一电容孔对应设置，所述第二电容孔至少沿厚度方向贯穿所述第三支撑层及所述第二支撑层，以与所述第一电容孔相连通；
第一电极层，覆盖所述第一电容孔的侧壁、所述第一电容孔的底部及所述第二电容孔的侧壁；
电容介质层，覆盖所述第一电极层的表面；
第二电极层，覆盖所述电容介质层的表面。
在其中一个实施例中，所述第一电容孔及所述第二电容孔的纵截面形状均为倒梯形，所述第一电容孔的侧壁及所述第二电容孔的侧壁相较于垂直于所述半导体结构上表面的方向倾斜的角度为5°～10°。
在其中一个实施例中，所述半导体结构包括第一衬底，所述第一衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构在所述第一衬底内隔离出多个呈阵列排布的有源区；所述半导体结构还包括若干条埋入式栅极字线及若干条位线，所述埋入式栅极字线沿第一方向延伸，所述位线沿第二方向延伸，所述第一方向与所述第二方向具有大于0°且小于等于90°的夹角；各所述有源区均横跨两条所述埋入式栅极字线，各所述有源区内均形成有源区及漏区，所述源区位于所述有源区横跨的两条所述埋入式栅极字线之间，所述漏区位于所述有源区横跨的两条所述埋入式栅极字线的外侧。
在其中一个实施例中，所述半导体结构内形成有第一绝缘层，所述第一绝缘层位于所述所述埋入式栅极字线的上表面及所述第一衬底的上表面；所述位线经由位线接触结构与所述源区相连接，所述第一电容孔暴露出所述漏区。
在其中一个实施例中，所述位线包括由下至上依次层叠的第一导电层、第二导电层及位线绝缘层，所述第一导电层位于所述第一绝缘层的上表面，所述第一导电层经由所述位线接触结构与所述源区相连接。
在其中一个实施例中，还包括第四支撑层，所述第四支撑层覆盖位于顶层的所述第一支撑层的上表面；所述第二支撑层与第四支撑层之间具有间距。
本申请的第二方面一种电容器阵列结构的制备方法，包括：
提供半导体结构；
于所述半导体结构上形成包括依次上下交替层叠的第一牺牲层及第一支撑层的叠层结构；
形成第一电容孔，所述第一电容孔至少沿厚度方向贯穿所述叠层结构；
提供包括依次层叠的第二衬底、第二支撑层及第二牺牲层的键合晶圆；
将所述键合晶圆键合于所述叠层结构上，其中，所述第二牺牲层远离所述第二支撑层的表面为键合面；
于所述第二衬底远离所述第二支撑层的表面形成第三支撑层；
形成第二电容孔，所述第二电容孔至少沿厚度方向贯穿所述键合晶圆，以与所述第一电容孔相连通；
于所述第一电容孔的侧壁、所述第一电容孔的底部及所述第二电容孔的侧壁形成第一电极层；
依次去除所述第二衬底、所述第二牺牲层及所述第一牺牲层；
于所述第一电极层的表面形成电容介质层；
于所述电容介质层的表面形成第二电极层。
在其中一个实施例中，形成第一电容孔之后，且提供键合晶圆之前还包括于所述第一电容孔内形成填充牺牲层，所述填充牺牲层填满所述第一电容孔的步骤；形成第二电容孔之后，且形成第一电极层之前还包括去除所述填充牺牲层的步骤。
在其中一个实施例中，所述第一牺牲层及所述第二牺牲层为氧化硅层，所述填充牺牲层为多晶硅层。
在其中一个实施例中，所述于所述第一电容孔内形成填充牺牲层之后，且将所述键合晶圆键合于所述叠层结构上之前还包括于所述叠层结构的表面形成第四支撑层的步骤，所述第四支撑层覆盖所述叠层结构的上表面及所述填充牺牲层的上表面；所述第二牺牲层远离所述第二支撑层的表面及所述第四支撑层远离所述第一支撑层的表面为键合面。
在其中一个实施例中，将所述键合晶圆键合于所述叠层结构上且于所述第二衬底远离所述第二支撑层的表面形成第三支撑层之前，还包括：
对所述第二衬底进行减薄处理。
在其中一个实施例中，减薄处理后保留的第二衬底的厚度为所述第一电容孔及所述第二电容孔总深度的四分之一。
在其中一个实施例中，所述依次去除所述第二衬底、所述第二牺牲层及所述第一牺牲层，包括：
于所述第三支撑层的上表面形成图形化掩膜层，所述图形化掩膜层具有多个开口图形，所述开口图形定义出开口的形状及位置；
基于所述图形化掩膜层刻蚀所述第三支撑层，以于所述第三支撑层内形成第一开口，所述第一开口暴露出位于所述第三支撑层与所述第二支撑层之间的所述第二衬底；
基于所述第一开口去除所述第二衬底；
基于所述第一开口于所述第二支撑层内形成第二开口，所述第二开口暴露出所述第二牺牲层；
去除所述第二牺牲层；
基于第二开口于所述第四支撑层及所述第一支撑层上形成第三开口，所述第三开口暴露出所述第一牺牲层；
基于所述第三开口去除所述第一牺牲层。
在其中一个实施例中，形成第一电容孔之后且于所述第一电容孔内形成填充牺牲层之前，还包括于所述第一电容孔的底部形成保护层的步骤；去除所述填充牺牲层之后且形成所述第一电极层之前，还包括去除所述保护层的步骤。
在其中一个实施例中，所述保护层包括氧化硅层，所述氧化硅层的厚度为
于上述实施例提供的电容器阵列结构的制备方法中，在形成第一电容孔的步骤之后，提供包括依次层叠的第二衬底、第二支撑层及第二牺牲层的键合晶圆，并将键合晶圆键合于叠层结构上，其中，第二牺牲层远离第二支撑层的表面为键合面；形成第二电容孔，第二电容孔至少沿厚度方向贯穿键合晶圆，以暴露出第一电容孔，以使第一电容孔和第二电容孔相连通。采用晶圆键合工艺，有效降低刻蚀电容工艺的难度，使得在降低电容线宽的同时，增加电容高度，提高存储电容的容量和DRAM存储密度，并为DRAM制程发展提供了技术思路。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本申请一实施例中提供的电容器阵列结构的制备方法的流程示意图；
图2-3为本申请一实施例中提供的半导体结构的结构示意图，其中，图2中为半导体结构的俯视图，图3为图2的截面结构示意图，图3中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图3中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图4为本申请一实施例中提供的形成叠层结构的局部截面结构示意图，其中，图4中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图4中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图5为本申请一实施例中提供的形成第一电容孔的局部截面结构示意图，其中，图5中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图5中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图6为本申请一实施例中提供的于第一电容孔的底部形成保护层的局部截面结构示意图，其中，图6中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图6中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图7为本申请一实施例中提供的于第一电容孔内形成填充牺牲层的局部截面结构示意图，其中，图7中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图7中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图8为本申请一实施例中提供的于叠层结构的表面形成第四支撑层的局部截面结构示意图，其中，图8中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图8中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图9为本申请一实施例中提供的键合晶圆的结构示意图；
图10为本申请一实施例中提供的键合晶圆键合于叠层结构的局部截面结构示意图，其中，图10中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图10中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图11为本申请一实施例中提供的对第二衬底减薄处理后的局部截面结构示意图，其中，图11中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图11中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图12为本申请一实施例中提供的于第二衬底的表面形成第三支撑层的局部截面结构示意图，其中，图12中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图12中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图13为本申请一实施例中提供的形成第二电容孔的局部截面结构示意图，其中，图13中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图13中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图14为本申请一实施例中提供的去除填充牺牲层后的局部截面结构示意图，其中，图14中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图14中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图15为本申请一实施例中提供的去除保护层后的局部截面结构示意图，其中，图15中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图15中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图16为本申请一实施例中提供的形成第一电极层的局部截面结构示意图，其中，图16中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图16中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图17为本申请一实施例中提供的基于开口依次去除第二衬底、第二牺牲层及第一牺牲层后的局部截面结构示意图，其中，图17中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图17中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图18为本申请一实施例中提供的形成电容介质层的局部截面结构示意图，其中，图18中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图18中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图；
图19为本申请一实施例中提供的形成第二电极层的局部截面结构示意图，其中，图19中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图19中的(b)图为图3(a)中沿BB’方向截取的局部截面结构示意图。
附图标记说明：11-第一衬底，12-埋入式栅极字线，121-栅介质层，122-字线导电层，13-第一绝缘层，14-位线接触结构，15-位线，151-第一导电层，152-第二导电层，153-位线绝缘层，16-第二绝缘层，17-浅沟槽隔离结构，18-有源区，21-第一支撑层，22-第一牺牲层，23-第一电容孔，231-保护层，24-填充牺牲层，25-第四支撑层，26-第一电极层，27-电容介质层，28-第二电极层，31-键合晶圆，311-第二衬底，312-第二支撑层，313-第二牺牲层，32-第三支撑层，33-第二电容孔，34-开口。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
在本申请的一个实施例中，提供的一种电容器阵列结构的制备方法，如图1所示，包括如下步骤：
步骤S1：提供半导体结构；
步骤S2：于半导体结构上形成包括依次上下交替层叠的第一牺牲层及第一支撑层的叠层结构；
步骤S3：形成第一电容孔，第一电容孔至少沿厚度方向贯穿叠层结构；
步骤S4：提供包括依次层叠的第二衬底、第二支撑层及第二牺牲层的键合晶圆；
步骤S5：将键合晶圆键合于叠层结构上，其中，第二牺牲层远离第二支撑层的表面为键合面；
步骤S6：于第二衬底远离第二支撑层的表面形成第三支撑层；
步骤S7：形成第二电容孔，第二电容孔至少沿厚度方向贯穿键合晶圆，以与第一电容孔相连通；
步骤S8：于第一电容孔的侧壁、第一电容孔的底部及第二电容孔的侧壁形成第一电极层；
步骤S9：依次去除第二衬底、第二牺牲层及第一牺牲层；
步骤S10：于第一电极层的表面形成电容介质层；
步骤S11：于电容介质层的表面形成第二电极层。
于上述实施例提供的电容器阵列结构的制备方法中，在形成第一电容孔的步骤之后，提供包括依次层叠的第二衬底、第二支撑层及第二牺牲层的键合晶圆，并将键合晶圆键合于叠层结构上，其中，第二牺牲层远离第二支撑层的表面为键合面；形成第二电容孔，第二电容孔至少沿厚度方向贯穿键合晶圆，以暴露出第一电容孔，以使第一电容孔和第二电容孔相连通。采用晶圆键合工艺，有效降低刻蚀电容工艺的难度，使得在降低电容线宽的同时，增加电容高度，提高存储电容的容量和DRAM存储密度，并为DRAM制程发展提供了技术思路。
在一个实施例中，如图2-3所示，步骤S1中提供的半导体结构包括第一衬底11，第一衬底11可以包括但不仅限于Si衬底。
在一个实施例中，请继续参考图2-3，第一衬底11内形成有浅沟槽隔离结构17，浅沟槽隔离结构17在第一衬底11内隔离出多个呈阵列排布的有源区18；半导体结构还包括若干条埋入式栅极字线12及若干条位线15，埋入式栅极字线12沿第一方向延伸，位线15沿第二方向延伸，第一方向与第二方向具有大于0°且小于等于90°的夹角；具体地，夹角为1°、2°、10°、30°、50°、70°或90°等等。各有源区18均横跨两条埋入式栅极字线12，各有源区18内均形成有源区S及漏区D，源区S位于有源区18横跨的两条埋入式栅极字线12之间，漏区D位于有源区18横跨的两条埋入式栅极字线12的外侧。
在一个实施例中，请继续参考图3，埋入式栅极字线12包括栅介质层121和字线导电层122。字线导电层122和栅介质层121形成于浅沟槽内(未标示出)，字线导电层122位于沟槽的侧壁及底部，并包覆栅介质层121，其中，字线导电层122的上表面低于第一衬底11的上表面。
作为示例，第一字线导电层233的材料可以包括As(砷)或B(硼)掺杂的硅、P(磷)或As掺杂的锗、W(钨)、Ti(钛)、TiN(氮化钛)或Au(金)。栅介质层121的材料可以包括但不仅限于氧化硅或氮化硅；采用原子层沉积工艺、等离子蒸汽沉积工艺(Chemical VaporDeposition，CVD)或快速热氧化工艺(Rapid Thermal Oxidation，RTO)形成栅介质层121。
在一个实施例中，请继续参考图3，半导体结构内形成有第一绝缘层13，第一绝缘层13位于埋入式栅极字线12的上表面及第一衬底11的上表面；位线15经由位线接触结构14与源区S相连接。
作为示例，第一绝缘层13的材料可以包括但不仅限于氧化硅、氮化硅或氮氧化硅等等。位线接触结构14的材料可以包括但不仅限于多晶硅。
在一个实施例中，请继续参考图3，位线15包括由下至上依次层叠的第一导电层151、第二导电层152及位线绝缘层153，第一导电层151位于第一绝缘层13的上表面，第一导电层151经由位线接触结构14与源区S相连接。
作为示例，第一导电层151的材料可以包括但不仅限于多晶硅、金属钨或金属铜等等，本实施例中，第一导电层151的材料可以选用多晶硅。第二导电层152的材料可以包括但不仅限于W、Ti、Al(铝)或Pt(铂)，且第一导电层151的材料与第二导电层的材料不同；位线绝缘层153的材料可以包括但不仅限于氧化硅、氮化硅或氮氧化硅等等，位线绝缘层153的材料可以与第一绝缘层13的材料相同。
在一个实施例中，请参考图3中的(b)图，半导体结构还包括第二绝缘层16，于第一绝缘层13的上表面形成第二绝缘层16，第二绝缘层16填满位线15之间的间隙，并暴露出位线绝缘层153。
作为示例，第二绝缘层16的材料可以包括但不仅限于氧化硅、氮化硅或氮氧化硅等等，第二绝缘层16的材料可以与位线绝缘层153的材料及/或第一绝缘层13的材料相同。
作为示例，后续结构图示均基于图2和图3所示的两种截取方向上示意。
在一个实施例中，如图4所示，步骤S2中形成上下交替层叠的第一支撑层21及第一牺牲层22。可采用原子层沉积工艺(Atomic Layer Deposition，ALD)或等离子蒸气沉积工艺形成第一支撑层21及第一牺牲层22。其中，第一支撑层21及第一牺牲层22的材料不同，且在同一刻蚀制程中第一支撑层21的刻蚀速率与第一牺牲层22的刻蚀速率不同，具体表现为同一刻蚀制程中，第一牺牲层22的刻蚀速率远远大于第一支撑层21的刻蚀速率，使得当第一牺牲层22被完全去除时，第一支撑层21几乎被完全保留。第一牺牲层22为氧化硅层，第一支撑层21的材料可选用氮化硅。
在一个实施例中，如图5所示，步骤S3中形成的第一电容孔23，第一电容孔23至少沿厚度方向贯穿叠层结构(未标示出)，以暴露出第一衬底11，且暴露出漏区D。第一电容孔23的纵截面形状可以根据实际需求进行设定，第一电容孔23的纵截面形状可以包括U型、矩形或倒梯形，其中，图5中以第一电容孔23的纵截面形状为倒梯形作为示例，以便于后续工艺的进行，并不以此限定。
作为示例，可在交替叠置的第一支撑层21及第一牺牲层22的上表面形成光刻胶作为掩膜层，当然，在其他示例中也可以形成其他材料的掩膜层(譬如，氮化硅硬掩膜层等等)；然后，采用光刻工艺将掩膜层图形化，以得到用于定义电容孔的图形化掩膜层；最后，可依据用于定义电容孔的图形化掩膜层采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合的工艺刻蚀第一支撑层21及第一牺牲层22，以在第一支撑层21及第一牺牲层22内形成第一电容孔23。
在一个实施例中，如图6所示，形成第一电容孔23之后且于第一电容孔内形成填充牺牲层24之前，还包括于第一电容孔23的底部形成保护层231的步骤；如图15所示，去除填充牺牲层24之后且形成第一电极层26之前，还包括去除保护层231的步骤。其中，第一电容孔23沿厚度方向贯穿位线15，保护层231形成于贯穿位线15的第一电容孔23的底部。填充牺牲层24的材料与第一衬底11的材料均为Si，形成填充牺牲层24之前，预先在第一电容孔的底部形成低于1nm的保护层231，有效防止后续去除填充牺牲层24时，对第一衬底11造成损伤。
作为示例，保护层231包括氧化硅层，氧化硅层的厚度为
具体地，氧化硅层的厚度可以为
或
等等。
在一个实施例中，如图7所示，于第一电容孔23内形成填充牺牲层24，填充牺牲层24填满第一电容孔23。填充牺牲层24为多晶硅层；可采用原子层沉积工艺、等离子蒸汽沉积工艺或快速热氧化工艺单次或多次沉积多晶硅，刻蚀循环填充第一电容孔，再经由化学机械研磨工艺(Chemical Mechanical Polish，CMP)磨平填充牺牲层24的上表面，确保填充牺牲层24的上表面与第一支撑层21的上表面齐平。
在一个实施例中，如图8所示，于第一电容孔23内形成填充牺牲层24之后，且将键合晶圆31键合于叠层结构上之前还包括于叠层结构的表面形成第四支撑层25的步骤，第四支撑层25覆盖叠层结构的上表面及填充牺牲层24的上表面，以增大键合晶圆键合于叠层结构上的键合力，提高DRAM器件的稳定性。
作为示例，第四支撑层25的材料可选用氮化硅，第四支撑层25的制备工艺可以与第一支撑层21的制备工艺相同。
在一个实施例中，如图9所示，步骤S4中提供键合晶圆31，键合晶圆31包括依次层叠的第二衬底311、第二支撑层312及第二牺牲层313。第二衬底311的材料可以包括但不仅限于Si，第二衬底311的材料可以与第一衬底11的材料相同；第二支撑层312的材料可选用氮化硅；第二牺牲层313和第一牺牲层均为氧化硅层。如图10所示，步骤S5中将键合晶圆31键合于叠层结构上，其中，第二牺牲层313远离第二支撑层312的表面为键合面。
在一个实施例中，如图11所示，将键合晶圆31键合于叠层结构上且于第二衬底311远离第二支撑层312的表面形成第三支撑层32之前，还包括：对第二衬底311进行减薄处理。具体地，减薄处理后保留的第二衬底311的厚度为第一电容孔23及第二电容孔33总深度的四分之一。
在一个实施例中，如图12所示，步骤S6中于第二衬底311远离第二支撑312层的表面形成第三支撑层32，以便于后续形成开口后，去除第二衬底311、第二牺牲层313及第一牺牲层22，起到支撑作用。作为示例，第三支撑层32可选用氮化硅。
在一个实施例中，如图13所示，步骤S7中形成第二电容孔33，第二电容孔33至少沿厚度方向贯穿键合晶圆31，以暴露出第一电容孔23。第二电容孔33的刻蚀工艺与第一电容孔23的刻蚀工艺相同，此处不再赘述。第二电容孔33的纵截面形状为倒梯形，便于后续沉积的进行，且第一电容孔23的侧壁及第二电容孔33的侧壁相较于垂直于半导体结构上表面的方向倾斜的角度为5°～10°；具体地，第一电容孔23的侧壁及第二电容孔33的侧壁相较于垂直于半导体结构上表面的方向倾斜的角度为5°、6°、7°、8°、9°或10°等等。
在一个实施例中，如图14所示，去除填充牺牲层24，以使第一电容孔23和第二电容孔33连通；可采用湿法或干法刻蚀工艺，去除填充牺牲层24，为本领域技术人员所熟知，不再赘述。
在一个实施例中，如图16所示，步骤S8中于第一电容孔23的侧壁、第一电容孔23的底部及第二电容孔33的侧壁形成第一电极层26。作为示例，采用原子层沉积工艺或等离子蒸气沉积工艺于第一电容孔23的侧壁、第一电容孔23的底部及第二电容孔33的侧壁沉积第一电极层26。第一电极层26可以包括但不仅限于金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)。
在一个实施例中，如图17所示，步骤S9：依次去除第二衬底311、第二牺牲层313及第一牺牲层22的步骤，还包括：
步骤S91：于第三支撑层32的上表面形成图形化掩膜层(未示出)，图形化掩膜层具有多个开口图形，开口图形定义出开口34的形状及位置；
步骤S92：基于图形化掩膜层刻蚀第三支撑层32，以于第三支撑层32内形成第一开口，第一开口暴露出位于第三支撑层32与第二支撑层312之间的第二衬底311；
步骤S93：基于第一开口去除第二衬底311；
步骤S94：基于第一开口于第二支撑层312内形成第二开口，第二开口暴露出第二牺牲层313；
步骤S95：去除第二牺牲层313；
步骤S96：基于第二开口于第四支撑层25及第一支撑层21上形成第三开口，第三开口暴露出第一牺牲层22；
步骤S97：基于第三开口去除第一牺牲层22。
在一个实施例中，如图18所示，步骤S10中于第一电极层26的表面形成电容介质层27。电容介质层27的材料可以选用为高K介质材料，以提高单位面积电容器的电容值，其包括ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的一种或上述材料所组成群组中的两种以上所形成的叠层。
在一个实施例中，如图19所示，步骤S11中于电容介质层27的表面形成第二电极层28。作为示例，第二电极层28的材料可以包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅、P型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层。
在本申请的一个实施例中，还提出一种电容器阵列结构，包括：半导体结构；若干层平行间隔排布的第一支撑层，位于半导体结构上；第一电容孔，第一电容孔至少沿厚度方向贯穿第一支撑层，以暴露出半导体结构；第二支撑层，键合于半导体结构上，且与位于顶层的第一支撑层具有间距；第三支撑层，位于第二支撑层上，且与第二支撑层具有间距；第二电容孔，与第一电容孔对应设置，第二电容孔至少沿厚度方向贯穿第三支撑层及第二支撑层，以与第一电容孔相连通；第一电极层，覆盖第一电容孔的侧壁、第一电容孔的底部及第二电容孔的侧壁；电容介质层，覆盖第一电极层的表面；第二电极层，覆盖电容介质层的表面。该电容器阵列结构有效降低刻蚀电容工艺的难度，使得在降低电容线宽的同时，增加电容高度，提高存储电容的容量和DRAM存储密度，并为DRAM制程发展提供了技术思路。
作为示例，第二电容孔33的纵截面形状为倒梯形，第一电容孔23的侧壁及第二电容孔33的侧壁相较于垂直于半导体结构上表面的方向倾斜的角度为5°～10°；具体地，第一电容孔23的侧壁及第二电容孔33的侧壁相较于垂直于半导体结构上表面的方向倾斜的角度为5°、6°、7°、8°、9°或10°等等。
在一个实施例中，电容器阵列结构还包括第四支撑层25，第四支撑层25覆盖位于顶层的第一支撑层21的上表面；第二支撑层312与第四支撑层25之间具有间距。
请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (15)
1.一种电容器阵列结构，其特征在于，包括：
半导体结构；
若干层平行间隔排布的第一支撑层，位于所述半导体结构上；
第一电容孔，所述第一电容孔至少沿厚度方向贯穿所述第一支撑层，以暴露出所述半导体结构；
第二支撑层，键合于所述半导体结构上，且与位于顶层的所述第一支撑层具有间距；
第三支撑层，位于所述第二支撑层上，且与所述第二支撑层具有间距；
第二电容孔，与所述第一电容孔对应设置，所述第二电容孔至少沿厚度方向贯穿所述第三支撑层及所述第二支撑层，以与所述第一电容孔相连通；
第一电极层，覆盖所述第一电容孔的侧壁、所述第一电容孔的底部及所述第二电容孔的侧壁；
电容介质层，覆盖所述第一电极层的表面；
第二电极层，覆盖所述电容介质层的表面。
2.根据权利要求1所述的电容器阵列结构，其特征在于，所述第一电容孔及所述第二电容孔的纵截面形状均为倒梯形，所述第一电容孔的侧壁及所述第二电容孔的侧壁相较于垂直于所述半导体结构上表面的方向倾斜的角度为5°～10°。
3.根据权利要求1所述的电容器阵列结构，其特征在于，所述半导体结构包括第一衬底，所述第一衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构在所述第一衬底内隔离出多个呈阵列排布的有源区；所述半导体结构还包括若干条埋入式栅极字线及若干条位线，所述埋入式栅极字线沿第一方向延伸，所述位线沿第二方向延伸，所述第一方向与所述第二方向具有大于0°且小于等于90°的夹角；各所述有源区均横跨两条所述埋入式栅极字线，各所述有源区内均形成有源区及漏区，所述源区位于所述有源区横跨的两条所述埋入式栅极字线之间，所述漏区位于所述有源区横跨的两条所述埋入式栅极字线的外侧。
4.根据权利要求3所述的电容器阵列结构，其特征在于，所述半导体结构内形成有第一绝缘层，所述第一绝缘层位于所述所述埋入式栅极字线的上表面及所述第一衬底的上表面；所述位线经由位线接触结构与所述源区相连接，所述第一电容孔暴露出所述漏区。
5.根据权利要求4所述的电容器阵列结构，其特征在于，所述位线包括由下至上依次层叠的第一导电层、第二导电层及位线绝缘层，所述第一导电层位于所述第一绝缘层的上表面，所述第一导电层经由所述位线接触结构与所述源区相连接。
6.根据权利要求1至5中任一项所述的电容器阵列结构，其特征在于，还包括第四支撑层，所述第四支撑层覆盖位于顶层的所述第一支撑层的上表面；所述第二支撑层与第四支撑层之间具有间距。
7.一种电容器阵列结构的制备方法，其特征在于，包括：
提供半导体结构；
于所述半导体结构上形成包括依次上下交替层叠的第一牺牲层及第一支撑层的叠层结构；
形成第一电容孔，所述第一电容孔至少沿厚度方向贯穿所述叠层结构；
提供包括依次层叠的第二衬底、第二支撑层及第二牺牲层的键合晶圆；
将所述键合晶圆键合于所述叠层结构上，其中，所述第二牺牲层远离所述第二支撑层的表面为键合面；
于所述第二衬底远离所述第二支撑层的表面形成第三支撑层；
形成第二电容孔，所述第二电容孔至少沿厚度方向贯穿所述键合晶圆，以与所述第一电容孔相连通；
于所述第一电容孔的侧壁、所述第一电容孔的底部及所述第二电容孔的侧壁形成第一电极层；
依次去除所述第二衬底、所述第二牺牲层及所述第一牺牲层；
于所述第一电极层的表面形成电容介质层；
于所述电容介质层的表面形成第二电极层。
8.根据权利要求7所述的电容器阵列结构的制备方法，其特征在于，形成第一电容孔之后，且提供键合晶圆之前还包括于所述第一电容孔内形成填充牺牲层，所述填充牺牲层填满所述第一电容孔的步骤；形成第二电容孔之后，且形成第一电极层之前还包括去除所述填充牺牲层的步骤。
9.根据权利要求8所述的电容器阵列结构的制备方法，其特征在于，所述第一牺牲层及所述第二牺牲层为氧化硅层，所述填充牺牲层为多晶硅层。
10.根据权利要求8所述的电容器阵列结构的制备方法，其特征在于，所述于所述第一电容孔内形成填充牺牲层之后，且将所述键合晶圆键合于所述叠层结构上之前还包括于所述叠层结构的表面形成第四支撑层的步骤，所述第四支撑层覆盖所述叠层结构的上表面及所述填充牺牲层的上表面；所述第二牺牲层远离所述第二支撑层的表面及所述第四支撑层远离所述第一支撑层的表面为键合面。
11.根据权利要求8所述的电容器阵列结构的制备方法，其特征在于，将所述键合晶圆键合于所述叠层结构上且于所述第二衬底远离所述第二支撑层的表面形成第三支撑层之前，还包括：
对所述第二衬底进行减薄处理。
12.根据权利要求11所述的电容器阵列结构的制备方法，其特征在于，减薄处理后保留的第二衬底的厚度为所述第一电容孔及所述第二电容孔总深度的四分之一。
13.根据权利要求10所述的电容器阵列结构的制备方法，其特征在于，所述依次去除所述第二衬底、所述第二牺牲层及所述第一牺牲层，包括：
于所述第三支撑层的上表面形成图形化掩膜层，所述图形化掩膜层具有多个开口图形，所述开口图形定义出开口的形状及位置；
基于所述图形化掩膜层刻蚀所述第三支撑层，以于所述第三支撑层内形成第一开口，所述第一开口暴露出位于所述第三支撑层与所述第二支撑层之间的所述第二衬底；
基于所述第一开口去除所述第二衬底；
基于所述第一开口于所述第二支撑层内形成第二开口，所述第二开口暴露出所述第二牺牲层；
去除所述第二牺牲层；
基于第二开口于所述第四支撑层及所述第一支撑层上形成第三开口，所述第三开口暴露出所述第一牺牲层；
基于所述第三开口去除所述第一牺牲层。
14.根据权利要求10所述的电容器阵列结构的制备方法，其特征在于，形成第一电容孔之后且于所述第一电容孔内形成填充牺牲层之前，还包括于所述第一电容孔的底部形成保护层的步骤；去除所述填充牺牲层之后且形成所述第一电极层之前，还包括去除所述保护层的步骤。
15.根据权利要求14所述的电容器阵列结构的制备方法，其特征在于，所述保护层包括氧化硅层，所述氧化硅层的厚度为
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110360663.4A CN115188759B (zh) | 2021-04-02 | 2021-04-02 | 电容器阵列结构及制备方法 |
| PCT/CN2021/107821 WO2022205694A1 (zh) | 2021-04-02 | 2021-07-22 | 电容器阵列结构及制备方法 |
| US17/474,054 US11778804B2 (en) | 2021-04-02 | 2021-09-14 | Capacitor array structure and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110360663.4A CN115188759B (zh) | 2021-04-02 | 2021-04-02 | 电容器阵列结构及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115188759A true CN115188759A (zh) | 2022-10-14 |
| CN115188759B CN115188759B (zh) | 2024-07-16 |
Family
ID=83457837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110360663.4A Active CN115188759B (zh) | 2021-04-02 | 2021-04-02 | 电容器阵列结构及制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115188759B (zh) |
| WO (1) | WO2022205694A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118574405A (zh) * | 2023-02-23 | 2024-08-30 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN117948957B (zh) * | 2024-03-21 | 2024-06-18 | 芯联集成电路制造股份有限公司 | 一种mems惯性集成器件及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030082875A1 (en) * | 2001-10-30 | 2003-05-01 | Brian Lee | Method of forming a deep trench dram cell |
| US20120193759A1 (en) * | 2011-02-02 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor and semiconductor device |
| CN108346636A (zh) * | 2018-04-13 | 2018-07-31 | 睿力集成电路有限公司 | 存储器的焊盘结构及其制造方法 |
| CN110970558A (zh) * | 2018-10-01 | 2020-04-07 | 三星电子株式会社 | 制造集成电路器件的方法 |
| CN111106095A (zh) * | 2018-10-29 | 2020-05-05 | 长鑫存储技术有限公司 | 沟槽及其形成方法、电容器的制备方法及电容器 |
| CN111180506A (zh) * | 2018-11-09 | 2020-05-19 | 三星电子株式会社 | 半导体器件 |
| CN111223843A (zh) * | 2018-11-26 | 2020-06-02 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和包含它的半导体存储器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687343B2 (en) * | 2006-12-04 | 2010-03-30 | Qimonda Ag | Storage capacitor, a memory device and a method of manufacturing the same |
| CN107863351B (zh) * | 2017-11-21 | 2019-03-19 | 长江存储科技有限责任公司 | 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存 |
| CN210296415U (zh) * | 2019-10-11 | 2020-04-10 | 长鑫存储技术有限公司 | 存储单元及电容器结构 |
| CN111799273A (zh) * | 2020-06-11 | 2020-10-20 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
-
2021
- 2021-04-02 CN CN202110360663.4A patent/CN115188759B/zh active Active
- 2021-07-22 WO PCT/CN2021/107821 patent/WO2022205694A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030082875A1 (en) * | 2001-10-30 | 2003-05-01 | Brian Lee | Method of forming a deep trench dram cell |
| US20120193759A1 (en) * | 2011-02-02 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor and semiconductor device |
| CN108346636A (zh) * | 2018-04-13 | 2018-07-31 | 睿力集成电路有限公司 | 存储器的焊盘结构及其制造方法 |
| CN110970558A (zh) * | 2018-10-01 | 2020-04-07 | 三星电子株式会社 | 制造集成电路器件的方法 |
| CN111106095A (zh) * | 2018-10-29 | 2020-05-05 | 长鑫存储技术有限公司 | 沟槽及其形成方法、电容器的制备方法及电容器 |
| CN111180506A (zh) * | 2018-11-09 | 2020-05-19 | 三星电子株式会社 | 半导体器件 |
| CN111223843A (zh) * | 2018-11-26 | 2020-06-02 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和包含它的半导体存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115188759B (zh) | 2024-07-16 |
| WO2022205694A1 (zh) | 2022-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110634869B (zh) | 存储器阵列及其制造方法 | |
| KR101579587B1 (ko) | 반도체 장치 및 그 형성 방법 | |
| US9634012B2 (en) | Method of forming active patterns, active pattern array, and method of manufacturing a semiconductor device | |
| US11094699B1 (en) | Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems | |
| EP1804288A2 (en) | Semiconductor memory device with recessed gate and method for making the same | |
| US8497174B2 (en) | Method of fabricating semiconductor device including vertical channel transistor | |
| US11784122B2 (en) | Integrated circuit device and method of manufacturing the same | |
| JPH11330422A (ja) | 半導体デバイス、半導体デバイスアレイ、半導体生成物及び縦形半導体デバイスの作製方法並びにｄｒａｍ生成物の作製方法 | |
| WO2021141614A1 (en) | Three-dimensional memory device with via structures surrounded by perforated dielectric moat structure and methods of making the same | |
| TW201123356A (en) | Wiring structures and methods of forming wiring structures | |
| CN115188759B (zh) | 电容器阵列结构及制备方法 | |
| TWI771256B (zh) | 半導體裝置 | |
| CN113471211A (zh) | 半导体器件及用于制造其的方法 | |
| CN113517232B (zh) | 半导体器件结构及制备方法 | |
| JP2012054453A (ja) | 半導体装置の製造方法 | |
| US20240147698A1 (en) | Semiconductor device and method of manufacture | |
| CN107039266B (zh) | 半导体器件的制造方法 | |
| KR20210032906A (ko) | 반도체 소자 | |
| US11778804B2 (en) | Capacitor array structure and fabrication method thereof | |
| TWI853417B (zh) | 半導體裝置 | |
| TWI796913B (zh) | 具有空氣間隙的半導體裝置 | |
| CN215183962U (zh) | 半导体装置 | |
| TWI814592B (zh) | 半導體裝置 | |
| CN114284214B (zh) | 半导体器件及其制备方法、存储装置 | |
| WO2023245768A1 (zh) | 半导体结构及其形成方法、版图结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |