TWI796913B - 具有空氣間隙的半導體裝置 - Google Patents

具有空氣間隙的半導體裝置 Download PDF

Info

Publication number
TWI796913B
TWI796913B TW110149593A TW110149593A TWI796913B TW I796913 B TWI796913 B TW I796913B TW 110149593 A TW110149593 A TW 110149593A TW 110149593 A TW110149593 A TW 110149593A TW I796913 B TWI796913 B TW I796913B
Authority
TW
Taiwan
Prior art keywords
spacer
bit line
buried
air gap
disposed
Prior art date
Application number
TW110149593A
Other languages
English (en)
Other versions
TW202243257A (zh
Inventor
金熙中
李明東
金仁雨
韓成熙
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202243257A publication Critical patent/TW202243257A/zh
Application granted granted Critical
Publication of TWI796913B publication Critical patent/TWI796913B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種包括基板的半導體裝置，所述基板包括主動區及接 觸凹陷。閘電極設置於基板中且在第一方向上延伸。位元線結構與閘電極相交且在與第一方向相交的第二方向上延伸。位元線結構包括設置於接觸凹陷中的直接接觸件。隱埋接觸件設置於基板上且電性連接至主動區。間隔件結構設置於位元線結構與隱埋接觸件之間。間隔件結構包括設置於直接接觸件的側向側表面上的隱埋間隔件及設置於隱埋間隔件上的空氣間隙。空氣間隙暴露出位元線結構的側向側表面。

Description

具有空氣間隙的半導體裝置
[相關申請案的交叉參考]
本申請案主張於2021年4月22日在韓國智慧財產局中提出申請的韓國專利申請案第10-2021-0052312號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念的實施例是有關於一種具有空氣間隙的半導體裝置。
半導體裝置的大小因應於對半導體裝置高積體度及小型化日益增長的需求而正在按比例減小。因此，在電子裝置中使用的半導體記憶體裝置可具有高積體度，且半導體記憶體裝置的構成元件的設計規則可減少。儘管可減小半導體裝置的大小，然而應維持半導體裝置的可靠性。
本發明概念的實施例提供一種包括具有空氣間隙的間隔件結構的半導體裝置。
根據本發明概念的實施例，一種半導體裝置可包括基板，所述基板包括主動區及接觸凹陷。閘電極設置於所述基板中且在第一方向上延伸。位元線結構與所述閘電極相交且在與所述第一方向相交的第二方向上延伸。所述位元線結構包括設置於所述接觸凹陷中的直接接觸件。隱埋接觸件設置於所述基板上且電性連接至所述主動區。間隔件結構設置於所述位元線結構與所述隱埋接觸件之間。所述間隔件結構包括設置於所述直接接觸件的側向側表面上的隱埋間隔件及設置於所述隱埋間隔件上的空氣間隙。所述空氣間隙暴露出所述位元線結構的側向側表面。
根據本發明概念的實施例，一種半導體裝置可包括基板，所述基板包括主動區及接觸凹陷。閘電極設置於所述基板中且在第一方向上延伸。第一位元線結構及第二位元線結構與所述閘電極相交且在與所述第一方向相交的第二方向上延伸。所述第一位元線結構包括設置於所述接觸凹陷中的直接接觸件。隱埋接觸件電性連接至所述主動區且設置於所述第一位元線結構與所述第二位元線結構之間。搭接接墊設置於所述隱埋接觸件上。第一間隔件結構設置於所述第一位元線結構與所述隱埋接觸件之間。所述第一間隔件結構包括設置於所述直接接觸件的側向側表面上的隱埋間隔件及設置於所述隱埋間隔件上的第一空氣間隙。第二間隔件結構設置於所述第二位元線結構與所述隱埋接觸件之間。所述第二間隔件結構包括設置於所述基板上的第二空氣間隙。所述第一空氣間隙暴露出所述第一位元線結構及所述隱埋接觸件中的至少一者的側向側表面。
根據本發明概念的實施例，一種半導體裝置可包括基板，所述基板包括主動區及接觸凹陷。閘電極設置於所述基板中且在第一方向上延伸。第一位元線結構及第二位元線結構與所述閘電極相交且在與所述第一方向相交的第二方向上延伸。所述第一位元線結構包括設置於所述接觸凹陷中的直接接觸件。隱埋接觸件電性連接至所述主動區且設置於所述第一位元線結構與所述第二位元線結構之間。搭接接墊設置於所述隱埋接觸件上。絕緣結構直接接觸所述搭接接墊及所述第一位元線結構。第一間隔件結構設置於所述第一位元線結構與所述隱埋接觸件之間。所述第一間隔件結構包括設置於所述直接接觸件的側向側表面上的隱埋間隔件及設置於所述隱埋間隔件上的第一空氣間隙。第二間隔件結構設置於所述第二位元線結構與所述隱埋接觸件之間。所述第二間隔件結構包括位於所述基板上的第二空氣間隙。電容器結構設置於所述搭接接墊上。所述第一空氣間隙暴露出所述絕緣結構、所述第一位元線結構及所述隱埋接觸件，且所述第二空氣間隙暴露出所述第二位元線結構的側向側表面。
圖1是根據本發明概念實施例的半導體裝置的佈局。圖2是沿圖1中的線I-I’及線II-II’截取的半導體裝置的垂直剖視圖。圖3是圖2中所示半導體裝置的放大圖。
參照圖1至圖3，半導體裝置100可包括基板102、閘電極WL、位元線結構BLS、間隔件結構SP、隱埋接觸件BC、搭接接墊LP、絕緣結構174、下部電極180、電容器介電層182及上部電極184。
在實施例中，基板102可包含半導體材料。舉例而言，基板102可為矽基板、鍺基板、矽鍺基板或絕緣體上矽（silicon-on-insulator，SOI）基板。然而，本發明概念的實施例不限於此。
基板102可包括主動區AR及元件隔離層104。元件隔離層104可為自基板102的上表面朝下（例如，在基板102的厚度方向上）延伸的絕緣層，且可界定主動區AR。舉例而言，主動區AR可分別對應於基板102的上表面的由元件隔離層104環繞的部分。當在平面圖中（例如，在X及Y方向上界定的平面中）觀察時，主動區AR可具有擁有較短軸及較長軸的條形狀（bar shape），且可彼此間隔開。
當在平面圖中（例如，在X及Y方向上界定的平面中）觀察時，閘電極WL可在X方向上縱向地延伸，同時在Y方向上彼此間隔開。在說明書中，X方向及Y方向可分別被稱為平行於x軸延伸的第一方向（例如，水平方向）及平行於y軸延伸的第二方向（例如，水平方向）。另外，閘電極WL可與主動區AR相交。舉例而言，在實施例中，兩個閘電極WL可與一個主動區AR相交。然而，本發明概念的實施例不限於此。當在剖視圖中觀察時，閘電極WL可隱埋於基板102中。舉例而言，每一閘電極WL可設置於在基板102中形成的溝渠內。半導體裝置100可更包括設置於溝渠中的閘極介電層107及閘極頂蓋層108。閘極介電層107可共形地形成於溝渠的內壁處。閘電極WL可設置於溝渠的下部部分處，且閘極頂蓋層108可設置於閘電極WL上。舉例而言，閘極頂蓋層108的下表面可直接接觸閘電極WL的上表面。在實施例中，閘極頂蓋層108的上表面可與元件隔離層104及區域分離層的上表面共面。
半導體裝置100可更包括覆蓋元件隔離層104及閘極頂蓋層108的上表面的緩衝層110。在實施例中，緩衝層110可包含氮化矽。然而，本發明概念的實施例不限於此。
當在平面圖中觀察時，位元線結構BLS可在Y方向上縱向地延伸，同時在X方向上彼此間隔開。位元線結構BLS可包括依序堆疊於緩衝層110上的位元線BL、第一頂蓋層130、絕緣襯墊132及第二頂蓋層134。
位元線BL可包括依序堆疊於緩衝層110上的第一導電層120、第二導電層122及第三導電層124。第一導電層120可包括直接接觸件DC，直接接觸件DC在延伸穿過緩衝層110的同時直接接觸主動區AR。舉例而言，直接接觸件DC可設置於在基板102的上表面處形成的接觸凹陷R中。在實施例中，當在平面圖中（例如，在X及Y方向上界定的平面中）觀察時，直接接觸件DC可設置於主動區AR的中心部分處。直接接觸件DC可為第一導電層120的一部分。直接接觸件DC可將主動區AR電性連接至位元線結構BLS。在實施例中，第一導電層120可包含多晶矽，且第二導電層122及第三導電層124中的每一者可包含TiN、TiSiN、W、矽化鎢或其組合。然而，本發明概念的實施例不限於此。
第一頂蓋層130、絕緣襯墊132及第二頂蓋層134可依序堆疊於位元線BL上。舉例而言，第一頂蓋層130的下表面可直接接觸第三導電層124的上表面。第一頂蓋層130、絕緣襯墊132及第二頂蓋層134可在位元線BL上在Y方向上縱向地延伸。在實施例中，第一頂蓋層130、絕緣襯墊132及第二頂蓋層134可包含氮化矽。然而，本發明概念的實施例不限於此。在實施例中，第一頂蓋層130、絕緣襯墊132及第二頂蓋層134可一體形成。第一頂蓋層130、絕緣襯墊132及第二頂蓋層134可被共同地稱為頂蓋層。
間隔件結構SP可分別設置於位元線BL的相對的側向側表面上，且可在Y方向上縱向地延伸。另外，間隔件結構SP可在垂直方向上在其與直接接觸件DC交疊的部分處延伸至基板102的接觸凹陷R中，且可覆蓋直接接觸件DC的側向側表面。
間隔件結構SP可包括內間隔件140、隱埋間隔件141、上部間隔件146及空氣間隙AG。內間隔件140可接觸位元線結構BLS的側向側表面，且可包括內下部間隔件140L及內上部間隔件140U。舉例而言，內下部間隔件140L可沿接觸凹陷R的內壁及直接接觸件DC的側向側表面設置。在實施例中，內下部間隔件140L可局部地覆蓋直接接觸件DC的側向側表面，且照此，直接接觸件DC的側向側表面可被局部地暴露出。舉例而言，如圖3中所示，直接接觸件DC的側向側表面的上部部分可被局部地暴露出。內上部間隔件140U可覆蓋位元線結構BLS的上部側向側表面。舉例而言，內上部間隔件140U可局部地覆蓋第一頂蓋層130、絕緣襯墊132及第二頂蓋層134的側向側表面。舉例而言，如圖3所示實施例中所示，內上部間隔件140U可局部地覆蓋第一頂蓋層130及第二頂蓋層134的一個側向側表面，且可完全地覆蓋絕緣襯墊132的一個側向側表面。內上部間隔件140U可在Y方向上縱向地延伸。
隱埋間隔件141可設置於接觸凹陷R內。舉例而言，隱埋間隔件141可形成於內下部間隔件140L上（例如，直接設置於內下部間隔件140L上），且可填充接觸凹陷R。隱埋間隔件141的上表面可與內下部間隔件140L的上表面共面。在實施例中，隱埋間隔件141可包含氧化矽、氮化矽、氮氧化矽或其組合。然而，本發明概念的實施例不限於此。
上部間隔件146可設置於位元線結構BLS的上部側向側表面上。舉例而言，上部間隔件146可覆蓋內上部間隔件140U的上表面及側向側表面，且可直接接觸第二頂蓋層134。在實施例中，上部間隔件146可包含氮化矽。然而，本發明概念的實施例不限於此。舉例而言，在一些實施例中，內上部間隔件140U及/或上部間隔件146可被省略。
空氣間隙AG可在Y方向上自位元線結構BLS的側向側表面縱向地延伸，且可包括下部空氣間隙AG1及上部空氣間隙AG2。當在縱向剖視圖中觀察時，空氣間隙AG可具有凹入部分，且空氣間隙AG的位於凹入部分下方的部分可被稱為下部空氣間隙AG1，且空氣間隙AG的位於凹入部分上方的部分可被稱為上部空氣間隙AG2。下部空氣間隙AG1可暴露出隱埋接觸件BC及位元線結構BLS。舉例而言，下部空氣間隙AG1可局部地暴露出隱埋接觸件BC及位元線結構BLS的側向側表面。下部空氣間隙AG1可由隱埋間隔件141、內下部間隔件140L、隱埋接觸件BC、位元線結構BLS、搭接接墊LP及矽化物圖案BCU界定。隱埋接觸件BC及直接接觸件DC的被內下部間隔件140L覆蓋的部分可不暴露至下部空氣間隙AG1。在實施例中，下部空氣間隙AG1可藉由完全地移除位元線結構BLS、搭接接墊LP及隱埋接觸件BC之中的間隔件材料來形成，且可為填充有空氣的空隙（void）。在位元線結構BLS、搭接接墊LP及隱埋接觸件BC之中可能不存在中間材料。舉例而言，在隱埋間隔件141的上表面與隱埋接觸件BC之間（例如，在基板102的厚度方向上）的第一垂直水平高度L1處，隱埋接觸件BC與位元線結構BLS之間的水平距離可等於下部空氣間隙AG1的水平寬度W1。另外，在搭接接墊LP的下表面與上部空氣間隙AG2之間（例如，在基板102的厚度方向上）的第二垂直水平高度L2處，搭接接墊LP與位元線結構BLS之間的水平距離可等於下部空氣間隙AG1的水平寬度W2。由於在位元線結構BLS與隱埋接觸件BC之間不存在中間材料，因此下部空氣間隙AG1的水平寬度可最大化，且照此，隱埋接觸件BC與位元線結構BLS之間的寄生電容可減小。
上部空氣間隙AG2可與下部空氣間隙AG1連通，且可由搭接接墊LP、絕緣結構174及位元線結構BLS界定。舉例而言，上部空氣間隙AG2可設置於下部空氣間隙AG1與絕緣結構174之間（例如，在基板102的厚度方向上）。搭接接墊LP的位於上部空氣間隙AG2與下部空氣間隙AG1之間的部分可朝向位元線結構BLS水平地突出。
隱埋接觸件BC可設置於位元線結構BLS之中，且可藉由間隔件結構SP與位元線結構BLS間隔開。隱埋接觸件BC的上表面可設置於較位元線結構BLS的上表面低的水平高度處，且可延伸至基板102中。舉例而言，隱埋接觸件BC的下端可設置於較基板102的上表面低的水平高度處，且可直接接觸主動區AR以電性連接至主動區AR。在實施例中，當在平面圖中觀察時，半導體裝置100可更包括在Y方向上與隱埋接觸件BC交替設置的柵欄絕緣層。柵欄絕緣層可與閘電極WL交疊。半導體裝置100可更包括矽化物圖案BCU，矽化物圖案BCU直接接觸搭接接墊LP及隱埋接觸件BC。在實施例中，可藉由矽化隱埋接觸件BC的上表面來形成矽化物圖案BCU。然而，本發明概念的實施例不限於此。舉例而言，在實施例中，矽化物圖案BCU可被省略。在實施例中，隱埋接觸件BC可包含多晶矽，且矽化物圖案BCU可包含金屬矽化物。然而，本發明概念的實施例不限於此。
搭接接墊LP可設置於隱埋接觸件BC上，且可直接接觸矽化物圖案BCU。舉例而言，在實施例中，搭接接墊LP的下表面可設置於較第二頂蓋層134的上表面低的水平高度處，且可對應於隱埋接觸件BC。搭接接墊LP可藉由空氣間隙AG局部地暴露出。搭接接墊LP的上表面可設置於較第二頂蓋層134高的水平高度處。搭接接墊LP可藉由隱埋接觸件BC電性連接至主動區AR。搭接接墊LP可包括障壁圖案150及設置於障壁圖案150上的導電圖案152。在實施例中，障壁圖案150可共形地設置於位元線結構BLS及隱埋接觸件BC上，且導電圖案152可覆蓋障壁圖案150。
絕緣結構174可設置於搭接接墊LP之中，且可將搭接接墊LP彼此電性絕緣。在實施例中，絕緣結構174可直接接觸搭接接墊LP。絕緣結構174的上表面可與搭接接墊LP的上表面共面（例如，在基板102的厚度方向上）。絕緣結構174可自搭接接墊LP的上表面朝下延伸，且可直接接觸位元線結構BLS。絕緣結構174可包括下部絕緣層170及設置於下部絕緣層170上的上部絕緣層172。下部絕緣層170可沿絕緣結構174的下表面及側向側表面共形地設置，且可直接接觸位元線結構BLS。另外，下部絕緣層170可界定上部空氣間隙AG2的上限。上部絕緣層172可填充下部絕緣層170的內壁內部的空間。在實施例中，下部絕緣層170及上部絕緣層172可包含氧化矽、氮化矽、氮氧化矽或其組合。然而，本發明概念的實施例不限於此。
半導體裝置100可更包括設置於絕緣結構174與搭接接墊LP之間的絕緣圖案156。在實施例中，絕緣圖案156可包含氮化矽。然而，本發明概念的實施例不限於此。舉例而言，在實施例中，可省略絕緣圖案156。
半導體裝置100的電容器結構可設置於搭接接墊LP中對應的一者上。電容器結構可由下部電極180、電容器介電層182及上部電極184構成。下部電極180可被設置成直接接觸對應的搭接接墊LP的上表面，且電容器介電層182可沿絕緣結構174及下部電極180共形地設置。上部電極184可直接設置於電容器介電層182上。
圖4至圖28是根據本發明概念實施例的製造半導體裝置的方法的以製程次序示出的平面圖及垂直剖視圖。圖4、圖6、圖8、圖10、圖12、圖14、圖16、圖18及圖20是平面圖。圖5、圖7、圖9、圖11、圖13、圖15、圖17、圖19及圖21分別是沿圖4、圖6、圖8、圖10、圖12、圖14、圖16、圖18及圖20中的線I-I’及II-II’截取的剖視圖。圖22至圖28分別是沿線I-I’截取的剖視圖的放大圖。
參照圖4及圖5，可在基板102上形成元件隔離層104及區域分離層。可藉由在基板102的上表面上形成溝渠且利用絕緣材料填充所述溝渠來形成元件隔離層104。元件隔離層104可界定主動區AR。舉例而言，主動區AR可分別對應於基板102的上表面的由元件隔離層104環繞的部分。當在平面圖中（例如，在由X及Y方向界定的平面中）觀察時，主動區AR可具有擁有較短軸及較長軸的條形狀，且可彼此間隔開。在實施例中，元件隔離層104可包含氧化矽、氮化矽、氮氧化矽或其組合。元件隔離層104可由單層或多層形成。
可在單元區域中形成閘電極WL，以與主動區AR相交。舉例而言，在實施例中，可藉由以下方式來形成閘電極WL：在基板102的上表面上形成在X方向上縱向地延伸的溝渠，形成覆蓋溝渠的內壁的閘極介電層107，在溝渠的下部部分處形成導電材料，且在溝渠的上部部分處形成閘極頂蓋層108。閘電極WL可在Y方向上彼此間隔開。閘極頂蓋層108的上表面可與基板102的上表面以及元件隔離層104及區域分離層的上表面共面。
在實施例中，閘電極WL可包含Ti、TiN、Ta、TaN、W、WN、TiSiN、WSiN或其組合。閘極介電層107可包含氧化矽、氮化矽、氮氧化矽、高介電常數（高k）介電質或其組合。閘極頂蓋層108可包含氧化矽、氮化矽、氮氧化矽或其組合。然而，本發明概念的實施例不限於此。
在實施例中，在形成閘電極WL之後，可藉由在每一閘電極WL的相對的側處在基板102的對應於主動區AR的部分中植入雜質離子來形成源極區及汲極區。然而，本發明概念的實施例不限於此。舉例而言，在實施例中，可在形成閘電極WL之前執行用於形成源極區及汲極區的雜質離子植入製程。
可形成緩衝層110以覆蓋元件隔離層104、主動區AR及閘極頂蓋層108。在實施例中，緩衝層110可包含氧化矽、氮化矽、氮氧化矽、高k介電質或其組合。
參照圖6及圖7，可在基板102的上表面上形成接觸凹陷R。在實施例中，可藉由非等向性蝕刻製程來執行接觸凹陷R的形成。元件隔離層104及緩衝層110可被蝕刻，且主動區AR的上表面可藉由接觸凹陷R暴露出。當在平面圖中（例如，在X及Y方向上界定的平面中）觀察時，接觸凹陷R可形成於主動區AR的中心部分處，且例如可形成於主動區AR的源極區處。然而，本發明概念的實施例不限於此。
參照圖8及圖9，可形成第一導電層120、第二導電層122、第三導電層124、第一頂蓋層130、絕緣襯墊132及第二頂蓋層134。第一導電層120可填充接觸凹陷R，且可覆蓋緩衝層110。在實施例中，可藉由在接觸凹陷R及緩衝層110上沈積導電材料且執行平坦化製程來形成第一導電層120。第一導電層120的填充接觸凹陷R的部分可被稱為直接接觸件DC。舉例而言，直接接觸件DC可隱埋於基板102中，且可接觸元件隔離層104及主動區AR。在實施例中，第一導電層120可包含多晶矽。然而，本發明概念的實施例不限於此。
可在第一導電層120上依序堆疊第二導電層122、第三導電層124、第一頂蓋層130、絕緣襯墊132及第二頂蓋層134。第一導電層120、第二導電層122及第三導電層124可形成位元線材料層BLp。在說明書中，第一頂蓋層130、絕緣襯墊132及第二頂蓋層134可被共同地稱為頂蓋層。在實施例中，第二導電層122及第三導電層124中的每一者可包含TiN、TiSiN、W、矽化鎢或其組合。第一頂蓋層130、絕緣襯墊132及第二頂蓋層134可包含氧化矽、氮化矽、氮氧化矽或其組合。然而，本發明概念的實施例不限於此。
參照圖10及圖11，可蝕刻第一導電層120、第二導電層122、第三導電層124、第一頂蓋層130、絕緣襯墊132及第二頂蓋層134。蝕刻製程可為非等向性蝕刻製程。在蝕刻製程中，直接接觸件DC可被局部地蝕刻，且被蝕刻的直接接觸件DC的側向側表面可被暴露出。被蝕刻的第一導電層120、被蝕刻的第二導電層122及被蝕刻的第三導電層124可構成位元線BL。當在平面圖中（例如，在X及Y方向上界定的平面中）觀察時，位元線BL可具有在Y方向上縱向地延伸的條形狀。另外，第一頂蓋層130、絕緣襯墊132及第二頂蓋層134可在Y方向上在位元線BL上縱向地延伸。位元線BL、第一頂蓋層130、絕緣襯墊132及第二頂蓋層134可構成位元線結構BLS。
參照圖12及圖13，可在位元線結構BLS的側向側表面上形成內間隔件140及隱埋間隔件141。在實施例中，可藉由以下方式來形成內間隔件140及隱埋間隔件141：在圖11所示所得結構上共形地沈積內間隔件材料層，在用於內間隔件140的內間隔件材料層上沈積隱埋間隔件材料層，且執行非等向性蝕刻製程以使得暴露出緩衝層110的上表面。內間隔件140可沿位元線結構BLS的側向側表面及接觸凹陷R的內壁共形地形成。隱埋間隔件141可形成於接觸凹陷R內。舉例而言，隱埋間隔件141可形成於內間隔件140上，且可填充接觸凹陷R。在實施例中，隱埋間隔件141的上表面可與緩衝層110的上表面共面。內間隔件140可在Y方向上沿位元線結構BLS縱向地延伸，且隱埋間隔件141可分別設置於接觸凹陷R中。
此後，可形成犧牲間隔件142及外間隔件144。在實施例中，可藉由在內間隔件140上依序堆疊間隔件材料層且執行非等向性蝕刻製程以使得暴露出緩衝層110的上表面來形成犧牲間隔件142及外間隔件144。舉例而言，犧牲間隔件142可形成於內間隔件140的側向側表面上，且犧牲間隔件142的下表面可直接接觸隱埋間隔件141的上表面。外間隔件144可形成於犧牲間隔件142的側向側表面上，且外間隔件144的下表面可直接接觸隱埋間隔件141。犧牲間隔件142及外間隔件144可在Y方向上沿位元線結構BLS縱向地延伸。
犧牲間隔件142可包含相對於內間隔件140及隱埋間隔件141具有蝕刻選擇性的材料。在實施例中，犧牲間隔件142可包含氧化矽，且內間隔件140及隱埋間隔件141可包含氮化矽、氮氧化矽或其組合。在實施例中，內間隔件140及隱埋間隔件141中的至少一者可包含SiC、SiOC、SiOCN或其組合。隱埋間隔件141可包含相對於犧牲間隔件142具有蝕刻選擇性的材料。舉例而言，隱埋間隔件141可包含氧化矽、氮化矽、氮氧化矽或其組合。然而，本發明概念的實施例不限於此。
參照圖14及圖15，可在位元線結構BLS之中形成初步接觸層BCp。可在形成初步接觸層BCp之前形成犧牲層160（圖25）及柵欄絕緣層。舉例而言，在實施例中，可藉由以下方式來形成初步接觸層BCp：在位元線結構BLS之中填充在Y方向上縱向地延伸的犧牲層160，在其中犧牲層160與閘極線相交的區中形成柵欄絕緣層，移除犧牲層160，且填充導電層。在實施例中，初步接觸層BCp的形成可更包括藉由回蝕製程（etch-back process）局部地蝕刻導電層。舉例而言，初步接觸層BCp的上表面可設置於較位元線結構BLS的上表面低的水平高度處。初步接觸層BCp與柵欄絕緣層可在位元線結構BLS之中在Y方向上交替地設置。初步接觸層BCp可延伸至基板102中。舉例而言，初步接觸層BCp可延伸穿過緩衝層110及位於接觸凹陷R的內壁上的內間隔件140，且可直接接觸主動區AR。在實施例中，初步接觸層BCp可包含多晶矽。然而，本發明概念的實施例不限於此。
參照圖16及圖17，可局部地蝕刻犧牲間隔件142及外間隔件144，藉此形成犧牲間隔件143及外間隔件145。舉例而言，可蝕刻犧牲間隔件142及外間隔件144的未被初步接觸層BCp覆蓋的上部部分，且照此，可降低犧牲間隔件142及外間隔件144的高度。在實施例中，蝕刻製程可包括非等向性蝕刻製程或等向性蝕刻製程。內間隔件140的上部側向側表面可藉由蝕刻製程暴露出。犧牲間隔件143及外間隔件145的上表面可設置於較初步接觸層BCp的上表面高的水平高度處。然而，本發明概念的實施例不限於上述條件，且在實施例中，犧牲間隔件143及外間隔件145的上表面可與初步接觸層BCp的上表面共面。另外，第二頂蓋層134的上表面可藉由蝕刻製程被局部地蝕刻。舉例而言，第二頂蓋層134的上表面可為修圓的。
參照圖18及圖19，可在內間隔件140的側向側表面上形成上部間隔件146。在實施例中，可藉由在圖17所示所得結構上共形地沈積絕緣材料且然後執行非等向性蝕刻製程以暴露出第二頂蓋層134及初步接觸層BCp來形成上部間隔件146。然而，本發明概念的實施例不限於此。上部間隔件146可覆蓋內間隔件140的未被犧牲間隔件143覆蓋的上部部分。另外，上部間隔件146的下表面可直接接觸犧牲間隔件143的上表面。當在平面圖中（例如，在X及Y方向上界定的平面中）觀察時，上部間隔件146可具有環繞隱埋接觸件BC的環形狀或框架形狀。上部間隔件146的水平寬度可小於犧牲間隔件143及外間隔件145的上部寬度的和。舉例而言，上部間隔件146中相鄰的上部間隔件146之間的距離可大於外間隔件145中相鄰的外間隔件145之間的距離。因此，稍後將闡述的搭接接墊LP可被形成得更寬。在實施例中，上部間隔件146可包含氧化矽、氮化矽、氮氧化矽或其組合。在實施例中，上部間隔件146可包含氮化矽。然而，本發明概念的實施例不限於此。
在形成上部間隔件146之後，可局部地蝕刻初步接觸層BCp的上部部分，且照此，可形成隱埋接觸件BC。隱埋接觸件BC的上表面可設置於較犧牲間隔件143的上表面的水平高度及外間隔件145的上表面的水平高度低的水平高度處。外間隔件145的側向側表面可被局部地暴露出。舉例而言，外間隔件145的側向側表面的上部部分可被暴露出。
圖21是圖20的垂直剖視圖。圖22是圖20的一部分的放大圖。
參照圖20至圖22，可形成障壁圖案150及導電圖案152。障壁圖案150及導電圖案152可構成搭接接墊LP。在實施例中，障壁圖案150及導電圖案152的形成可包括：在圖19所示所得結構上共形地沈積障壁材料，在障壁材料上形成導電材料，且蝕刻障壁材料及導電材料，藉此形成接墊凹陷154。
在實施例中，障壁圖案150可包含例如矽化鈷、矽化鎳及矽化錳等金屬矽化物。導電圖案152可包含多晶矽、金屬、金屬矽化物、導電金屬氮化物或其組合。舉例而言，在實施例中，導電圖案152可包含鎢。
如圖21所示實施例中所示，接墊凹陷154的形成可包括：在導電材料上形成硬罩幕M，使用硬罩幕M作為蝕刻罩幕藉由蝕刻製程來蝕刻導電材料，在導電材料的被蝕刻的部分上沈積絕緣材料，且進一步執行蝕刻製程來蝕刻絕緣材料的下部部分。未被移除的絕緣材料可保留於接墊凹陷154的側向側壁處，且照此，可形成絕緣圖案156。然而，本發明概念的實施例不限於此。舉例而言，在實施例中，可省略絕緣圖案156。在實施例中，絕緣圖案156可包含氧化矽、氮化矽、氮氧化矽或其組合。舉例而言，絕緣圖案156可包含氮化矽。然而，本發明概念的實施例不限於此。
接墊凹陷154可局部地暴露出位元線結構BLS及間隔件。舉例而言，內間隔件140及犧牲間隔件143可被局部地暴露出。舉例而言，內間隔件140及犧牲間隔件143的上部部分可被暴露出。在實施例中，外間隔件145亦可被局部地暴露出，例如外間隔件145的上表面。另外，第二頂蓋層134的部分可藉由接墊凹陷154暴露出。在說明書中，內間隔件140的設置於接墊凹陷154內的部分可被稱為內下部間隔件140L。舉例而言，內下部間隔件140L可覆蓋隱埋間隔件141的側向側表面。內間隔件140的設置於隱埋間隔件141的上部部分上的部分可被稱為內上部間隔件140U。
在實施例中，在形成障壁材料及導電材料之前，可在隱埋接觸件BC上形成矽化物圖案BCU。可藉由在隱埋接觸件BC上形成金屬層且藉由熱處理製程（thermal treatment process）使金屬層與隱埋接觸件BC反應來形成矽化物圖案BCU。矽化物圖案BCU可設置於隱埋接觸件BC上，且可直接接觸障壁圖案150。
在實施例中，矽化物圖案BCU可包含例如矽化鈦、矽化鈷、矽化鎳、矽化鎢、矽化鉑或矽化鉬。然而，本發明概念的實施例不限於此。舉例而言，在實施例中，可省略用於形成矽化物圖案BCU的製程。
參照圖23，可藉由等向性蝕刻製程移除犧牲間隔件143。舉例而言，可藉由在接墊凹陷154處提供相對於內間隔件140及外間隔件145具有蝕刻選擇性的蝕刻劑來選擇性地移除犧牲間隔件143。隨著犧牲間隔件143被移除，下部空氣間隙AG1可形成於由隱埋間隔件141、內間隔件140及外間隔件145環繞的空間中。第一上部間隔件146及外間隔件145可藉由下部空氣間隙AG1暴露出。在實施例中，當在剖視圖中（例如，在X及Y方向上界定的平面中）觀察時，設置於位元線結構BLS右側處的犧牲間隔件143亦可藉由接墊凹陷154暴露出，且可藉由蝕刻製程被移除，且照此，可形成下部空氣間隙AG1。
參照圖24，可移除藉由下部空氣間隙AG1暴露出的內上部間隔件140U及外間隔件145。在實施例中，內間隔件140及外間隔件145可包含SiC、SiOC、SiOCN或其組合，且可藉由灰化製程移除。舉例而言，藉由下部空氣間隙AG1暴露出的內上部間隔件140U及外間隔件145可藉由電漿灰化製程被氧化。然而，本發明概念的實施例不限於此。此後，可藉由乾法蝕刻製程或等向性蝕刻製程選擇性地移除被氧化的內上部間隔件140U及被氧化的外間隔件145。隨著內上部間隔件140U及外間隔件145被移除，下部空氣間隙AG1可被擴大，且可由被位元線結構BLS、隱埋間隔件141、隱埋接觸件BC、矽化物圖案BCU及搭接接墊LP環繞的空間界定。舉例而言，隱埋間隔件141可形成空氣間隙AG的下限。儘管當在剖視圖中觀察時，內上部間隔件140U及上部間隔件146被示出為保持不被自位元線結構BLS的與接墊凹陷154相對的側向側移除，然而本發明概念的實施例不限於此。在實施例中，可藉由灰化製程完全地移除內上部間隔件140U。在實施例中，當上部間隔件146包含SiC、SiOC、SiOCN或其組合時，亦可藉由灰化製程移除上部間隔件146。
如圖24中所示，隨著內間隔件140及外間隔件145被移除，下部空氣間隙AG1可被擴大，且照此，位元線結構BLS與隱埋接觸件BC之間的距離可增加。因此，位元線結構BLS與隱埋接觸件BC之間的寄生電容可減小，且所得裝置的可靠性及電性特性可增加。
參照圖25，可形成犧牲層160以填充接墊凹陷154及下部空氣間隙AG1。犧牲層160可直接接觸位元線結構BLS、隱埋間隔件141、隱埋接觸件BC、搭接接墊LP及絕緣圖案156。在實施例中，犧牲層160可包含聚合物或可熱分解的材料。舉例而言，犧牲層160可包含非晶矽。然而，本發明概念的實施例不限於此。
參照圖26，可局部地蝕刻犧牲層160的上部部分。舉例而言，可藉由回蝕製程移除犧牲層160的上部部分。可藉由蝕刻製程暴露出接墊凹陷154的側向側表面及絕緣圖案156。被蝕刻的犧牲層160的上表面可設置於較搭接接墊LP的上表面及位元線結構BLS的上表面低的水平高度處。被蝕刻的犧牲層160可填充下部空氣間隙AG1及接墊凹陷154的下部部分。
參照圖27，可在接墊凹陷154的內壁上沈積下部絕緣層170。下部絕緣層170可沿接墊凹陷154的內壁共形地形成，且可直接接觸絕緣圖案156及犧牲層160。在實施例中，下部絕緣層170可藉由化學氣相沈積（chemical vapor deposition，CVD）製程、原子層沈積（atomic layer deposition，ALD）製程或物理氣相沈積（physical vapor deposition，PVD）製程形成，且沈積製程可在足夠低而使得犧牲層160不會分解的溫度下執行。藉由低溫沈積製程形成的下部絕緣層170可為多孔薄膜。在實施例中，下部絕緣層170可包含氧化矽、氮化矽、氮氧化矽或其組合。
參照圖28，可移除犧牲層160，藉此形成下部空氣間隙AG1及上部空氣間隙AG2。在實施例中，犧牲層160可藉由熱分解製程移除，且可藉由作為多孔薄膜的下部絕緣層170放電。下部空氣間隙AG1及上部空氣間隙AG2可構成空氣間隙AG。下部空氣間隙AG1可由被位元線結構BLS、隱埋間隔件141、隱埋接觸件BC及搭接接墊LP環繞的空間界定。上部空氣間隙AG2可由被搭接接墊LP、下部絕緣層170及位元線結構BLS環繞的空間界定。上部空氣間隙AG2可設置於下部空氣間隙AG1上，且可與下部空氣間隙AG1連通。
重新參照圖1至圖3，可在下部絕緣層170上形成上部絕緣層172，以填充接墊凹陷154。在實施例中，上部絕緣層172的上表面可與搭接接墊LP的上表面共面。下部絕緣層170及上部絕緣層172可構成絕緣結構174。在實施例中，上部絕緣層172可包含氧化矽、氮化矽、氮氧化矽或其組合。然而，本發明概念的實施例不限於此。
此後，可形成下部電極180、電容器介電層182、上部電極184及上部絕緣層172，且照此，可形成半導體裝置100。下部電極180可被設置成對應於搭接接墊LP。舉例而言，下部電極180可直接接觸搭接接墊LP的上表面，且可藉由搭接接墊LP及隱埋接觸件BC電性連接至汲極區。在實施例中，下部電極180可具有柱形狀。然而，本發明概念的實施例不限於此，且下部電極180的形狀可變化。舉例而言，在實施例中，下部電極180可具有圓柱形狀或者柱形狀與圓柱形狀的混合形狀。
電容器介電層182可沿搭接接墊LP、絕緣結構174及下部電極180的表面共形地形成。上部電極184可形成於電容器介電層182上。下部電極180、電容器介電層182及上部電極184可形成半導體裝置100的電容器結構。
在實施例中，下部電極180可包含例如Ti、W、Ni、Co等金屬或者例如TiN、TiSiN、TiAlN、TaN、TaSiN、WN等金屬氮化物。舉例而言，下部電極180可包含TiN。電容器介電層182可包含例如HfO 2、ZrO 2、Al 2O 3、La 2O 3、Ta 2O 3及TiO 2等金屬氧化物、例如SrTiO 3（STO）、BaTiO 3、PZT及PLZT等具有鈣鈦礦結構的介電材料、或者其組合。上部電極184可包含例如Ti、W、Ni及Co等金屬或者例如TiN、TiSiN、TiAlN、TaN、TaSiN、WN等金屬氮化物。然而，本發明概念的實施例不限於此。
圖29至圖31是根據本發明概念實施例的製造半導體裝置的方法的以製程次序示出的垂直剖視圖。
在實施例中，可在執行參照圖23闡述的用於犧牲間隔件143的移除製程之前執行灰化製程。圖29示出內間隔件140及外間隔件145，已針對其執行上述方法。可藉由灰化製程來氧化內間隔件140及外間隔件145的上部部分。舉例而言，可在暴露至接墊凹陷154的內上部間隔件140U及外間隔件145上分別形成內氧化物層140a及外氧化物層145a。
參照圖30，可藉由等向性蝕刻製程選擇性地移除氧化物。可移除內氧化物層140a及外氧化物層145a，且可局部地蝕刻犧牲間隔件143的上部部分。藉由蝕刻製程，可在由內上部間隔件140U、犧牲間隔件143、外間隔件145、位元線結構BLS及搭接接墊LP環繞的空間中形成下部空氣間隙AG1。
參照圖31，可藉由等向性蝕刻製程選擇性地移除犧牲間隔件143。如圖29及圖30中所示，藉由氧化內間隔件140及外間隔件145，藉此形成氧化物層，且然後移除氧化物層，藉此形成下部空氣間隙AG1，可擴大在用於犧牲間隔件143的蝕刻製程中引入蝕刻劑的空間，且照此，蝕刻製程的難度可降低。隨後，可藉由灰化製程移除其餘的內上部間隔件140U及其餘的外間隔件145。
圖32至圖35是根據本發明概念實施例的半導體裝置的剖視圖。
參照圖32，半導體裝置200的間隔件結構SP可包括設置於隱埋接觸件BC與位元線結構BLS之間的外間隔件245。外間隔件245可構成間隔件結構SP。在實施例中，可不藉由參照圖24闡述的灰化製程移除外間隔件245。舉例而言，在實施例中，外間隔件245可包含氮化矽。下部空氣間隙AG1可位於外間隔件245與位元線結構BLS之間。舉例而言，下部空氣間隙AG1可由外間隔件245、隱埋間隔件141及位元線結構BLS界定。被外間隔件245局部地覆蓋的隱埋接觸件BC及搭接接墊LP可不暴露至下部空氣間隙AG1。在隱埋間隔件141與上部空氣間隙AG2之間的任意垂直水平高度處，外間隔件245與位元線結構BLS之間的水平距離可等於下部空氣間隙AG1的水平寬度。
參照圖33，半導體裝置300的間隔件結構SP可包括設置於隱埋接觸件BC與位元線結構BLS之間的內間隔件340。內間隔件340可包括沿接觸凹陷R的內壁及直接接觸件DC的側向側表面設置的內下部間隔件340L以及在覆蓋位元線結構BLS的側向側表面的同時設置於內下部間隔件340L上的內上部間隔件340U。在實施例中，可不藉由參照圖24闡述的灰化製程移除內間隔件340。舉例而言，內間隔件340可包含氮化矽。下部空氣間隙AG1可位於隱埋接觸件BC與內間隔件340之間。舉例而言，下部空氣間隙AG1可由隱埋接觸件BC、隱埋間隔件141及內間隔件340界定。位元線結構BLS可被內間隔件340覆蓋，且照此，可不暴露至下部空氣間隙AG1。在隱埋間隔件141與上部空氣間隙AG2之間的任何垂直水平高度處，隱埋接觸件BC與內間隔件340之間的水平距離可等於下部空氣間隙AG1的水平寬度。
參照圖34，半導體裝置400的間隔件結構SP可包括沿接觸凹陷R的內壁及直接接觸件DC的側向側表面設置的內下部間隔件440L。隱埋接觸件BC及位元線結構BLS可暴露至下部空氣間隙AG1。在實施例中，內下部間隔件440L的上表面可設置於較隱埋間隔件141的上表面低的水平高度處。另外，內下部間隔件440L的上表面可為凹入的。
參照圖35，半導體裝置500的間隔件結構SP可包括在局部地覆蓋位元線結構BLS的側向側表面的同時設置於內下部間隔件140L上的內上部間隔件540U。隱埋接觸件BC及位元線結構BLS可暴露至下部空氣間隙AG1。在實施例中，內上部間隔件540U的上表面可設置於較隱埋間隔件141的上表面高的水平高度處。另外，內上部間隔件540U的上表面可為凹入的。儘管內上部間隔件540U的上表面被示出為設置於較直接接觸件DC的上表面低的水平高度處，然而本發明概念的實施例不限於此。
根據本發明概念的實施例，間隔件結構可包括空氣間隙，且照此，位元線結構與隱埋接觸件之間的寄生電容可減小。
儘管已參照附圖闡述了本發明概念的實施例，然而熟習此項技術者應理解，在不背離本發明概念的範圍且不改變其基本特徵的情況下，可進行各種修改。因此，上述實施例應僅被視為闡述性的，且並非用於限制目的。
100、200、300、400、500:半導體裝置 102:基板 104:元件隔離層 107:閘極介電層 108:閘極頂蓋層 110:緩衝層 120:第一導電層 122:第二導電層 124:第三導電層 130:第一頂蓋層 132:絕緣襯墊 134:第二頂蓋層 140:內間隔件 140a:內氧化物層 140L、340L、440L:內下部間隔件 140U、340U、540U:內上部間隔件 141:隱埋間隔件 142、143:犧牲間隔件 144、145:外間隔件 145a:外氧化物層 146:上部間隔件 150:障壁圖案 152:導電圖案 154:接墊凹陷 156:絕緣圖案 160:犧牲層 170:下部絕緣層 172:上部絕緣層 174:絕緣結構 180:下部電極 182:電容器介電層 184:上部電極 245:外間隔件 340:內間隔件 AG:空氣間隙 AG1:下部空氣間隙 AG2:上部空氣間隙 AR:主動區 BC:隱埋接觸件 BCp:初步接觸層 BCU:矽化物圖案 BL:位元線 BLp:位元線材料層 BLS:位元線結構 DC:直接接觸件 I-I’、II-II’:線 L1:第一垂直水平高度 L2:第二垂直水平高度 LP:搭接接墊 M:硬罩幕 R:接觸凹陷 SP:間隔件結構 W1、W2:水平寬度 WL:閘電極 x、y:軸
藉由參照附圖考慮以下詳細說明，本發明概念的以上及其他目的、特徵及優點對於熟習此項技術者而言將變得更顯而易見。 圖1是根據本發明概念實施例的半導體裝置的平面圖。 圖2是根據本發明概念實施例的沿圖1所示的線I-I’及II-II’截取的半導體裝置的剖視圖。 圖3是根據本發明概念實施例的圖2中所示半導體裝置的放大圖。 圖4、圖6、圖8、圖10、圖12、圖14、圖16、圖18、圖20是示出根據本發明概念實施例的製造半導體裝置的方法的平面圖。 圖5、圖7、圖9、圖11、圖13、圖15、圖17、圖19及圖21分別是沿圖4、圖6、圖8、圖10、圖12、圖14、圖16、圖18、圖20所示的線I-I’及II-II’截取的示出根據本發明概念實施例的製造半導體裝置的方法的剖視圖。 圖22至圖28是示出根據本發明概念實施例的製造半導體裝置的方法的放大剖視圖。 圖29至圖31是根據本發明概念實施例的製造半導體裝置的方法的以製程次序示出的垂直剖視圖。 圖32至圖35是根據本發明概念實施例的半導體裝置的放大剖視圖。
100:半導體裝置
AG:空氣間隙
AR:主動區
BC:隱埋接觸件
BLS:位元線結構
DC:直接接觸件
I-I’、II-II’:線
LP:搭接接墊
WL:閘電極
x、y:軸

Claims (15)

  1. 一種半導體裝置，包括：基板，包括主動區及接觸凹陷；閘電極，設置於所述基板中且在第一方向上延伸；位元線結構，與所述閘電極相交且在與所述第一方向相交的第二方向上延伸，所述位元線結構包括設置於所述接觸凹陷中的直接接觸件；隱埋接觸件，設置於所述基板上且電性連接至所述主動區；以及間隔件結構，設置於所述位元線結構與所述隱埋接觸件之間，其中所述間隔件結構包括設置於所述直接接觸件的側向側表面上的隱埋間隔件及設置於所述隱埋間隔件上的空氣間隙，其中所述空氣間隙暴露出所述位元線結構的側向側表面，其中所述間隔件結構更包括：內下部間隔件，設置於所述隱埋間隔件的下部部分處且沿所述接觸凹陷的內壁及所述位元線結構的所述側向側表面延伸，以及內上部間隔件，設置於所述內下部間隔件上且沿所述位元線結構的所述側向側表面延伸，且所述內上部間隔件的上表面設置於較所述隱埋間隔件的上表面高的水平高度處。
  2. 如請求項1所述的半導體裝置，其中所述空氣間隙進 一步暴露出所述隱埋接觸件。
  3. 如請求項2所述的半導體裝置，其中，在第一垂直水平高度處，所述隱埋接觸件與所述位元線結構之間的水平距離等於所述空氣間隙的水平寬度。
  4. 如請求項1所述的半導體裝置，更包括：搭接接墊，設置於所述隱埋接觸件上，其中所述空氣間隙進一步暴露出所述搭接接墊。
  5. 如請求項4所述的半導體裝置，其中，在第二垂直水平高度處，所述搭接接墊與所述位元線結構之間的水平距離等於所述空氣間隙的水平寬度。
  6. 如請求項1所述的半導體裝置，其中：所述間隔件結構更包括直接接觸所述隱埋接觸件的外間隔件；並且所述空氣間隙位於所述外間隔件與所述位元線結構之間。
  7. 如請求項6所述的半導體裝置，更包括：搭接接墊，設置於所述隱埋接觸件上，其中所述外間隔件直接接觸所述搭接接墊。
  8. 如請求項1所述的半導體裝置，其中所述內下部間隔件的上表面與所述隱埋間隔件的上表面共面。
  9. 如請求項1所述的半導體裝置，其中所述內下部間隔件的上表面設置於較所述隱埋間隔件的上表面的水平高度低的水平高度處。
  10. 如請求項1所述的半導體裝置，其中所述內下部間隔件包括選自SiC、SiOC及SiOCN的至少一種化合物。
  11. 如請求項1所述的半導體裝置，其中所述空氣間隙的下限由所述隱埋間隔件界定。
  12. 一種半導體裝置，包括：基板，包括主動區及接觸凹陷；閘電極，設置於所述基板中且在第一方向上延伸；第一位元線結構及第二位元線結構，與所述閘電極相交且在與所述第一方向相交的第二方向上延伸，所述第一位元線結構包括設置於所述接觸凹陷中的直接接觸件；隱埋接觸件，電性連接至所述主動區且設置於所述第一位元線結構與所述第二位元線結構之間；搭接接墊，設置於所述隱埋接觸件上；第一間隔件結構，設置於所述第一位元線結構與所述隱埋接觸件之間，所述第一間隔件結構包括設置於所述直接接觸件的側向側表面上的隱埋間隔件及設置於所述隱埋間隔件上的第一空氣間隙；以及第二間隔件結構，設置於所述第二位元線結構與所述隱埋接觸件之間；以及絕緣結構，直接接觸所述搭接接墊及所述第一位元線結構，其中所述第二間隔件結構包括設置於所述基板上的第二空氣間隙， 其中所述第一空氣間隙暴露出所述第一位元線結構及所述隱埋接觸件中的至少一者的側向側表面，所述第一空氣間隙包括第一下部空氣間隙及設置於所述第一下部空氣間隙上的第一上部空氣間隙，其中所述第一下部空氣間隙由所述隱埋接觸件、所述隱埋間隔件、所述搭接接墊及所述第一位元線結構界定，且其中所述第一上部空氣間隙由所述搭接接墊、所述絕緣結構及所述第一位元線結構界定。
  13. 如請求項12所述的半導體裝置，其中所述第一空氣間隙與所述第二空氣間隙暴露出所述隱埋接觸件的相對的側向側表面。
  14. 如請求項12所述的半導體裝置，其中所述第一間隔件結構更包括覆蓋所述第一位元線結構的所述側向側表面的內間隔件。
  15. 一種半導體裝置，包括：基板，包括主動區及接觸凹陷；閘電極，設置於所述基板中且在第一方向上延伸；第一位元線結構及第二位元線結構，與所述閘電極相交且在與所述第一方向相交的第二方向上延伸，所述第一位元線結構包括設置於所述接觸凹陷中的直接接觸件；隱埋接觸件，電性連接至所述主動區且設置於所述第一位元線結構與所述第二位元線結構之間； 搭接接墊，設置於所述隱埋接觸件上；絕緣結構，直接接觸所述搭接接墊及所述第一位元線結構；第一間隔件結構，設置於所述第一位元線結構與所述隱埋接觸件之間，所述第一間隔件結構包括設置於所述直接接觸件的側向側表面上的隱埋間隔件及設置於所述隱埋間隔件上的第一空氣間隙；以及第二間隔件結構，設置於所述第二位元線結構與所述隱埋接觸件之間，所述第二間隔件結構包括位於所述基板上的第二空氣間隙；以及電容器結構，設置於所述搭接接墊上，其中所述第一空氣間隙暴露出所述絕緣結構、所述第一位元線結構及所述隱埋接觸件，且所述第二空氣間隙暴露出所述第二位元線結構的側向側表面，所述第一空氣間隙包括第一下部空氣間隙及設置於所述第一下部空氣間隙上的第一上部空氣間隙；所述第一下部空氣間隙由所述隱埋接觸件、所述隱埋間隔件、所述搭接接墊及所述第一位元線結構界定；並且所述第一上部空氣間隙由所述搭接接墊、所述絕緣結構及所述第一位元線結構界定。
TW110149593A 2021-04-22 2021-12-30 具有空氣間隙的半導體裝置 TWI796913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0052312 2021-04-22
KR1020210052312A KR20220145574A (ko) 2021-04-22 2021-04-22 에어 갭을 갖는 반도체 소자

Publications (2)

Publication Number Publication Date
TW202243257A TW202243257A (zh) 2022-11-01
TWI796913B true TWI796913B (zh) 2023-03-21

Family

ID=83667715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149593A TWI796913B (zh) 2021-04-22 2021-12-30 具有空氣間隙的半導體裝置

Country Status (4)

Country Link
US (1) US20220344341A1 (zh)
KR (1) KR20220145574A (zh)
CN (1) CN115241193A (zh)
TW (1) TWI796913B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180342521A1 (en) * 2017-05-25 2018-11-29 Samsung Electronics Co., Ltd. Semiconductor devices including enlarged contact hole and methods of forming the same
US20200051921A1 (en) * 2018-08-13 2020-02-13 Samsung Electronics Co., Ltd. Integrated circuit devices including a boron-containing insulating pattern
US20210082799A1 (en) * 2019-09-16 2021-03-18 Samsung Electronics Co., Ltd. Semiconductor devices having improved electrical characteristics and methods of fabricating the same
US20210082924A1 (en) * 2019-09-17 2021-03-18 Samsung Electronics Co., Ltd. Semiconductor memory devices
US20210098460A1 (en) * 2019-09-27 2021-04-01 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102289376B1 (ko) * 2015-01-19 2021-08-17 에스케이하이닉스 주식회사 에어갭을 구비한 반도체 장치 및 그 제조방법
KR20180071463A (ko) * 2016-12-19 2018-06-28 삼성전자주식회사 반도체 메모리 장치
KR102509322B1 (ko) * 2017-09-29 2023-03-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102427397B1 (ko) * 2017-11-29 2022-08-02 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR20200079366A (ko) * 2018-12-24 2020-07-03 삼성전자주식회사 반도체 메모리 장치
KR20210116837A (ko) * 2020-03-17 2021-09-28 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR20220075859A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 반도체 메모리 장치
KR20220119821A (ko) * 2021-02-22 2022-08-30 삼성전자주식회사 반도체 장치
US20220310819A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180342521A1 (en) * 2017-05-25 2018-11-29 Samsung Electronics Co., Ltd. Semiconductor devices including enlarged contact hole and methods of forming the same
US20200051921A1 (en) * 2018-08-13 2020-02-13 Samsung Electronics Co., Ltd. Integrated circuit devices including a boron-containing insulating pattern
US20210082799A1 (en) * 2019-09-16 2021-03-18 Samsung Electronics Co., Ltd. Semiconductor devices having improved electrical characteristics and methods of fabricating the same
US20210082924A1 (en) * 2019-09-17 2021-03-18 Samsung Electronics Co., Ltd. Semiconductor memory devices
US20210098460A1 (en) * 2019-09-27 2021-04-01 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
US20220344341A1 (en) 2022-10-27
TW202243257A (zh) 2022-11-01
CN115241193A (zh) 2022-10-25
KR20220145574A (ko) 2022-10-31

Similar Documents

Publication Publication Date Title
TWI762156B (zh) 半導體記憶體元件以及其製造方法
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
US20110169061A1 (en) Semiconductor device and method for manufacturing the same
US8999827B2 (en) Semiconductor device manufacturing method
CN112786595A (zh) 半导体存储器装置
JP2010153509A (ja) 半導体装置およびその製造方法
US20240008260A1 (en) Semiconductor devices having contact plugs
US6709915B2 (en) Methods of fabricating integrated circuit memory devices
JP2010165742A (ja) 半導体装置および半導体装置の製造方法
TWI796913B (zh) 具有空氣間隙的半導體裝置
US11901291B2 (en) Semiconductor devices including lower electrodes including inner protective layer and outer protective layer
US11770926B2 (en) Semiconductor devices including an edge insulating layer
TWI814592B (zh) 半導體裝置
US20220406786A1 (en) Semiconductor devices having dummy gate structures
US20240234315A9 (en) Semiconductor devices including lower electrodes including inner protective layer and outer protective layer
TW202347629A (zh) 半導體裝置
TW202420567A (zh) 半導體裝置
CN116896862A (zh) 半导体器件
TW202406106A (zh) 半導體裝置
TW202423259A (zh) 半導體記憶體裝置
TW202215642A (zh) 積體電路裝置
KR20230075875A (ko) 반도체 장치
CN117881184A (zh) 半导体器件
CN112086358A (zh) 集成电路半导体器件的制造方法
CN115346982A (zh) 动态随机存取存储器及其制造方法