CN115241193A - 具有气隙的半导体器件 - Google Patents

具有气隙的半导体器件 Download PDF

Info

Publication number
CN115241193A
CN115241193A CN202210109837.4A CN202210109837A CN115241193A CN 115241193 A CN115241193 A CN 115241193A CN 202210109837 A CN202210109837 A CN 202210109837A CN 115241193 A CN115241193 A CN 115241193A
Authority
CN
China
Prior art keywords
spacer
disposed
buried
air gap
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210109837.4A
Other languages
English (en)
Inventor
金熙中
李明东
金仁雨
韩成熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115241193A publication Critical patent/CN115241193A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体器件，该半导体器件包括衬底，该衬底包括有源区和接触凹槽。栅电极设置在衬底中并且在第一方向上延伸。位线结构与栅电极交叉并且在与第一方向交叉的第二方向上延伸。位线结构包括设置在接触凹槽中的直接接触部。掩埋接触部设置在衬底上并且电连接到有源区。间隔物结构设置在位线结构与掩埋接触部之间。间隔物结构包括：掩埋间隔物，其设置在直接接触部的横向侧表面上；以及气隙，其设置在掩埋间隔物上。气隙暴露位线结构的横向侧表面。

Description

具有气隙的半导体器件
相关申请的交叉引用
本申请要求于2021年4月22日向韩国知识产权局提交的韩国专利申请No.10-2021-0052312的优先权，其公开内容通过引用整体并入本文。
技术领域
本发明构思的实施例涉及一种具有气隙的半导体器件。
背景技术
响应于对半导体器件的高集成度和小型化的不断增长的需求，半导体器件的大小正在按比例缩小。因此，电子设备中使用的半导体存储器件可以具有高集成度，并且可以减少半导体存储器件的组成元件的设计规则。虽然半导体器件的大小可以减小，但是应该保持半导体器件的可靠性。
发明内容
本发明构思的实施例提供了一种包括具有气隙的间隔物结构的半导体器件。
根据本发明构思的实施例，半导体器件可以包括衬底，该衬底包括有源区和接触凹槽。栅电极设置在衬底中并且在第一方向上延伸。位线结构与栅电极交叉并且在与第一方向交叉的第二方向上延伸。位线结构包括设置在接触凹槽中的直接接触部。掩埋接触部设置在衬底上并且电连接到有源区。间隔物结构设置在位线结构与掩埋接触部之间。间隔物结构包括：掩埋间隔物，其设置在直接接触部的横向侧表面上；以及气隙，其设置在掩埋间隔物上。气隙暴露位线结构的横向侧表面。
根据本发明构思的实施例，半导体器件可以包括衬底，该衬底包括有源区和接触凹槽。栅电极设置在衬底中并且在第一方向上延伸。第一位线结构和第二位线结构与栅电极交叉并且在与第一方向交叉的第二方向上延伸。第一位线结构包括设置在接触凹槽中的直接接触部。掩埋接触部电连接到有源区并且设置在第一位线结构与第二位线结构之间。着接焊盘设置在掩埋接触部上。第一间隔物结构设置在第一位线结构与掩埋接触部之间。第一间隔物结构包括：掩埋间隔物，其设置在直接接触部的横向侧表面上；以及第一气隙，其设置在掩埋间隔物上。第二间隔物结构设置在第二位线结构与掩埋接触部之间。第二间隔物结构包括设置在衬底上的第二气隙。第一气隙暴露第一位线结构和掩埋接触部中的至少一个的横向侧表面。
根据本发明构思的实施例，半导体器件可以包括衬底，该衬底包括有源区和接触凹槽。栅电极设置在衬底中并且在第一方向上延伸。第一位线结构和第二位线结构与栅电极交叉并且在与第一方向交叉的第二方向上延伸。第一位线结构包括设置在接触凹槽中的直接接触部。掩埋接触部电连接到有源区并且设置在第一位线结构与第二位线结构之间。着接焊盘设置在掩埋接触部上。绝缘结构直接接触着接焊盘和第一位线结构。第一间隔物结构设置在第一位线结构与掩埋接触部之间。第一间隔物结构包括：掩埋间隔物，其设置在直接接触部的横向侧表面上；以及第一气隙，其设置在掩埋间隔物上。第二间隔物结构设置在第二位线结构与掩埋接触部之间。第二间隔物结构包括在衬底上的第二气隙。电容器结构设置在着接焊盘上。第一气隙暴露绝缘结构、第一位线结构和掩埋接触部，并且第二气隙暴露第二位线结构的横向侧表面。
附图说明
通过参考附图考虑以下详细描述，本发明构思的上述和其他目的、特征和优点对于本领域技术人员将变得更加明显。
图1是根据本发明构思的实施例的半导体器件的平面图。
图2是根据本发明构思的实施例的沿图1的线I-I’和II-II’截取的半导体器件的截面图。
图3是根据本发明构思的实施例的图2所示的半导体器件的放大图。
图4、图6、图8、图10、图12、图14、图16、图18、图20是示出了根据本发明构思的实施例的制造半导体器件的方法的平面图。
图5、图7、图9、图11、图13、图15、图17、图19和图21是示出了根据本发明构思的实施例的制造半导体器件的方法的分别沿图4、图6、图8、图10、图12、图14、图16、图18、图20的线I-I’和II-II’截取的截面图。
图22至图28是示出了根据本发明构思的实施例的制造半导体器件的方法的放大截面图。
图29至图31是以工艺顺序示出了根据本发明构思的实施例的制造半导体器件的方法的竖直截面图。
图32至图35是根据本发明构思的实施例的半导体器件的放大截面图。
具体实施方式
图1是根据本发明构思的实施例的半导体器件的布局。图2是沿图1的线I-I’和II-II’截取的半导体器件的竖直截面图。图3是图2所示的半导体器件的放大图。
参考图1至图3，半导体器件100可以包括衬底102、栅电极WL、位线结构BLS、间隔物结构SP、掩埋接触部BC、着接焊盘LP、绝缘结构174、下电极180、电容器介电层182和上电极184。
在实施例中，衬底102可以包括半导体材料。例如，衬底102可以是硅衬底、锗衬底、硅锗衬底或绝缘体上硅(SOI)衬底。然而，本发明构思的实施例不限于此。
衬底102可以包括有源区AR和元件隔离层104。元件隔离层104可以是从衬底102的上表面向下(例如，在衬底102的厚度方向上)延伸的绝缘层，并且可以限定有源区AR。例如，有源区AR可以分别与衬底102的上表面被元件隔离层104围绕的部分相对应。当在平面图中(例如，在X方向和Y方向上限定的平面中)观察时，有源区AR可以具有条形状(其具有短轴和长轴)，并且可以彼此间隔开。
当在平面图中(例如，在X方向和Y方向上限定的平面中)观察时，栅电极WL可以在X方向上纵向延伸同时在Y方向上彼此间隔开。在本说明书中，X方向和Y方向可以分别被称为平行于x轴延伸的第一方向(例如，水平方向)和平行于y轴延伸的第二方向(例如，水平方向)。此外，栅电极WL可以与有源区AR交叉。例如，在实施例中，两个栅电极WL可以与一个有源区AR交叉。然而，本发明构思的实施例不限于此。当在截面图中观察时，栅电极WL可以掩埋在衬底102中。例如，每个栅电极WL可以设置在形成在衬底102中的沟槽内。半导体器件100还可以包括设置在沟槽中的栅介电层107和栅封盖层108。可以在沟槽的内壁处共形地形成栅介电层107。栅电极WL可以设置在沟槽的下部，并且栅封盖层108可以设置在栅电极WL上。例如，栅封盖层108的下表面可以直接接触栅电极WL的上表面。在实施例中，栅封盖层108的上表面可以与元件隔离层104和区域分离层的上表面共面。
半导体器件100还可以包括缓冲层110，其覆盖元件隔离层104和栅封盖层108的上表面。在实施例中，缓冲层110可以包括氮化硅。然而，本发明构思的实施例不限于此。
当在平面图中观察时，位线结构BLS可以在Y方向上纵向延伸，同时在X方向上彼此间隔开。位线结构BLS可以包括顺序地堆叠在缓冲层110上的位线BL、第一封盖层130、绝缘衬里132和第二封盖层134。
位线BL可以包括顺序地堆叠在缓冲层110上的第一导电层120、第二导电层122和第三导电层124。第一导电层120可以包括直接接触部DC，其在延伸穿过缓冲层110的同时直接接触有源区AR。例如，直接接触部DC可以设置在形成在衬底102的上表面处的接触凹槽R中。在实施例中，当在平面图中(例如，在X方向和Y方向上限定的平面中)观察时，直接接触部DC可以设置在有源区AR的中心部分。直接接触部DC可以是第一导电层120的一部分。直接接触部DC可以将有源区AR电连接到位线结构BLS。在实施例中，第一导电层120可以包括多晶硅，并且第二导电层122和第三导电层124中的每一个可以包括TiN、TiSiN、W、硅化钨或其组合。然而，本发明构思的实施例不限于此。
第一封盖层130、绝缘衬里132和第二封盖层134可以顺序地堆叠在位线BL上。例如，第一封盖层130的下表面可以直接接触第三导电层124的上表面。第一封盖层130、绝缘衬里132和第二封盖层134可以在位线BL上沿Y方向纵向延伸。在实施例中，第一封盖层130、绝缘衬里132和第二封盖层134可以包括氮化硅。然而，本发明构思的实施例不限于此。在实施例中，第一封盖层130、绝缘衬里132和第二封盖层134可以一体地形成。第一封盖层130、绝缘衬里132和第二封盖层134可以通常被称为封盖层。
间隔物结构SP可以分别设置在位线BL的相对的横向侧表面上，并且可以在Y方向上纵向延伸。此外，间隔物结构SP可以在其在竖直方向上与直接接触部DC重叠的部分处延伸到衬底102的接触凹槽R中，并且可以覆盖直接接触部DC的横向侧表面。
间隔物结构SP可以包括内间隔物140、掩埋间隔物141、上间隔物146和气隙AG。内间隔物140可以接触位线结构BLS的横向侧表面，并且可以包括内下间隔物140L和内上间隔物140U。例如，内下间隔物140L可以沿接触凹槽R的内壁和直接接触部DC的横向侧表面设置。在实施例中，内下间隔物140L可以部分地覆盖直接接触部DC的横向侧表面，因此直接接触部DC的横向侧表面可以部分地暴露。例如，如图3所示，直接接触部DC的横向侧表面的上部可以部分地暴露。内上间隔物140U可以覆盖位线结构BLS的上横向侧表面。例如，内上间隔物140U可以部分地覆盖第一封盖层130、绝缘衬里132和第二封盖层134的横向侧表面。例如，如图3的实施例所示，内上间隔物140U可以部分地覆盖第一封盖层130和第二封盖层134的一个横向侧表面，并且可以完全覆盖绝缘衬里132的一个横向侧表面。内上间隔物140U可以在Y方向上纵向延伸。
掩埋间隔物141可以设置在接触凹槽R内。例如，掩埋间隔物141可以形成在(例如，直接设置在)内下间隔物140L上，并且可以填充接触凹槽R。掩埋间隔物141的上表面可以与内下间隔物140L的上表面共面。在实施例中，掩埋间隔物141可以包括氧化硅、氮化硅、氮氧化硅或其组合。然而，本发明构思的实施例不限于此。
上间隔物146可以设置在位线结构BLS的上横向侧表面上。例如，上间隔物146可以覆盖内上间隔物140U的上表面和横向侧表面，并且可以直接接触第二封盖层134。在实施例中，上间隔物146可以包括氮化硅。然而，本发明构思的实施例不限于此。例如，在一些实施例中，可以省略内上间隔物140U和/或上间隔物146。
气隙AG可以在Y方向上从位线结构BLS的横向侧表面纵向延伸，并且可以包括下气隙AG1和上气隙AG2。当在纵向截面图中观察时，气隙AG可以具有凹入部分，并且气隙AG在该凹入部分下方的部分可以被称为下气隙AG1，而气隙AG在该凹入部分上方的部分可以被称为上气隙AG2。下气隙AG1可以暴露掩埋接触部BC和位线结构BLS。例如，下气隙AG1可以部分地暴露掩埋接触部BC和位线结构BLS的横向侧表面。下气隙AG1可以由掩埋间隔物141、内下间隔物140L、掩埋接触部BC、位线结构BLS、着接焊盘LP和硅化物图案BCU限定。掩埋接触部BC和直接接触部DC被内下间隔物140L覆盖的部分可以不暴露于下气隙AG1。在实施例中，下气隙AG1可以通过完全去除位线结构BLS、着接焊盘LP和掩埋接触部BC之中的间隔物材料来形成，并且可以是填充有空气的空隙。位线结构BLS、着接焊盘LP和掩埋接触部BC之间可以没有中间材料。例如，在掩埋间隔物141的上表面与掩埋接触部BC之间(例如，在衬底102的厚度方向上)的第一竖直高度L1处，掩埋接触部BC与位线结构BLS之间的水平距离可以等于下气隙AG1的水平宽度W1。此外，在着接焊盘LP的下表面与上气隙AG2之间(例如，在衬底102的厚度方向上)的第二竖直高度L2处，着接焊盘LP与位线结构BLS之间的水平距离可以等于下气隙AG1的水平宽度W2。由于位线结构BLS与掩埋接触部BC之间没有中间材料，下气隙AG1的水平宽度可以被最大化，因此可以减小掩埋接触部BC与位线结构BLS之间的寄生电容。
上气隙AG2可以与下气隙AG1连通，并且可以由着接焊盘LP、绝缘结构174和位线结构BLS限定。例如，上气隙AG2可以(例如，在衬底102的厚度方向上)设置在下气隙AG1与绝缘结构174之间。着接焊盘LP在上气隙AG2与下气隙AG1之间的部分可以朝着位线结构BLS水平地突出。
掩埋接触部BC可以设置在位线结构BLS之间，并且可以通过间隔物结构SP与位线结构BLS间隔开。掩埋接触部BC的上表面可以设置在比位线结构BLS的上表面低的高度处，并且可以延伸到衬底102中。例如，掩埋接触部BC的下端可以设置在比衬底102的上表面低的高度处，并且可以直接接触有源区AR以电连接到有源区AR。在实施例中，半导体器件100还可以包括栅栏状绝缘层，当在平面图中观察时，该栅栏状绝缘层在Y方向上与掩埋接触部BC交替地设置。栅栏状绝缘层可以与栅电极WL重叠。半导体器件100还可以包括硅化物图案BCU，其直接接触着接焊盘LP和掩埋接触部BC。在实施例中，硅化物图案BCU可以通过对掩埋接触部BC的上表面进行硅化来形成。然而，本发明构思的实施例不限于此。例如，在实施例中，可以省略硅化物图案BCU。在实施例中，掩埋接触部BC可以包括多晶硅，并且硅化物图案BCU可以包括金属硅化物。然而，本发明构思的实施例不限于此。
着接焊盘LP可以设置在掩埋接触部BC上，并且可以直接接触硅化物图案BCU。例如，在实施例中，着接焊盘LP的下表面可以设置在比第二封盖层134的上表面低的高度处，并且可以与掩埋接触部BC相对应。着接焊盘LP可以被气隙AG部分地暴露。着接焊盘LP的上表面可以设置在比第二封盖层134高的高度处。着接焊盘LP可以经由掩埋接触部BC电连接到有源区AR。着接焊盘LP可以包括阻挡图案150，以及设置在阻挡图案150上的导电图案152。在实施例中，阻挡图案150可以共形地设置在位线结构BLS和掩埋接触部BC上，并且导电图案152可以覆盖阻挡图案150。
绝缘结构174可以设置在着接焊盘LP之间，并且可以使着接焊盘LP彼此电绝缘。在实施例中，绝缘结构174可以直接接触着接焊盘LP。绝缘结构174的上表面可以(例如，在衬底102的厚度方向上)与着接焊盘LP的上表面共面。绝缘结构174可以从着接焊盘LP的上表面向下延伸并且可以直接接触位线结构BLS。绝缘结构174可以包括下绝缘层170以及设置在下绝缘层170上的上绝缘层172。下绝缘层170可以沿绝缘结构174的下表面和横向侧表面共形地设置，并且可以直接接触位线结构BLS。此外，下绝缘层170可以限定上气隙AG2的上限。上绝缘层172可以填充下绝缘层170的内壁内部的空间。在实施例中，下绝缘层170和上绝缘层172可以包括氧化硅、氮化硅、氮氧化硅或其组合。然而，本发明构思的实施例不限于此。
半导体器件100还可以包括设置在绝缘结构174与着接焊盘LP之间的绝缘图案156。在实施例中，绝缘图案156可以包括氮化硅。然而，本发明构思的实施例不限于此。例如，在实施例中，可以省略绝缘图案156。
半导体器件100的电容器结构可以设置在着接焊盘LP中的对应一个着接焊盘LP上。电容器结构可以由下电极180、电容器介电层182和上电极184构成。下电极180可以设置为直接接触对应着接焊盘LP的上表面，并且电容器介电层182可以沿绝缘结构174和下电极180共形地设置。上电极184可以直接设置在电容器介电层182上。
图4至图28是以工艺顺序示出了根据本发明构思的实施例的制造半导体器件的方法的平面图和竖直截面图。图4、图6、图8、图10、图12、图14、图16、图18和图20是平面图。图5、图7、图9、图11、图13、图15、图17、图19和图21是分别沿图4、图6、图8、图10、图12、图14、图16、图18和图20中的线I-I’和II-II’截取的截面图。图22至图28分别是沿线I-I’截取的截面图的放大图。
参考图4和图5，元件隔离层104和区域分离层可以形成在衬底102上。元件隔离层104可以通过在衬底102的上表面上形成沟槽并用绝缘材料填充沟槽来形成。元件隔离层104可以限定有源区AR。例如，有源区AR可以分别与衬底102的上表面被元件隔离层104围绕的部分相对应。当在平面图中(例如，由X方向和Y方向限定的平面中)观察时，有源区AR可以具有条形状(其具有短轴和长轴)，并且可以彼此间隔开。在实施例中，元件隔离层104可以包括氧化硅、氮化硅、氮氧化硅或其组合。元件隔离层104可以由单层或多层形成。
栅电极WL可以形成在单元区域中，以与有源区AR交叉。例如，在实施例中，栅电极WL可以通过以下方式形成：在衬底102的上表面上形成在X方向上纵向延伸的沟槽；形成覆盖沟槽的内壁的栅介电层107；在沟槽的下部形成导电材料；以及在沟槽的上部形成栅封盖层108。栅电极WL可以在方向Y上彼此间隔开。栅封盖层108的上表面可以与衬底102的上表面以及元件隔离层104和区域分离层的上表面共面。
在实施例中，栅电极WL可以包括Ti、TiN、Ta、TaN、W、WN、TiSiN、WSiN或其组合。栅介电层107可以包括氧化硅、氮化硅、氮氧化硅、高k电介质或其组合。栅封盖层108可以包括氧化硅、氮化硅、氮氧化硅或其组合。然而，本发明构思的实施例不限于此。
在实施例中，在形成栅电极WL之后，可以通过在衬底102的与在每个栅电极WL的相对侧处的有源区AR相对应的部分中注入杂质离子来形成源区和漏区。然而，本发明构思的实施例不限于此。例如，在实施例中，用于形成源区和漏区的杂质离子注入工艺可以在形成栅电极WL之前执行。
缓冲层110可以形成为覆盖元件隔离层104、有源区AR和栅封盖层108。在实施例中，缓冲层110可以包括氧化硅、氮化硅、氮氧化硅、高k电介质或其组合。
参考图6和图7，可以在衬底102的上表面上形成接触凹槽R。在实施例中，形成接触凹槽R可以通过各向异性蚀刻工艺来执行。可以蚀刻元件隔离层104和缓冲层110，并且有源区AR的上表面可以被接触凹槽R暴露。当在平面图中(例如，在X方向和Y方向上限定的平面中)观察时，接触凹槽R可以形成在有源区AR的中心部分处，并且例如可以形成在有源区AR的源区处。然而，本发明构思的实施例不限于此。
参考图8和图9，可以形成第一导电层120、第二导电层122、第三导电层124、第一封盖层130、绝缘衬里132和第二封盖层134。第一导电层120可以填充接触凹槽R，并且可以覆盖缓冲层110。在实施例中，第一导电层120可以通过以下方式形成：在接触凹槽R和缓冲层110上沉积导电材料；以及执行平坦化工艺。第一导电层120填充接触凹槽R的部分可以被称为直接接触部DC。例如，直接接触部DC可以掩埋在衬底102中，并且可以接触元件隔离层104和有源区AR。在实施例中，第一导电层120可以包括多晶硅。然而，本发明构思的实施例不限于此。
第二导电层122、第三导电层124、第一封盖层130、绝缘衬里132和第二封盖层134可以顺序地堆叠在第一导电层120上。第一导电层120、第二导电层122和第三导电层124可以形成位线材料层BLp。在本说明书中，第一封盖层130、绝缘衬里132和第二封盖层134可以通常被称为封盖层。在实施例中，第二导电层122和第三导电层124中的每一个可以包括TiN、TiSiN、W、硅化钨或其组合。第一封盖层130、绝缘衬里132和第二封盖层134可以包括氧化硅、氮化硅、氮氧化硅或其组合。然而，本发明构思的实施例不限于此。
参考图10和图11，可以蚀刻第一导电层120、第二导电层122、第三导电层124、第一封盖层130、绝缘衬里132和第二封盖层134。蚀刻工艺可以是各向异性蚀刻工艺。在蚀刻工艺中，可以部分地蚀刻直接接触部DC，并且可以暴露经蚀刻的直接接触部DC的横向侧表面。经蚀刻的第一导电层120、经蚀刻的第二导电层122和经蚀刻的第三导电层124可以构成位线BL。当在平面图中(例如，在X方向和Y方向上限定的平面中)观察时，位线BL可以具有在Y方向上纵向延伸的条形状。此外，第一封盖层130、绝缘衬里132和第二封盖层134可以在位线BL上沿Y方向纵向延伸。位线BL、第一封盖层130、绝缘衬里132和第二封盖层134可以构成位线结构BLS。
参考图12和图13，内间隔物140和掩埋间隔物141可以形成在位线结构BLS的横向侧表面上。在实施例中，内间隔物140和掩埋间隔物141可以通过以下方式形成：在图11的所得结构上共形地沉积内间隔物材料层；在针对内间隔物140的内间隔物材料层上沉积掩埋间隔物材料层；以及执行各向异性蚀刻工艺，使得缓冲层110的上表面暴露。内间隔物140可以沿位线结构BLS的横向侧表面和接触凹槽R的内壁共形地形成。掩埋间隔物141可以形成在接触凹槽R内。例如，掩埋间隔物141可以形成在内间隔物140上，并且可以填充接触凹槽R。在实施例中，掩埋间隔物141的上表面可以与缓冲层110的上表面共面。内间隔物140可以在Y方向上沿位线结构BLS纵向延伸，并且掩埋间隔物141可以分别设置在接触凹槽R中。
此后，可以形成牺牲间隔物142和外间隔物144。在实施例中，牺牲间隔物142和外间隔物144可以通过以下方式形成：在内间隔物140上顺序地堆叠间隔物材料层；以及执行各向异性蚀刻工艺，使得缓冲层110的上表面暴露。例如，牺牲间隔物142可以形成在内间隔物140的横向侧表面上，并且牺牲间隔物142的下表面可以直接接触掩埋间隔物141的上表面。外间隔物144可以形成在牺牲间隔物142的横向侧表面上，并且外间隔物144的下表面可以直接接触掩埋间隔物141。牺牲间隔物142和外间隔物144可以在Y方向上沿位线结构BLS纵向延伸。
牺牲间隔物142可以包括相对于内间隔物140和掩埋间隔物141具有蚀刻选择性的材料。在实施例中，牺牲间隔物142可以包括氧化硅，并且内间隔物140和掩埋间隔物141可以包括氮化硅、氮氧化硅或其组合。在实施例中，内间隔物140和掩埋间隔物141中的至少一个可以包括SiC、SiOC、SiOCN或其组合。掩埋间隔物141可以包括相对于牺牲间隔物142具有蚀刻选择性的材料。例如，掩埋间隔物141可以包括氧化硅、氮化硅、氮氧化硅或其组合。然而，本发明构思的实施例不限于此。
参考图14和图15，初步接触层BCp可以形成在位线结构BLS之间。牺牲层160(图25)和栅栏状绝缘层可以在形成初步接触层BCp之前形成。例如，在实施例中，初步接触层BCp可以通过以下方式形成：填充在位线结构BLS之间沿Y方向纵向延伸的牺牲层160；在牺牲层160与栅极线交叉的区域中形成栅栏状绝缘层；去除牺牲层160；以及填充导电层。在实施例中，形成初步接触层BCp还可以包括通过回蚀工艺部分地蚀刻导电层。例如，初步接触层BCp的上表面可以设置在比位线结构BLS的上表面低的高度处。初步接触层BCp和栅栏状绝缘层可以在位线结构BLS之间沿Y方向交替地设置。初步接触层BCp可以延伸到衬底102中。例如，初步接触层BCp可以延伸穿过缓冲层110和接触凹槽R的内壁上的内间隔物140，并且可以直接接触有源区AR。在实施例中，初步接触层BCp可以包括多晶硅。然而，本发明构思的实施例不限于此。
参考图16和图17，可以部分地蚀刻牺牲间隔物142和外间隔物144，从而形成牺牲间隔物143和外间隔物145。例如，可以蚀刻牺牲间隔物142和外间隔物144未被初步接触层BCp覆盖的上部，因此牺牲间隔物142和外间隔物144的高度可以降低。在实施例中，蚀刻工艺可以包括各向异性蚀刻工艺或各向同性蚀刻工艺。内间隔物140的上横向侧表面可以通过蚀刻工艺暴露。牺牲间隔物143和外间隔物145的上表面可以设置在比初步接触层BCp的上表面高的高度处。然而，本发明构思的实施例不限于上述条件，并且在实施例中，牺牲间隔物143和外间隔物145的上表面可以与初步接触层BCp的上表面共面。此外，第二封盖层134的上表面可以通过蚀刻工艺部分地蚀刻。例如，第二封盖层134的上表面可以是圆形的。
参考图18和图19，间隔物146可以形成在内间隔物140的横向侧表面上。在实施例中，上间隔物146可以通过以下方式形成：在图17的所得结构上共形地沉积绝缘材料；然后执行各向异性蚀刻工艺，使得第二封盖层134和初步接触层BCp暴露。然而，本发明构思的实施例不限于此。上间隔物146可以覆盖内间隔物140未被牺牲间隔物143覆盖的上部。此外，上间隔物146的下表面可以直接接触牺牲间隔物143的上表面。当在平面图中(例如，在X方向和Y方向上限定的平面中)观察时，上间隔物146可以具有围绕掩埋接触部BC的环形状或框形状。上间隔物146的水平宽度可以小于牺牲间隔物143的上宽度和外间隔物145的上宽度之和。例如，上间隔物146中相邻的上间隔物146之间的距离可以大于外间隔物145中相邻的外间隔物145之间的距离。因此，稍后将描述的着接焊盘LP可以形成为更宽。在实施例中，上间隔物146可以包括氧化硅、氮化硅、氮氧化硅或其组合。在实施例中，上间隔物146可以包括氮化硅。然而，本发明构思的实施例不限于此。
在形成上间隔物146之后，可以部分地蚀刻初步接触层BCp的上部，因此可以形成掩埋接触部BC。掩埋接触部BC的上表面可以设置在比牺牲间隔物143的上表面的高度和外间隔物145的上表面的高度低的高度处。外间隔物145的横向侧表面可以部分地暴露。例如，外间隔物145的横向侧表面的上部可以暴露。
图21是图20的竖直截面图。图22是图21的一部分的放大图。
参考图20至图22，可以形成阻挡图案150和导电图案152。阻挡图案150和导电图案152可以构成着接焊盘LP。在实施例中，形成阻挡图案150和导电图案152可以包括：在图19的所得结构上共形地沉积阻挡材料；在阻挡材料上形成导电材料；以及蚀刻阻挡材料和导电材料，从而形成焊盘凹槽154。
在实施例中，阻挡图案150可以包括金属硅化物，例如硅化钴、硅化镍和硅化锰。导电图案152可以包括多品硅、金属、金属硅化物、导电金属氮化物或其组合。例如，在实施例中，导电图案152可以包括钨。
如图21的实施例所示，形成焊盘凹槽154可以包括：在导电材料上形成硬掩模M；将硬掩模M用作蚀刻掩模通过蚀刻工艺来蚀刻导电材料；在导电材料的经蚀刻部分上沉积绝缘材料；以及进一步执行蚀刻工艺以蚀刻绝缘材料的下部。未被去除的绝缘材料可以保留在焊盘凹槽154的横向侧壁处，因此可以形成绝缘图案156。然而，本发明构思的实施例不限于此。例如，在实施例中，可以省略绝缘图案156。在实施例中，绝缘图案156可以包括氧化硅、氮化硅、氮氧化硅或其组合。例如，绝缘图案156可以包括氮化硅。然而，本发明构思的实施例不限于此。
焊盘凹槽154可以部分地暴露位线结构BLS和间隔物。例如，可以部分地暴露内间隔物140和牺牲间隔物143。例如，可以暴露内间隔物140和牺牲间隔物143的上部。在实施例中，也可以部分地暴露外间隔物145，例如外间隔物145的上表面。此外，第二封盖层134的一部分可以由焊盘凹槽154暴露。在本说明书中，内间隔物140设置在焊盘凹槽154内的部分可以被称为内下间隔物140L。例如，内下间隔物140L可以覆盖掩埋间隔物141的横向侧表面。内间隔物140设置在掩埋间隔物141的上部上的部分可以被称为内上间隔物140U。
在实施例中，硅化物图案BCU可以在形成阻挡材料和导电材料之前形成在掩埋接触部BC上。硅化物图案BCU可以通过以下方式形成：在掩埋接触部BC上形成金属层；以及通过热处理工艺使金属层与掩埋接触部BC反应。硅化物图案BCU可以设置在掩埋接触部BC上，并且可以直接接触阻挡图案150。
在实施例中，硅化物图案BCU可以包括例如硅化钛、硅化钴、硅化镍、硅化钨、硅化铂或硅化钼。然而，本发明构思的实施例不限于此。例如，在实施例中，可以省略用于形成硅化物图案BCU的工艺。
参考图23，可以通过各向同性蚀刻工艺去除牺牲间隔物143。例如，牺牲间隔物143可以通过以下方式选择性地去除：在焊盘凹槽154处提供相对于内间隔物140和外间隔物145具有蚀刻选择性的蚀刻剂。因为牺牲间隔物143被去除，所以可以在由掩埋间隔物141、内间隔物140和外间隔物145围绕的空间中形成下气隙AG1。上间隔物146和外间隔物145可以由下气隙AG1暴露。在实施例中，当在截面图中观察时，设置在位线结构BLS的右侧的牺牲间隔物143也可以由焊盘凹槽154暴露，并且可以通过蚀刻工艺去除，因此可以形成下气隙AG1。
参考图24，由下气隙AG1暴露的内上间隔物140U和外间隔物145可以被去除。在实施例中，内间隔物140和外间隔物145可以包括SiC、SiOC、SiOCN或其组合，并且可以通过灰化工艺去除。例如，由下气隙AG1暴露的内上间隔物140U和外间隔物145可以通过等离子体灰化工艺来氧化。然而，本发明构思的实施例不限于此。此后，经氧化的内上间隔物140U和经氧化的外间隔物145可以通过干蚀刻工艺或各向同性蚀刻工艺来选择性地去除。因为内上间隔物140U和外间隔物145被去除，所以下气隙AG1可以扩大，并且可以由位线结构BLS、掩埋间隔物141、掩埋接触部BC、硅化物图案BCU和着接焊盘LP围绕的空间限定。例如，掩埋间隔物141可以形成气隙AG的下限。当在截面图中观察时，虽然内上间隔物140U和上间隔物146被示出为保留而没有从位线结构BLS与焊盘凹槽154相对的横向侧面去除，但是本发明构思的实施例不限于此。在实施例中，内上间隔物140U可以通过灰化工艺来完全地去除。在实施例中，当上间隔物146包括SiC、SiOC、SiOCN或其组合时，上间隔物146也可以通过灰化工艺去除。
如图24所示，下气隙AG1可以随着内间隔物140和外间隔物145被去除而扩大，因此位线结构BLS与掩埋接触部BC之间的距离可以增大。因此，可以减小位线结构BLS与掩埋接触部BC之间的寄生电容，并且可以增加所得器件的可靠性和电特性。
参考图25，牺牲层160可以形成为填充焊盘凹槽154和下气隙AG1。牺牲层160可以直接接触位线结构BLS、掩埋间隔物141、掩埋接触部BC、着接焊盘LP和绝缘图案156。在实施例中，牺牲层160可以包括可热分解的聚合物或材料。例如，牺牲层160可以包括非晶硅。然而，本发明构思的实施例不限于此。
参考图26，可以部分地蚀刻牺牲层160的上部。例如，可以通过回蚀工艺去除牺牲层160的上部。焊盘凹槽154和绝缘图案156的横向侧表面可以通过蚀刻工艺暴露。经蚀刻的牺牲层160的上表面可以设置在比着接焊盘LP的上表面和位线结构BLS的上表面低的高度处。经蚀刻的牺牲层160可以填充下气隙AG1和焊盘凹槽154的下部。
参考图27，下绝缘层170可以在焊盘凹槽154的内壁上沉积。下绝缘层170可以沿焊盘凹槽154的内壁共形地形成，并且可以直接接触绝缘图案156和牺牲层160。在实施例中，下绝缘层170可以通过化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺或物理气相沉积(PVD)工艺形成，并且沉积工艺可以在牺牲层160不分解的足够低的温度下执行。通过低温沉积工艺形成的下绝缘层170可以是多孔薄膜。在实施例中，下绝缘层170可以包括氧化硅、氮化硅、氮氧化硅或其组合。
参考图28，可以去除牺牲层160，从而形成下气隙AG1和上气隙AG2。在实施例中，牺牲层160可以通过热分解工艺去除，并且可以通过作为多孔薄膜的下绝缘层170排出。下气隙AG1和上气隙AG2可以构成气隙AG。下气隙AG1可以由位线结构BLS、掩埋间隔物141、掩埋接触部BC和着接焊盘LP所围绕的空间限定。上气隙AG2可以由着接焊盘LP、下绝缘层170和位线结构BLS所围绕的空间限定。上气隙AG2可以设置在下气隙AG1上，并且可以与下气隙AG1连通。
再次参考图1至图3，上绝缘层172可以形成在下绝缘层170上，以填充焊盘凹槽154。在实施例中，上绝缘层172的上表面可以与着接焊盘LP的上表面共面。下绝缘层170和上绝缘层172可以构成绝缘结构174。在实施例中，上绝缘层172可以包括氧化硅、氮化硅、氮氧化硅或其组合。然而，本发明构思的实施例不限于此。
此后，可以形成下电极180、电容器介电层182、上电极184和上绝缘层172，因此可以形成半导体器件100。下电极180可以设置为与着接焊盘LP相对应。例如，下电极180可以直接接触着接焊盘LP的上表面，并且可以经由着接焊盘LP和掩埋接触部BC电连接到漏区。在实施例中，下电极1 80可以具有柱形状。然而，本发明构思的实施例不限于此并且下电极180的形状可以变化。例如，在实施例中，下电极180可以具有圆柱形状或柱形状和圆柱形状的混合形状。
电容器介电层182可以沿着接焊盘LP、绝缘结构174和下电极180的表面共形地形成。上电极184可以形成在电容器介电层182上。下电极180、电容器介电层182和上电极184可以形成半导体器件100的电容器结构。
在实施例中，下电极180可以包括金属(例如，Ti、W、Ni、Co)或金属氮化物(例如，TiN、TiSiN、TiAlN、TaN、TaSiN、WN等)。例如，下电极180可以包括TiN。电容器介电层182可以包括：金属氧化物，例如HfO2、ZrO2、Al2O3、La2O3、Ta2O3和TiO2；具有钙钛矿结构的电介质材料，例如SrTiO3(STO)、BaTiO3、PZT和PLZT；或其组合。上电极184可以包括金属(例如，Ti、W、Ni和Co)或金属氮化物(例如，TiN、TiSiN、TiAlN、TaN、TaSiN、WN等)。然而，本发明构思的实施例不限于此。
图29至图31是以工艺顺序示出了根据本发明构思的实施例的制造半导体器件的方法的竖直截面图。
在实施例中，灰化工艺可以在参考图23描述的执行牺牲间隔物143的去除工艺之前执行。图29示出了已经执行上述方法的内间隔物140和外间隔物145。内间隔物140和外间隔物145的上部可以通过灰化工艺进行氧化。例如，内氧化物层140a和外氧化物层145a可以分别形成在暴露于焊盘凹槽154的内上间隔物140U和外间隔物145上。
参考图30，可以通过各向同性蚀刻工艺选择性地去除氧化物。可以去除内氧化物层140a和外氧化物层145a，并且可以部分地蚀刻牺牲间隔物143的上部。通过蚀刻工艺，可以在由内上间隔物140U、牺牲间隔物143、外间隔物145、位线结构BLS和着接焊盘LP围绕的空间中形成下气隙AG1。
参考图31，可以通过各向同性蚀刻工艺选择性地去除牺牲间隔物143。如图29和图30所示，可以通过以下方式扩大在针对牺牲间隔物143的蚀刻工艺中引入蚀刻剂的空间：氧化内间隔物140和外间隔物145，从而形成氧化物层；然后去除氧化物层，从而形成下气隙AG1，因此蚀刻工艺的难度可以降低。随后，剩余的内上间隔物140U和剩余的外间隔物145可以通过灰化工艺去除。
图32至图35是根据本发明构思的实施例的半导体器件的截面图。
参考图32，半导体器件200的间隔物结构SP可以包括设置在掩埋接触部BC与位线结构BLS之间的外间隔物245。外间隔物245可以构成间隔物结构SP。在实施例中，外间隔物245可以不通过参考图24描述的灰化工艺去除。例如，在实施例中，外间隔物245可以包括氮化硅。下气隙AG1可以位于外间隔物245与位线结构BLS之间。例如，下气隙AG1可以由外间隔物245、掩埋间隔物141和位线结构BLS限定。由外间隔物245部分地覆盖的掩埋接触部BC和着接焊盘LP可以不暴露于下气隙AG1。在掩埋间隔物141与上气隙AG2之间的任意竖直高度处，外间隔物245与位线结构BLS之间的水平距离可以等于下气隙AG1的水平宽度。
参考图33，半导体器件300的间隔物结构SP可以包括设置在掩埋接触部BC与位线结构BLS之间的内间隔物340。内间隔物340可以包括：内下间隔物340L，其沿接触凹槽R的内壁和直接接触部DC的横向侧表面设置；以及内上间隔物340U，其设置在内下间隔物340L上，同时覆盖位线结构BLS的横向侧表面。在实施例中，内间隔物340可以不通过参考图24描述的灰化工艺去除。例如，内间隔物340可以包括氮化硅。下气隙AG1可以位于掩埋接触部BC与内间隔物340之间。例如，下气隙AG1可以由掩埋接触部BC、掩埋间隔物141和内间隔物340限定。位线结构BLS可以由内间隔物340覆盖，因此可以不暴露于下气隙AG1。在掩埋间隔物141与上气隙AG2之间的任意竖直高度处，掩埋接触部BC与内间隔物340之间的水平距离可以等于下气隙AG1的水平宽度。
参考图34，半导体器件400的间隔物结构SP可以包括内下间隔物440L，其沿接触凹槽R的内壁和直接接触部DC的横向侧表面设置。掩埋接触部BC和位线结构BLS可以暴露于下气隙AG1。在实施例中，内下间隔物440L的上表面可以设置在比掩埋间隔物141的上表面低的高度处。此外，内下间隔物440L的上表面可以是凹陷的。
参考图35，半导体器件500的间隔物结构SP可以包括内上间隔物540U，其设置在内下间隔物140L上，同时部分地覆盖位线结构BLS的横向侧表面。掩埋接触部BC和位线结构BLS可以暴露于下气隙AG1。在实施例中，内上间隔物540U的上表面可以设置在比掩埋间隔物141的上表面高的高度处。此外，内上间隔物540U的上表面可以是凹陷的。虽然内上间隔物540U的上表面被示出为设置在比直接接触部DC的上表面低的高度处，但是本发明构思的实施例不限于此。
根据本发明构思的实施例，间隔物结构可以包括气隙，因此可以减小位线结构与掩埋接触部之间的寄生电容。
虽然已经参考附图描述了本发明构思的实施例，但是本领域技术人员应该理解，在不脱离本发明构思的范围且不改变其基本特征的情况下，可以进行各种修改。因此，上述实施例应该视为仅是描述性的而不是为了限制的目的。

Claims (20)

1.一种半导体器件，包括：
衬底，包括有源区和接触凹槽；
栅电极，设置在所述衬底中并且在第一方向上延伸；
位线结构，与所述栅电极交叉并且在与所述第一方向交叉的第二方向上延伸，所述位线结构包括设置在所述接触凹槽中的直接接触部；
掩埋接触部，设置在所述衬底上并且电连接到所述有源区；以及
间隔物结构，设置在所述位线结构与所述掩埋接触部之间，
其中，所述间隔物结构包括：掩埋间隔物，设置在所述直接接触部的横向侧表面上；以及气隙，设置在所述掩埋间隔物上，
其中，所述气隙暴露所述位线结构的横向侧表面。
2.根据权利要求1所述的半导体器件，其中，所述气隙还暴露所述掩埋接触部。
3.根据权利要求2所述的半导体器件，其中，在第一竖直高度处，所述掩埋接触部与所述位线结构之间的水平距离等于所述气隙的水平宽度。
4.根据权利要求1所述的半导体器件，还包括：
着接焊盘，设置在所述掩埋接触部上，
其中，所述气隙还暴露所述着接焊盘。
5.根据权利要求4所述的半导体器件，其中，在第二竖直高度处，所述着接焊盘与所述位线结构之间的水平距离等于所述气隙的水平宽度。
6.根据权利要求1所述的半导体器件，其中：
所述间隔物结构还包括外间隔物，所述外间隔物直接接触所述掩埋接触部；并且
所述气隙位于所述外间隔物与所述位线结构之间。
7.根据权利要求6所述的半导体器件，还包括：
着接焊盘，设置在所述掩埋接触部上，
其中，所述外间隔物直接接触所述着接焊盘。
8.根据权利要求1所述的半导体器件，其中，所述间隔物结构还包括内下间隔物，所述内下间隔物设置在所述掩埋间隔物的下部并且沿所述接触凹槽的内壁和所述位线结构的横向侧表面延伸。
9.根据权利要求8所述的半导体器件，其中，所述内下间隔物的上表面与所述掩埋间隔物的上表面共面。
10.根据权利要求8所述的半导体器件，其中，所述内下间隔物的上表面设置在比所述掩埋间隔物的上表面的高度低的高度处。
11.根据权利要求8所述的半导体器件，其中，所述间隔物结构还包括内上间隔物，所述内上间隔物设置在所述内下间隔物上并且沿所述位线结构的横向侧表面延伸，并且所述内上间隔物的上表面设置在比所述掩埋间隔物的上表面高的高度处。
12.根据权利要求8所述的半导体器件，其中，所述内下间隔物包括选自SiC、SiOC和SiOCN的至少一种化合物。
13.根据权利要求1所述的半导体器件，其中，所述气隙的下限由所述掩埋间隔物限定。
14.一种半导体器件，包括：
衬底，包括有源区和接触凹槽；
栅电极，设置在所述衬底中并且在第一方向上延伸；
第一位线结构和第二位线结构，与所述栅电极交叉并且在与所述第一方向交叉的第二方向上延伸，所述第一位线结构包括设置在所述接触凹槽中的直接接触部；
掩埋接触部，电连接到所述有源区并且设置在所述第一位线结构与所述第二位线结构之间；
着接焊盘，设置在所述掩埋接触部上；
第一间隔物结构，设置在所述第一位线结构与所述掩埋接触部之间，所述第一间隔物结构包括掩埋间隔物和第一气隙，所述掩埋间隔物设置在所述直接接触部的横向侧表面上，所述第一气隙设置在所述掩埋间隔物上；以及
第二间隔物结构，设置在所述第二位线结构与所述掩埋接触部之间，
其中，所述第二间隔物结构包括设置在所述衬底上的第二气隙，
其中，所述第一气隙暴露所述第一位线结构和所述掩埋接触部中的至少一个的横向侧表面。
15.根据权利要求14所述的半导体器件，还包括：
绝缘结构，直接接触所述着接焊盘和所述第一位线结构。
16.根据权利要求15所述的半导体器件，其中：
所述第一气隙包括第一下气隙和设置在所述第一下气隙上的第一上气隙，
其中，所述第一下气隙由所述掩埋接触部、所述掩埋间隔物、所述着接焊盘和所述第一位线结构限定，并且
其中，所述第一上气隙由所述着接焊盘、所述绝缘结构和所述第一位线结构限定。
17.根据权利要求14所述的半导体器件，其中，所述第一气隙和所述第二气隙暴露所述掩埋接触部的相对的横向侧表面。
18.根据权利要求14所述的半导体器件，其中，所述第一间隔物结构还包括内间隔物，所述内间隔物覆盖所述第一位线结构的横向侧表面。
19.一种半导体器件，包括：
衬底，包括有源区和接触凹槽；
栅电极，设置在所述衬底中并且在第一方向上延伸；
第一位线结构和第二位线结构，与所述栅电极交叉并且在与所述第一方向交叉的第二方向上延伸，所述第一位线结构包括设置在所述接触凹槽中的直接接触部；
掩埋接触部，电连接到所述有源区并且设置在所述第一位线结构与所述第二位线结构之间；
着接焊盘，设置在所述掩埋接触部上；
绝缘结构，直接接触所述着接焊盘和所述第一位线结构；
第一间隔物结构，设置在所述第一位线结构与所述掩埋接触部之间，所述第一间隔物结构包括掩埋间隔物和第一气隙，所述掩埋间隔物设置在所述直接接触部的横向侧表面上，所述第一气隙设置在所述掩埋间隔物上；以及
第二间隔物结构，设置在所述第二位线结构与所述掩埋接触部之间，所述第二间隔物结构包括在所述衬底上的第二气隙；以及
电容器结构，设置在所述着接焊盘上，
其中，所述第一气隙暴露所述绝缘结构、所述第一位线结构和所述掩埋接触部，并且所述第二气隙暴露所述第二位线结构的横向侧表面。
20.根据权利要求19所述的半导体器件，其中：
所述第一气隙包括第一下气隙和设置在所述第一下气隙上的第一上气隙；
所述第一下气隙由所述掩埋接触部、所述掩埋间隔物、所述着接焊盘和所述第一位线结构限定；并且
所述第一上气隙由所述着接焊盘、所述绝缘结构和所述第一位线结构限定。
CN202210109837.4A 2021-04-22 2022-01-28 具有气隙的半导体器件 Pending CN115241193A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0052312 2021-04-22
KR1020210052312A KR20220145574A (ko) 2021-04-22 2021-04-22 에어 갭을 갖는 반도체 소자

Publications (1)

Publication Number Publication Date
CN115241193A true CN115241193A (zh) 2022-10-25

Family

ID=83667715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210109837.4A Pending CN115241193A (zh) 2021-04-22 2022-01-28 具有气隙的半导体器件

Country Status (4)

Country Link
US (1) US20220344341A1 (zh)
KR (1) KR20220145574A (zh)
CN (1) CN115241193A (zh)
TW (1) TWI796913B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102289376B1 (ko) * 2015-01-19 2021-08-17 에스케이하이닉스 주식회사 에어갭을 구비한 반도체 장치 및 그 제조방법
US10453796B2 (en) * 2016-12-19 2019-10-22 Samsung Electronics Co., Ltd. Semiconductor memory device having capping pattern defining top surface of air gap
KR102371892B1 (ko) * 2017-05-25 2022-03-08 삼성전자주식회사 확대된 콘택홀과 랜딩 패드를 갖는 반도체 소자 형성 방법 및 관련된 소자
KR102509322B1 (ko) * 2017-09-29 2023-03-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102427397B1 (ko) * 2017-11-29 2022-08-02 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102661930B1 (ko) * 2018-08-13 2024-04-29 삼성전자주식회사 집적회로 소자
US11205652B2 (en) * 2018-12-24 2021-12-21 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
KR20210032595A (ko) * 2019-09-16 2021-03-25 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR20210032843A (ko) * 2019-09-17 2021-03-25 삼성전자주식회사 반도체 메모리 소자
KR20210037211A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20210116837A (ko) * 2020-03-17 2021-09-28 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR20220075859A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 반도체 메모리 장치
KR20220119821A (ko) * 2021-02-22 2022-08-30 삼성전자주식회사 반도체 장치
US20220310819A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof

Also Published As

Publication number Publication date
US20220344341A1 (en) 2022-10-27
KR20220145574A (ko) 2022-10-31
TW202243257A (zh) 2022-11-01
TWI796913B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
CN109256382B (zh) 动态随机存取存储器及其制造方法
CN108962893B (zh) 动态随机存取存储器及其制造方法
KR20210116824A (ko) 반도체 메모리 장치 및 이의 제조 방법
TWI778796B (zh) 半導體裝置
KR20150137224A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
CN106469725B (zh) 存储元件及其制造方法
US12096615B2 (en) Semiconductor devices having contact plugs
CN116419565A (zh) 半导体器件
TWI796913B (zh) 具有空氣間隙的半導體裝置
TWI854190B (zh) 具有虛設閘極結構的半導體裝置
US11770926B2 (en) Semiconductor devices including an edge insulating layer
US20220406786A1 (en) Semiconductor devices having dummy gate structures
TWI849611B (zh) 半導體裝置
TWI853417B (zh) 半導體裝置
KR102707833B1 (ko) 반도체 메모리 장치
US20230178634A1 (en) Semiconductor devices having spacer structures
US20240130116A1 (en) Semiconductor device
KR20240135997A (ko) 랜딩 패드 구조체를 갖는 반도체 소자
CN117082853A (zh) 半导体装置
CN118693042A (zh) 集成电路装置
TW202347777A (zh) 半導體裝置
TW202339206A (zh) 半導體裝置
CN118510267A (zh) 半导体器件
CN117355132A (zh) 集成电路器件及其制造方法
TW202345348A (zh) 半導體記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination