CN104183487A - 一种FinTFET半导体器件及其制备方法 - Google Patents
一种FinTFET半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN104183487A CN104183487A CN201310190259.2A CN201310190259A CN104183487A CN 104183487 A CN104183487 A CN 104183487A CN 201310190259 A CN201310190259 A CN 201310190259A CN 104183487 A CN104183487 A CN 104183487A
- Authority
- CN
- China
- Prior art keywords
- type
- doped
- region
- source
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 18
- 238000002360 preparation method Methods 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000005641 tunneling Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005240 physical vapour deposition Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- DCRGHMJXEBSRQG-UHFFFAOYSA-N 1-[1-(cyclooctylmethyl)-5-(hydroxymethyl)-3,6-dihydro-2H-pyridin-4-yl]-3-ethyl-2-benzimidazolone Chemical compound O=C1N(CC)C2=CC=CC=C2N1C(CC1)=C(CO)CN1CC1CCCCCCC1 DCRGHMJXEBSRQG-UHFFFAOYSA-N 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910000085 borane Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052914 metal silicate Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种FinTFET半导体器件及其制备方法，包括：步骤a：提供半导体衬底，在所述半导体衬底中形成有阱，在所述阱上形成鳍片；步骤b：在所述鳍片上形成栅极结构；步骤c：对所述栅极结构一侧的漏极区域进行LDD离子注入；在所述漏极区域上外延生长第一半导体材料并进行掺杂，形成抬升漏极；步骤d：对所述栅极结构另一侧的源极区域进行与漏极区域不同类型的LDD离子注入；在所述漏极区域上外延生长第二半导体材料并进行掺杂，形成抬升源极。在本发明中将隧道场效应晶体管(TFET)与所述鳍片场效应晶体管Finfet的制备工艺进行融合，所述FinTFET和现有技术中的Finfet相比具有更小的浅沟道效应，而且具有更快开关速度，进一步提高了器件的性能。
Description
技术领域
本发明涉及半导体制造工艺，具体地，本发明涉及一种FinTFET半导体器件及其制备方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备收到各种物理极限的限制。
随着CMOS器件的不断缩小来自制造和设计方面的挑战促使三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出，但是由于器件尺寸的缩小，引起鳍片场效应晶体管(FinFET)中的短沟道效应，使器件性能降低。
但是由于器件尺寸的进一步缩小，微电子器件典型地是在半导体衬底上制作成集成电路，其包括互补金属氧化物半导体(CMOS)场效应晶体管，而互补金属氧化物半导体场效应晶体管为其中的核心元件。在这几年中，CMOS晶体管的尺寸和操作电压不断的减少或缩小以得到更高的性能和封装密度的集成电路。
然而，缩小CMOS晶体管的问题之一就是会使总功率消耗不断增加。这部分是因为漏电流增加(例如因短沟道效应)，使电源电压继续减少。后者的问题主要是因为反转亚阈值斜率(inverse subthreshold slope)被限制在(最少)约60毫伏(mV)/浓度变化十倍（decade），以使得将晶体管由关切换至开的状态需要一定的电压改变，而因此造成最小电源电压。
因此，隧道场效应晶体管(TFET)被视为互补金属氧化物半导体场效应晶体管(MOSFET)的最佳选择，因其没有短沟道效应的问题，且因其的亚阈值斜率可少于60mV/decade(传统MOSFET物理性上的限制)，而使其可使用更低的电压，而且具有更小的断开状态电流（off current）。但在另一方面，TFET典型地会有低的开态电流的问题，此缺点与隧道势垒的高电阻有关。
随着半导体器件尺寸的缩小，如何克服鳍片场效应晶体管(FinFET)中的短沟道效应，进一步提高器件的性能，并进一步提高集成度成为需要解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了有效解决上述问题，本发明提出了一种FinTFET半导体器件的制备方法，包括：
步骤a：提供半导体衬底，在所述半导体衬底中形成有阱，在所述阱上形成鳍片；
步骤b：在所述鳍片上形成栅极结构；
步骤c：对所述栅极结构一侧的漏极区域进行LDD离子注入；
在所述漏极区域上外延生长第一半导体材料并进行掺杂，形成抬升漏极；
步骤d：对所述栅极结构另一侧的源极区域进行与漏极区域不同类型的LDD离子注入；
在所述源极区域上外延生长第二半导体材料并进行掺杂，形成抬升源极。
作为优选，所述方法在步骤d之后还包括步骤e：
在所述抬升源极、所述抬升漏极和所述栅极结构上形成电连接。
作为优选，所述鳍片选用硅或者轻掺杂硅。
作为优选，所述轻掺杂硅的掺杂类型与所述抬升漏极的掺杂类型相同。
作为优选，所述掺杂为原位掺杂。
作为优选，所述抬升漏极的原位掺杂类型和所述漏极区域进行LDD离子注入的类型为P型或N型；
相应地，所述抬升源极的原位掺杂类型和所述源极区域进行LDD离子注入的类型为N型或P型。
作为优选，所述第一半导体材料和所述第二半导体材料相同或者不同。
作为优选，所述第一半导体材料选自SiGe和SiC中的一种；
当所述源极区域进行LDD离子注入的类型为N型时，所述第二半导体材料为SiC；
当所述源极区域进行LDD离子注入的类型为P型时，所述第二半导体材料为SiGe。
作为优选，所述源极区域的LDD离子注入为高剂量掺杂，以形成陡峭的掺杂轮廓（a steep doping profile）。
作为优选，所述栅极结构为金属栅极结构。
作为优选，所述步骤c和所述步骤d的顺序互换。
本发明还提供了一种FinTFET半导体器件，包括：
半导体衬底；
位于所述半导体衬底中的阱；
位于所述阱上的鳍片；
环绕所述鳍片的栅极结构；
位于所述栅极结构两侧的掺杂类型不同的浅掺杂源极掺杂区域和浅掺杂漏极掺杂区域；
位于所述浅掺杂源极掺杂区域和浅掺杂漏极掺杂区域上的掺杂类型不同的抬升源极和抬升漏极。
作为优选，所述器件还包括位于所述掺杂类型不同的浅掺杂源极掺杂区域和浅掺杂漏极掺杂区域之间的隧道结。
作为优选，所述抬升源极和所述抬升漏极选用相同或者不同的材料，
所述抬升漏极选用SiGe和SiC中的一种；
当所述浅掺杂源极掺杂区域的掺杂类型为N型时，所述抬升源极选用SiC；
当所述浅掺杂源极掺杂区域的掺杂类型为P型时，所述抬升源极选用SiGe。
作为优选，所述栅极结构为金属栅极结构。
作为优选，所述浅掺杂源极掺杂区域选用高剂量掺杂，以形成陡峭的掺杂轮廓（a steep doping profile）。
作为优选，所述鳍片选用硅或者轻掺杂硅，所述轻掺杂硅的掺杂类型与所述抬升漏极的掺杂类型相同。
在本发明中将隧道场效应晶体管(TFET)与所述鳍片场效应晶体管Finfet的制备工艺进行融合，在鳍片场效应晶体管（Finfet）的工艺中制备隧道场效应晶体管(TFET)，得到鳍片隧道场效应晶体管（FinTFET），所述FinTFET和现有技术中的Finfet相比具有更小的浅沟道效应，具有更大的打开状态下的电流（on current）和更小的断开状态下的电流（off current），而且FinTFET的反转亚阈值斜率(inverse subthreshold slope)不再受到约60毫伏(mV)/浓度变化十倍（decade）的限制，具有更快开关速度，进一步提高了器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D为制备N型FinTFET制备过程剖面示意图；
图2A-2D为制备P型FinTFET制备过程剖面示意图；
图3为所述FinTFET器件的结构示意图；
图4为制备所述FinTFET的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述改善薄膜沉积时颗粒缺陷的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
在本发明中为了解决现有技术中鳍片场效应晶体管（Finfet）中存在浅沟道效应以及反转亚阈值斜率(inverse subthreshold slope)被限制在(最少)约60毫伏(mV)/10（decade）的缺陷，在本发明中将隧道场效应晶体管(TFET)与所述鳍片场效应晶体管Finfet的制备工艺进行融合，在鳍片场效应晶体管（Finfet）的工艺中制备隧道场效应晶体管(TFET)，得到鳍片隧道场效应晶体管（FinTFET），通过所述方法以解决现有技术中存在的弊端。
下面结合附图1A-1D和图2A-2D对本发明的具体实施方式做详细的说明，其中图1A-1D为制备N型FinTFET制备过程剖面示意图；图2A-2D为制备P型FinTFET制备过程剖面示意图，在图1A-1D和图2A-2D中，I、II和III为沿YYˊ、X1X1ˊ、X2X2ˊ方向的示意图，其中所述YYˊ、X1X1ˊ、X2X2ˊ方向如左上角小图所示。
参照图1A，在图1A中I、II和III为沿YYˊ、X1X1ˊ、X2X2ˊ方向的示意图，首先提供半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、SiGe等，在该半导体衬底中还可以形成其他有源器件。在本发明中优选硅衬底。
在所述衬底中形成N阱101，在本发明的一具体实施方式中所述衬底选用P型衬底，具体地，本领域技术人员选用本领域常用的P型衬底即可，接着在所述P型衬底中形成N阱101，在本发明的实施例中，首先在所述P型衬底上形成N阱窗口，在所述N阱窗口中进行离子注入，然后执行退火步骤推进以形成N阱101。
在所述半导体衬底上至少形成鳍片102，所述鳍片102的形成方法为：首先在所述半导体衬底上形成半导体材料层，所述半导体材料层可以Si、SiGe、Ge或者III-V材料，然后在所述半导体材料层上形成图案化的掩膜层，例如光刻胶掩膜层，所述光刻胶掩膜层定义了所述鳍片的宽度、长度以及位置等，然后以所述光刻胶掩膜层为掩膜蚀刻所述半导体材料层，在所述半导体材料层上形成鳍片102，然后去除所述光刻胶掩膜层，去除所述光刻胶掩膜层的方法可以为氧化灰化法。需要注意的是，所述鳍片的形成仅仅是示例性的，并不局限于该方法。
在本发明的一具体地实施方式中，作为优选实现方式在所述半导体衬底上沉积Si，在沉积Si的同时还可以进行轻掺杂，进行N型掺杂，掺杂类型和后续工艺中漏区内掺杂的类型相同，然后再进一步形成鳍片102，所述鳍片为N型鳍片。
参照图1B（如图I、II和III），在所述鳍片102上形成栅极结构103，其中所述栅极结构103为环绕栅极，环绕所述鳍片102，作为优选，所述栅极结构103为金属栅极结构，具体地，首先在所述鳍片102上形成虚拟栅极结构，例如在所述鳍片102上形成栅极材料层，所述栅极材料层可以包括各个材料，作为优选，所述栅极材料层可以包括掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1e18到大约1e22个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法、化学汽相沉积方法和物理汽相沉积方法，诸如但不限于：蒸发方法和溅射方法。
具体地，首先在半导体衬底上形成栅极介电层，然后在栅极介电层上形成栅极材料层。在一实施例中，栅极材料层由多晶硅材料组成。栅极介电层以及栅极材料层优选的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。栅极材料层的厚度以小于约1200埃为佳。
所述栅极材料层可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。所述栅极材料层的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。栅极材料层的厚度为800到3000埃。
在本发明中优选形成多晶硅栅极结构，多晶硅层的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
在形成栅极材料层之后，在水平面上与鳍片102垂直的方向上图案化所述栅极材料层，以形成环绕鳍片的虚拟栅极结构，所述图案化方法可以选用和形成鳍片一样的方法，此外，本领域技术人员还可以选用其他的公知方法，在此不再赘述。
在所述虚拟栅极结构上形成偏移侧壁以及间隙壁，所述偏移侧壁以及间隙壁的形成方法可以选用本领域常用方法，在此不再赘述，然后去除所述虚拟栅极结构，形成沟槽，具体地，所述去除的方法可以是光刻和蚀刻。在蚀刻过程中所用的气体包括HBr，其作为主要蚀刻气体；还包括作为刻蚀补充气体的02或Ar，其可以提高刻蚀的品质。
在所述沟槽中形成金属栅极结构，所述金属栅极结构通过沉积多个薄膜堆栈形成。所述薄膜包括功函数金属层，阻挡层和金属材料层。所述阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的组合。所述沉积阻挡层方法非限制性实例包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
在本发明的一个实施例中使用原子层沉积（ALD）、溅镀及物理气相沉积(PVD)的方法，所形成的阻挡层的厚度在10-100埃之间。所述功函数金属层包括一层或多层金属层。所述金属层可以是TiN、TaN、TiN和TaN、上述的组合。所述金属层可以用ALD、PVD或CVD的方法形成。优选地，所述功函数金属层的厚度在10-200埃之间。所述金属材料层可以用CVD或PVD的方法进行沉积。在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。最后进行导电层的平坦化，以除去沟槽以外的导电层而形成金属栅极结构。
如图1B中的II所示，所述金属栅极结构位于所述鳍片102的中间位置，以在后续的工艺中在所述金属栅极结构的两侧形成浅掺杂漏极掺杂区域和浅掺杂源极掺杂区域。
参照图1C（如图I、II和III），执行浅掺杂(LDD)于栅极结构103任一侧的衬底中，形成浅掺杂漏极掺杂区域。形成所述浅掺杂漏极掺杂区域的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，例如在衬底上NMOS区域进行N型掺杂，以形成N型晶体管，在PMOS区域进行P型掺杂，以形成P型晶体管，所述浅掺杂漏极掺杂区域中可以形成N型或者P型掺杂，所述N型掺杂剂包括P、As、Sb，所述P型掺杂剂包括B和BF和In，在本发明的一具体实施方式中如图所示，形成N型掺杂，所述掺杂方法可以为以下任一种方法：
第一种方法为离子注入（Nitrogen implantation），所述注入的离子能量为1kev-10kev，注入的离子剂量为5×1014-5×1016原子/cm2。在本发明中优选为400℃以下，而且通过所述方法可以较为独立的控制杂质分布（离子能量）以及杂质浓度（离子流密度和注入时间），该方法更容易获得高浓度的掺杂，并且为各向异性掺杂，能独立的控制深度和浓度。
本发明还可选用等离子掺杂（plasma doping），当采用该方法时一般选用较高的温度，在本发明中一般选用900-1200℃，所述方法为各向同性。
在本发明的一具体实施方式中，在所述漏极区域中执行N型离子注入，在注入过程中可以在所述漏极区域以外的衬底上形成掩膜层。
然后在所述漏极区域生长第一半导体材料，以形成抬升漏极104：
具体地在本发明的实施方式中为了避免在所述源极区域上沉积第一半导体材料，在所述金属栅极结构103和源极区域上形成外延阻挡层，所述外延阻挡层可以为二氧化硅层或者氮化硅层，所述外延阻挡层可以通过化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成。作为示例，所述氮化硅层可以是通过氨气和二氯硅烷在750℃左右的温度下，采用低压化学气相沉积形成的。
接着在所述浅掺杂漏极掺杂区域上形成抬升漏极104，如图III所示，沉积第一半导体材料，所述第一半导体材料可以为SiC或SiGe，优选为SiC。所述SiC通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或外延生长等其它先进的沉积技术形成，优选原子层沉积(ALD)方法或者外延生长。
在本发明的一实施例中，利用外延生长技术，在1000-1600℃温度下，在漏极区域外延生长SiC，外延生长中所用源气为SiH4和C3H8，在外延过程中通入H2，N2作为载气，同时实现n型的原位掺杂，典型生长温度为1500～1600℃，然后进一步的在1600～1700℃下退火，可得到90%以上的激活率。
在形成所述抬升漏极104之后去除所述外延阻挡层。
参照图1D（如图I、II和III），执行浅掺杂(LDD)于所述源极区域中，形成浅掺杂源极掺杂区域。同样，所述源极区域中可以形成N型或者P型掺杂，在本发明的具体地实施方式中如I所示，所述漏极区域中形成N型掺杂，则所述源极区域中形成P型掺杂，所述P型掺杂剂包括B和BF和In，所述掺杂方法也可以参照所述漏极区域的掺杂方法，在此不再赘述。
作为优选，所述浅掺杂源极极掺杂区域选用高剂量掺杂，所述注入的离子能量为1kev-30kev，注入的离子剂量为5×1016-5×1022原子/cm2，以在所述源极区域以形成陡峭的掺杂轮廓（a steep doping profile）。
在所述浅掺杂源极掺杂区域上外延生长第二半导体材料，形成抬升源极105，所述第二半导体材料可以和所述第一半导体材料相同或者不同，所述第二半导体材料为SiGe，在本发明的一具体地实施方式中所述第二半导体材料和所述第一半导体材料不同，为SiGe，所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种，优选为选择性外延，作为优选，还可以在抬升漏极104上形成外延阻挡层。
所述SiGe外延时可以通入硼烷BH3等掺杂气体，原位掺杂浓度可以为1014-1020原子/cm3。对于外延气体的不同，还可采用其他掺杂气体，在本发明的一个实施例中，外延气体和掺杂气体的流量与工艺、温度等均有关系，对于不同的温度和工艺需要对外延气体和掺杂气体的流量进行变化，这些均应包含在本发明的保护范围之内。
在本发明的一具体地实施方式中，在沉积所述SiGe时通入原料气体，例如含Ge的气体GeH4，并选择H2作为载气，其中反应气体和载气的流量比为0.01，选择SiH2Cl2作为反应气体，选择H2作为载气，其中反应气体和载气的流量比为0.01，沉积的温度为500-950℃，优选为650-750℃，气体压力为10-100Torr，优选为20-40Torr，沉积过程中通入硼烷BH3进行掺杂，原位掺杂浓度可以为1014-1020原子/cm3。
在形成所述抬升源极105和抬升漏极104之后，在所述抬升源极105、栅极结构103和抬升漏极104上形成电连接，具体地，在所述抬升源极105、栅极结构103和抬升漏极104沉积导电材料，优选为金属W，但并不局限与金属W，然后平坦化，形成金属覆盖层，用于电连接，具体方法可以选用本领域常用方法，在此不再赘述。
此外，图2A-D描述了形成P型FinTFET的过程示意图，在该形成过程中，在所述衬底中形成P阱，P型鳍片，在所述漏极区域形成P型轻掺杂，所述抬升漏极为SiGe或者SiC，并进行P型掺杂，所述源极区域形成N型掺杂，所述抬升源极为SiC，并进行N型掺杂，其具体的形成方法可以参照N型FinTFET的形成方法，在此不再赘述。为了和图1进行区别，在图2中对所述编号进行了调整，具体如下阱101ˊ、鳍片102ˊ、栅极结构103ˊ和抬升漏极104ˊ和抬升源极105ˊ。
在本发明中将隧道场效应晶体管(TFET)与所述鳍片场效应晶体管Finfet的制备工艺进行融合，在鳍片场效应晶体管（Finfet）的工艺中制备隧道场效应晶体管(TFET)，得到鳍片隧道场效应晶体管（FinTFET），所述FinTFET和现有技术中的Finfet相比具有更小的浅沟道效应，具有更大的开电路（oncurrent）和更小的关电流（off current），而且FinTFET的反转亚阈值斜率(inverse subthreshold slope)不再受到约60毫伏(mV)/decade的限制，具有更快开关速度，进一步提高了器件的性能。
本发明还提供了一种半导体器件，如图3所示，包括：
半导体衬底；
位于所述半导体衬底中的阱101；
位于所述阱上的鳍片102；
环绕所述鳍片的栅极结构103；
位于所述栅极结构两侧的所述阱中掺杂类型不同的浅掺杂源极掺杂区域和浅掺杂漏极掺杂区域；
位于所述浅掺杂源极掺杂区域和浅掺杂漏极掺杂区域上的掺杂类型不同的抬升源极105和抬升漏极104。
作为优选，所述器件还包括位于所述掺杂类型不同的浅掺杂源极掺杂区域和浅掺杂漏极掺杂区域之间的隧道结106。
作为优选，作为优选，所述抬升源极和所述抬升漏极选用相同或者不同的材料，所述抬升漏极选用SiGe和SiC中的一种；当所述浅掺杂源极掺杂区域的掺杂类型为N型时，所述抬升源极选用SiC；当所述浅掺杂源极掺杂区域的掺杂类型为P型时，所述抬升源极选用SiGe。
其中，所述栅极结构为金属栅极结构；所述鳍片选用硅或者轻掺杂硅，所述轻掺杂硅的掺杂类型与所述抬升的漏极的掺杂类型相同。
作为优选，所述浅掺杂源极掺杂区域选用高剂量掺杂，以形成陡峭的掺杂轮廓（a steep doping profile）。
图4为本发明所述半导体器件制备方法流程图，具体地包括以下步骤：
步骤a：提供半导体衬底，在所述半导体衬底中形成有阱，在所述阱上形成鳍片；
步骤b：在所述鳍片上形成栅极结构；
步骤c：对所述栅极结构一侧的漏极区域进行LDD离子注入；
在所述漏极区域上外延生长第一半导体材料并进行掺杂，形成抬升漏极；
步骤d：对所述栅极结构另一侧的源极区域进行与漏极区域不同类型的LDD离子注入；
在所述漏极区域上外延生长第二半导体材料并进行掺杂，形成抬升源极。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (18)
1.一种FinTFET半导体器件的制备方法，包括：
步骤a：提供半导体衬底，在所述半导体衬底中形成有阱，在所述阱上形成鳍片；
步骤b：在所述鳍片上形成栅极结构；
步骤c：对所述栅极结构一侧的漏极区域进行LDD离子注入；
在所述漏极区域上外延生长第一半导体材料并进行掺杂，形成抬升漏极；
步骤d：对所述栅极结构另一侧的源极区域进行与漏极区域不同类型的LDD离子注入；
在所述源极区域上外延生长第二半导体材料并进行掺杂，形成抬升源极。
2.根据权利要求1所述的方法，其特征在于，所述方法在步骤d之后还包括步骤e：
在所述抬升源极、所述抬升漏极和所述栅极结构上形成电连接。
3.根据权利要求1所述的方法，其特征在于，所述鳍片选用硅或者轻掺杂硅。
4.根据权利要求3所述的方法，其特征在于，所述轻掺杂硅的掺杂类型与所述抬升漏极的掺杂类型相同。
5.根据权利要求1所述的方法，其特征在于，所述掺杂为原位掺杂。
6.根据权利要求5所述的方法，其特征在于，所述抬升漏极的原位掺杂类型和所述漏极区域进行LDD离子注入的类型为P型或N型；
相应地，所述抬升源极的原位掺杂类型和所述源极区域进行LDD离子注入的类型为N型或P型。
7.根据权利要求1所述的方法，其特征在于，所述第一半导体材料和所述第二半导体材料相同或者不同。
8.根据权利要求1或7所述的方法，其特征在于，所述第一半导体材料选自SiGe和SiC中的一种；
当所述源极区域进行LDD离子注入的类型为N型时，所述第二半导体材料为SiC；
当所述源极区域进行LDD离子注入的类型为P型时，所述第二半导体材料为SiGe。
9.根据权利要求1所述的方法，其特征在于，所述源极区域的LDD离子注入为高剂量掺杂，以形成陡峭的掺杂轮廓。
10.根据权利要求1所述的方法，其特征在于，所述栅极结构为金属栅极结构。
11.根据权利要求1所述的方法，其特征在于，所述步骤c和所述步骤d的顺序互换。
12.一种FinTFET半导体器件，包括：
半导体衬底；
位于所述半导体衬底中的阱；
位于所述阱上的鳍片；
环绕所述鳍片的栅极结构；
位于所述栅极结构两侧的掺杂类型不同的浅掺杂源极掺杂区域和浅掺杂漏极掺杂区域；
位于所述浅掺杂源极掺杂区域和浅掺杂漏极掺杂区域上的掺杂类型不同的抬升源极和抬升漏极。
13.根据要求12所述的器件，其特征在于，所述器件还包括位于所述掺杂类型不同的浅掺杂源极掺杂区域和浅掺杂漏极掺杂区域之间的隧道结。
14.根据要求12所述的器件，其特征在于，所述抬升源极和所述抬升漏极选用相同或者不同的材料。
15.根据要求12所述的器件，其特征在于，所述抬升漏极选用SiGe和SiC中的一种；
当所述浅掺杂源极掺杂区域的掺杂类型为N型时，所述抬升源极选用SiC；
当所述浅掺杂源极掺杂区域的掺杂类型为P型时，所述抬升源极选用SiGe。
16.根据要求12所述的器件，其特征在于，所述栅极结构为金属栅极结构。
17.根据要求12所述的器件，其特征在于，所述浅掺杂源极掺杂区域选用高剂量掺杂，以形成陡峭的掺杂轮廓。
18.根据要求12所述的器件，其特征在于，所述鳍片选用硅或者轻掺杂硅，所述轻掺杂硅的掺杂类型与所述抬升漏极的掺杂类型相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310190259.2A CN104183487A (zh) | 2013-05-21 | 2013-05-21 | 一种FinTFET半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310190259.2A CN104183487A (zh) | 2013-05-21 | 2013-05-21 | 一种FinTFET半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104183487A true CN104183487A (zh) | 2014-12-03 |
Family
ID=51964445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310190259.2A Pending CN104183487A (zh) | 2013-05-21 | 2013-05-21 | 一种FinTFET半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104183487A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425593A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 隧道场效应晶体管及其形成方法 |
| WO2015149705A1 (zh) * | 2014-04-04 | 2015-10-08 | 唐棕 | 一种鳍型半导体结构及其成型方法 |
| CN105810684A (zh) * | 2014-12-31 | 2016-07-27 | 上海复旦微电子集团股份有限公司 | Nand闪存存储单元、存储单元阵列结构及其形成方法 |
| CN106783850A (zh) * | 2016-11-30 | 2017-05-31 | 上海集成电路研发中心有限公司 | 一种集成了tfet的finfet器件及其制备方法 |
| CN108780812A (zh) * | 2016-06-30 | 2018-11-09 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| WO2018211379A1 (en) * | 2017-05-16 | 2018-11-22 | International Business Machines Corporation | Dual channel cmos having common gate stacks |
| CN109950206A (zh) * | 2017-12-21 | 2019-06-28 | 三星电子株式会社 | 制造半导体装置的方法 |
| CN110970300A (zh) * | 2018-09-29 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 堆叠环栅鳍式场效应管及其形成方法 |
| US10699967B2 (en) | 2018-06-28 | 2020-06-30 | International Business Machines Corporation | Co-integration of high carrier mobility PFET and NFET devices on the same substrate using low temperature condensation |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006087044A1 (de) * | 2005-02-21 | 2006-08-24 | Infineon Technologies Ag | Integrierte schaltungsanordnung mit feldeffekttransistor, insbesondere mit tunnel-feldeffekttransistor |
| US20070228417A1 (en) * | 2006-04-03 | 2007-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| US20100200916A1 (en) * | 2009-02-12 | 2010-08-12 | Infineon Technologies Ag | Semiconductor devices |
| CN101969061A (zh) * | 2010-09-27 | 2011-02-09 | 复旦大学 | 一种鳍型隧穿晶体管集成电路及其制造方法 |
| CN102034831A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 具有环绕堆叠栅鳍式场效应晶体管存储器件及形成方法 |
| US20110207282A1 (en) * | 2005-01-20 | 2011-08-25 | Ronald Kakoschke | Methods for Producing a Tunnel Field-Effect Transistor |
| CN102187459A (zh) * | 2008-10-16 | 2011-09-14 | 美光科技公司 | 具有增加的感测容限的无电容器动态随机存取存储器单元 |
-
2013
- 2013-05-21 CN CN201310190259.2A patent/CN104183487A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110207282A1 (en) * | 2005-01-20 | 2011-08-25 | Ronald Kakoschke | Methods for Producing a Tunnel Field-Effect Transistor |
| WO2006087044A1 (de) * | 2005-02-21 | 2006-08-24 | Infineon Technologies Ag | Integrierte schaltungsanordnung mit feldeffekttransistor, insbesondere mit tunnel-feldeffekttransistor |
| US20070228417A1 (en) * | 2006-04-03 | 2007-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| CN102187459A (zh) * | 2008-10-16 | 2011-09-14 | 美光科技公司 | 具有增加的感测容限的无电容器动态随机存取存储器单元 |
| US20100200916A1 (en) * | 2009-02-12 | 2010-08-12 | Infineon Technologies Ag | Semiconductor devices |
| CN102034831A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 具有环绕堆叠栅鳍式场效应晶体管存储器件及形成方法 |
| CN101969061A (zh) * | 2010-09-27 | 2011-02-09 | 复旦大学 | 一种鳍型隧穿晶体管集成电路及其制造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425593A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 隧道场效应晶体管及其形成方法 |
| WO2015149705A1 (zh) * | 2014-04-04 | 2015-10-08 | 唐棕 | 一种鳍型半导体结构及其成型方法 |
| CN105810684A (zh) * | 2014-12-31 | 2016-07-27 | 上海复旦微电子集团股份有限公司 | Nand闪存存储单元、存储单元阵列结构及其形成方法 |
| US11152500B2 (en) | 2016-06-30 | 2021-10-19 | Huawei Technologies Co., Ltd. | Tunneling field-effect transistor and method for manufacturing tunneling field-effect transistor |
| CN108780812A (zh) * | 2016-06-30 | 2018-11-09 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN108780812B (zh) * | 2016-06-30 | 2020-10-16 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN106783850B (zh) * | 2016-11-30 | 2019-11-22 | 上海集成电路研发中心有限公司 | 一种集成了tfet的finfet器件及其制备方法 |
| CN106783850A (zh) * | 2016-11-30 | 2017-05-31 | 上海集成电路研发中心有限公司 | 一种集成了tfet的finfet器件及其制备方法 |
| US10229856B2 (en) | 2017-05-16 | 2019-03-12 | International Business Machines Corporation | Dual channel CMOS having common gate stacks |
| GB2577190A (en) * | 2017-05-16 | 2020-03-18 | Ibm | Dual channel CMOS having common gate stacks |
| GB2577190B (en) * | 2017-05-16 | 2020-09-09 | Elpis Tech Inc | Dual channel CMOS having common gate stacks |
| WO2018211379A1 (en) * | 2017-05-16 | 2018-11-22 | International Business Machines Corporation | Dual channel cmos having common gate stacks |
| CN109950206A (zh) * | 2017-12-21 | 2019-06-28 | 三星电子株式会社 | 制造半导体装置的方法 |
| US10699967B2 (en) | 2018-06-28 | 2020-06-30 | International Business Machines Corporation | Co-integration of high carrier mobility PFET and NFET devices on the same substrate using low temperature condensation |
| US10923403B2 (en) | 2018-06-28 | 2021-02-16 | International Business Machines Corporation | Co-integration of high carrier mobility PFET and NFET devices on the same substrate using low temperature condensation |
| CN110970300A (zh) * | 2018-09-29 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 堆叠环栅鳍式场效应管及其形成方法 |
| CN110970300B (zh) * | 2018-09-29 | 2023-09-22 | 中芯国际集成电路制造(上海)有限公司 | 堆叠环栅鳍式场效应管及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102074461B (zh) | 半导体装置及其制造方法 | |
| CN104183487A (zh) | 一种FinTFET半导体器件及其制备方法 | |
| US10084080B2 (en) | Vertical tunneling FinFET | |
| US8980718B2 (en) | PMOS transistors and fabrication method | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| CN103681337A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108538911B (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| KR20220005402A (ko) | 게이트 올 어라운드 트랜지스터들에 대한 선택적 실리콘 에칭 | |
| CN103855096A (zh) | Cmos晶体管的形成方法 | |
| US20070138501A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN101393893B (zh) | 具有不同侧壁层宽度的cmos器件及其制造方法 | |
| CN104183488A (zh) | 一种FinFET半导体器件及其制备方法 | |
| KR20220052288A (ko) | 게이트 올 어라운드 디바이스의 형성 | |
| CN104465377B (zh) | Pmos晶体管及其形成方法 | |
| US11569391B2 (en) | Silicon nanotube, field effect transistor-based memory cell, memory array and method of production | |
| US10833079B2 (en) | Dual transport orientation for stacked vertical transport field-effect transistors | |
| CN108074870A (zh) | 晶体管及其形成方法 | |
| CN104952921B (zh) | 晶体管及其形成方法 | |
| CN103123899A (zh) | FinFET器件制造方法 | |
| KR100586178B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
| CN105097530A (zh) | 一种鳍片场效应晶体管及其制作方法 | |
| US20240234531A1 (en) | Inner spacer liner for gate-all-around device | |
| US20240234544A1 (en) | Inner spacer liner for gate-all-around device | |
| US20240038553A1 (en) | Processing methods and cluster tools for forming semiconductor devices | |
| US20240194757A1 (en) | Multilayer inner spacer for gate-all-around device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141203 |
|
| RJ01 | Rejection of invention patent application after publication |